TW201503090A - 具有電壓等化之顯示元件像素電路 - Google Patents

具有電壓等化之顯示元件像素電路 Download PDF

Info

Publication number
TW201503090A
TW201503090A TW103112001A TW103112001A TW201503090A TW 201503090 A TW201503090 A TW 201503090A TW 103112001 A TW103112001 A TW 103112001A TW 103112001 A TW103112001 A TW 103112001A TW 201503090 A TW201503090 A TW 201503090A
Authority
TW
Taiwan
Prior art keywords
voltage
output node
node
data
actuation
Prior art date
Application number
TW103112001A
Other languages
English (en)
Inventor
Jianguo Yao
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of TW201503090A publication Critical patent/TW201503090A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明提供用於藉由等化提供至光調變器之兩個致動器之電壓而改良雙致動器光調變器之可靠性之系統、方法及裝置。用於驅動該雙致動器光調變器之一像素電路可包含耦合至一致動電路之一資料載入電路。利用該資料載入電路儲存自一控制器接收之針對與該光調變器相關聯之一像素之資料。利用該致動電路以基於藉由該資料載入電路儲存之該資料控制該雙致動器光調變器之一第一致動器及一第二致動器。該致動電路包含用於穩定化提供至該第一致動器及該第二致動器之電壓之一第一穩定化電容器及一第二穩定化電容器。該致動電路亦包含用於等化提供至該第一致動器及該第二致動器之電壓之一等化開關。

Description

具有電壓等化之顯示元件像素電路 相關申請案交叉參考
本專利申請案主張2013年4月1日所申請之標題為「DISPLAY ELEMENT PIXEL CIRCUIT WITH VOLTAGE EQUALIZATION」之美國實用申請案第13/854,687號之優先權，且該案已讓與給其受讓人且在此以引用的方式明確地併入本文中。
本發明係關於成像顯示器之領域，且特定言之係關於用於顯示元件之像素電路。
各種顯示裝置包含具有透射光以形成影像之對應光調變器之一顯示像素陣列。該等光調變器包含用於在一第一狀態與一第二狀態之間驅動該等光調變器之致動器。一些顯示裝置利用可藉由一第一致動器驅動至該第一狀態中且藉由一第二致動器驅動至該第二狀態中之雙致動光調變器。該等光調變器係藉由一像素電路或控制矩陣加以控制。
在一些實施方案中，像素電路可包含各驅動一雙致動光調變器之一致動器之互補支電路。此等支電路可遭受電容自舉，此可非所要地增加驅動致動器之一者之電壓。此增加之電壓可降低像素電路之可靠性。
本發明之系統、方法及器件各具有若干新穎態樣，該等新穎態樣中沒有單一態樣係單獨作為本文中所揭示之所要屬性。
本發明中所描述之標的之一新穎態樣可實施於一裝置中，該裝置包含一顯示元件陣列及經組態以控制該顯示元件陣列之光學輸出之一控制矩陣。該控制矩陣包含針對該等顯示元件之各者之一第一電路，該第一電路具有：一第一充電電晶體，其經組態以管理將藉由一第一致動電壓互連件供應之一第一致動電壓施加至一各自顯示元件之一第一節點；及一第一放電電晶體，其經組態以回應於供應至該第一放電電晶體之閘極之一資料信號使施加至該第一節點之電壓選擇性地放電。該控制矩陣進一步包含針對該等顯示元件之各者之一第二電路，該第二電路具有：一第二充電電晶體，其經組態以管理將一第二致動電壓施加至各自顯示元件之一第二節點；及一第二放電電晶體，其經組態以回應於該第一節點上之電壓使施加至該第二節點之電壓選擇性地放電。該控制矩陣進一步包含回應於藉由第一致動互連件供應之第一致動電壓將該第一節點選擇性耦合至該第二節點之一電壓等化開關。
在一些實施方案中，第一電路進一步包含定位於第一充電電晶體之一第一終端與第一放電電晶體之一第一終端之間之經組態以回應於儲存於第二節點上之一電壓選擇性保留第一節點上之一電壓之一第三放電電晶體。在一些實施方案中，第一致動電壓互連件耦合至第一充電電晶體之閘極及汲極以及電壓等化開關之閘極。在一些實施方案中，第一致動電壓互連件進一步耦合至第一放電電晶體之一第二終端。在一些實施方案中，該裝置進一步包含耦合至第一節點之一第一電容器及耦合至第二節點之一第二電容器。
在一些實施方案中，該裝置進一步包含耦合至第一放電電晶體 之閘極之一資料儲存電路，該資料儲存電路經組態以儲存對應於一資料輸入之資料信號及供應該資料信號至該第一放電電晶體之該閘極。在一些實施方案中，資料儲存電路包含耦合至第一放電電晶體之閘極之一資料儲存電容器，該資料儲存電容器經組態以儲存對應於資料信號之電荷。在一些實施方案中，第一電路及第二電路之全部電晶體係n型金氧半導體(nMOS)電晶體。
在一些實施方案中，該裝置進一步包含：一顯示器，其包含顯示元件陣列及控制矩陣；一處理器，其經組態以與該顯示器通信，該處理器經組態以處理影像資料；及一記憶體器件，其經組態以與該處理器通信。在一些實施方案中，該裝置進一步包含：一驅動器電路，其經組態以發送至少一信號至顯示器；及一控制器，其經組態以發送影像資料之至少一部分至該驅動器電路。在一些實施方案中，該裝置進一步包含經組態以發送影像資料至處理器之一影像源模組，其中該影像源模組包含一接收器、收發器及傳輸器之至少一者。在一些實施方案中，顯示器件進一步包含經組態以接收輸入資料且將該輸入資料傳達至處理器之一輸入器件。
本發明中所描述之標的之另一新穎態樣可實施於用於使用耦合至具有一第一致動器及一第二致動器之一光調變器之一像素電路致動該光調變器之一方法中。該方法包含：回應於藉由一第一致動互連件供應之一電壓對該像素電路之一第一輸出節點充電，該第一輸出節點耦合至第一致動器；回應於藉由一第二致動互連件供應之一電壓對該像素電路之一第二輸出節點充電，該第二輸出節點耦合至第二致動器；回應於藉由該第一致動互連件供應之電壓等化在該第一輸出節點及該第二輸出節點處之電壓；及回應於藉由一資料互連件提供之一資料電壓使該第一輸出節點及該第二輸出節點選擇性放電。
在一些實施方案中，該方法進一步包含在使第一輸出節點及第 二輸出節點選擇性放電之後致動一閂鎖電路以用於維持該第一輸出節點及該第二輸出節點處之電壓。在一些實施方案中，等化第一輸出節點及第二輸出節點處之電壓包含經由藉由憑藉第一致動互連件提供之電壓驅動之一開關容許電流在該第一輸出節點與該第二輸出節點之間流動。在一些其他實施方案中，等化第一輸出節點及第二輸出節點處之電壓進一步包含在使第一輸出節點及第二輸出節點選擇性放電之前經由開關斷開該第一輸出節點與該第二輸出節點之間之電流流動。在一些實施方案中，對第一輸出節點充電之一持續時間小於對第二輸出節點充電之一持續時間。
本發明中所描述之標的之另一新穎態樣可實施於包含一顯示元件陣列及用於控制該顯示元件陣列之光學輸出之控制矩陣構件之一裝置中。該控制矩陣構件包含針對顯示元件之各者之一第一電路，該第一電路具有：第一充電構件，其用於管理將藉由一第一致動電壓互連件供應之一第一致動電壓施加至一各自顯示元件之一第一節點；及第一放電構件，其用於回應於供應至該第一放電電晶體之閘極之一資料信號使施加至該第一節點之電壓選擇性地放電。該控制矩陣構件進一步包含針對顯示元件之各者之一第二電路及用於回應於藉由第一致動互連件供應之第一致動電壓等化第一節點及第二節點處之電壓之構件，該第二電路具有：第二充電構件，其用於管理將一第二致動電壓施加至各自顯示元件之一第二節點；第二放電構件，其用於回應於該第一節點上之電壓使施加至該第二節點之電壓選擇性地放電。
在一些實施方案中，第一電路進一步包含定位於第一充電構件之一第一終端與第一放電構件之一第一終端之間之用於回應於儲存於第二節點上之一電壓選擇性保留第一節點上之一電壓之第三放電構件。在一些實施方案中，該裝置進一步包含耦合至第一節點以用於儲存該第一節點處之電荷之第一電荷儲存構件及耦合至第二節點以用於 儲存該二節點處之電荷之第二電荷儲存構件。
在以下附圖及描述中闡述本說明書中所描述之標的之一或多個實施方案之細節。儘管主要在基於機電系統(EMS)之顯示器方面描述此概述中所提供之實例，然本文中所提供之概念可應用於其他類型之顯示器(諸如液晶顯示器(LCD)、有機發光二極體(OLED)顯示器、電泳顯示器及場發射顯示器)以及其他非顯示器EMS器件(諸如EMS麥克風、感測器及光學開關)。自描述、圖式及技術方案將明白其他特徵、態樣及優點。注意，以下圖式之相對尺寸可不按比例繪製。
21‧‧‧處理器/系統處理器
22‧‧‧陣列驅動器
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示器/顯示陣列
40‧‧‧顯示器件
41‧‧‧殼體
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入器件
50‧‧‧電源供應器
52‧‧‧調節硬體
100‧‧‧直觀式基於微機電系統(MEMS)之顯示裝置/顯示裝置/裝置
102a‧‧‧光調變器
102b‧‧‧光調變器
102c‧‧‧光調變器
102d‧‧‧光調變器
104‧‧‧影像/新影像/彩色影像/影像狀態
105‧‧‧燈
106‧‧‧像素/特定像素/彩色像素
108‧‧‧快門
109‧‧‧孔徑
110‧‧‧寫入啟用互連件(亦稱為「掃描線互連件」)/互連件
112‧‧‧資料互連件/互連件
114‧‧‧共同互連件/互連件
120‧‧‧主機器件
122‧‧‧主機處理器
124‧‧‧環境感測器/環境感測器模組/感測器模組
126‧‧‧使用者輸入模組
128‧‧‧顯示裝置
130‧‧‧掃描驅動器(亦稱為「寫入啟用電壓源」)/驅動器
132‧‧‧資料驅動器(亦稱為「資料電壓源」)/驅動器
134‧‧‧數位控制器電路(亦稱為「控制器」)/顯示控制器
138‧‧‧共同驅動器/驅動器
140‧‧‧紅色燈/燈
142‧‧‧綠色燈/燈
144‧‧‧藍色燈/燈
146‧‧‧白色燈/燈
148‧‧‧燈驅動器/驅動器
150‧‧‧顯示元件陣列/陣列
400‧‧‧基於快門之光調變器(亦稱為「雙致動器快門總成」)/快門總成/光調變器/雙致動器光調變器
402‧‧‧致動器/快門開啟致動器/靜電致動器
404‧‧‧致動器/快門關閉致動器/靜電致動器
406‧‧‧快門
407‧‧‧孔徑層
408‧‧‧錨
409‧‧‧孔徑/孔徑層孔徑/矩形孔徑
412‧‧‧快門孔徑/孔徑
416‧‧‧預定義重疊部
500‧‧‧像素電路
502‧‧‧光調變器
504‧‧‧資料載入電路
505‧‧‧資料互連件(DI)
506‧‧‧致動電路
507‧‧‧寫入啟用互連件(WEI)
508‧‧‧寫入啟用電晶體(Mwe)
509‧‧‧共同互連件(COM)
510‧‧‧資料儲存電容器(Cdata)
512‧‧‧第一致動支電路
514‧‧‧第二致動支電路
516‧‧‧第一致動器
520‧‧‧第一輸出節點(Out1)
522‧‧‧第二致動器
523‧‧‧快門終端
524‧‧‧第二輸出節點(Out2)
525‧‧‧快門互連件(SH)
526‧‧‧第一放電電晶體(Md1)
528‧‧‧第二放電電晶體(Md2)
530‧‧‧第一充電電晶體(Mc1)/二極體連接之第一充電電晶體
532‧‧‧第一穩定化電容器(Cs1)
534‧‧‧第一致動互連件(AC1)
536‧‧‧第二充電電晶體(Mc2)/二極體連接之第二充電電晶體
538‧‧‧第三放電電晶體(Md3)
540‧‧‧第二穩定化電容器(Cs2)
542‧‧‧第二致動互連件(AC2)
544‧‧‧等化電晶體(Meq)/電壓等化電晶體
600‧‧‧時序圖
602‧‧‧電壓(Vwe)(表示寫入啟用互連件上之寫入啟用電壓)/寫入啟用電壓
604‧‧‧電壓(Vdata)(表示資料互連件上之資料電壓)/資料電壓
608‧‧‧電壓(VAC1)(表示第一致動互連件上之第一致動電壓)/第一致動電壓/高的第一致動電壓
610‧‧‧電壓(VAC2)(表示第二致動互連件上之第二致動電壓)/第二致動電壓/高的第二致動電壓
612‧‧‧電壓(VOut1)(表示第一輸出節點上之第一輸出電壓)/第一輸出電壓/低的第一輸出電壓/第一輸出節點電壓
614‧‧‧電壓(VOut2)(表示第二輸出節點上之第二輸出電壓)/高的第二輸出電壓/第二輸出節點電壓
700‧‧‧程序
702‧‧‧階段
704‧‧‧階段
706‧‧‧階段
708‧‧‧階段
800‧‧‧控制矩陣
802‧‧‧像素
804‧‧‧光調變器
806‧‧‧像素電路
808‧‧‧寫入啟用互連件(WEI)
810‧‧‧資料互連件(DI)
812‧‧‧第一致動互連件(AC1)
814‧‧‧第二致動互連件(AC2)
816‧‧‧共同互連件(COM)
818‧‧‧快門互連件(SH)
A1‧‧‧第一定址循環
A2‧‧‧第二定址循環
d‧‧‧電容器極板之間之局部分離距離
t0‧‧‧時間
t1‧‧‧時間
t2‧‧‧時間
t3‧‧‧時間
t4‧‧‧時間
t5‧‧‧時間
t6‧‧‧時間
t7‧‧‧時間
Vat‧‧‧致動臨限電壓
Vc‧‧‧快門關閉驅動樑上之電位
Vm‧‧‧維持電壓/維持電壓差
Vmax‧‧‧對於Vo及Vc之最大可容許電位
Vo‧‧‧快門開啟驅動樑上之電位
Vs‧‧‧快門電壓/快門或載入樑上之電位
Vwe‧‧‧寫入啟用電壓
|Vo-Va|‧‧‧快門與快門開啟驅動樑之間之電壓差之絕對值
圖1A展示一例示性直觀式基於微機電系統(MEMS)之顯示裝置之一示意圖。
圖1B展示一例示性主機器件之一方塊圖。
圖2A及圖2B展示一例示性雙致動器快門總成之視圖。
圖3展示可經實施以用於控制一光調變器之一例示性像素電路。
圖4展示圖3中所展示之像素電路之一例示性時序圖。
圖5展示一例示性控制矩陣800之一示意圖。
圖6展示使用一像素電路操作一雙致動器光調變器之一程序之一例示性流程圖。
圖7A及圖7B展示包含複數個顯示元件之一例示性顯示器件之系統方塊圖。
相同元件符號及命名在各種圖中指示相同元件。
以下描述係指向出於描述本發明之新穎態樣之目的之特定實施方案。然而，此項技術之一般技術者將易於認知本文中之教示可以大量不同方式應用。所描述之實施方案可實施於可經組態以顯示無論是處於運動中(諸如視訊)或是靜止(諸如靜態影像)且無論是文字、圖形 或是圖示之一影像之任何器件、裝置或系統中。更特定言之，設想所描述實施方案可包含於各種電子器件中或與各種電子器件相關聯，該等電子器件諸如(但不限於)：行動電話、多媒體網際網路啟用之蜂巢式電話、行動電視接收器、無線器件、智慧型電話、Bluetooth®器件、個人資料助理(PDA)、無線電子郵件接收器、手持式或可攜式電腦、迷你筆記型電腦、筆記型電腦、智慧型電腦、平板電腦、印表機、複製機、掃描器、傳真器件、全球定位系統(GPS)接收器/導航器、攝影機、數位媒體播放器(諸如MP3播放器)、攝錄影機、遊戲控制台、腕錶、時鐘、計算器、電視監視器、平板顯示器、電子讀取器件(例如，電子讀取器)、電腦監視器、自動顯示器(包含里程計及速度計顯示器等)、座艙控制及/或顯示器、攝影機景觀顯示器(諸如一車輛中之一後視攝影機之顯示器)、電子照片、電子廣告牌或招牌、投影機、體系結構、微波、冷凍機、立體系統、卡式錄音機或播放器、DVD播放器、CD播放器、VCR、無線電、可攜式記憶體晶片、清洗機、乾燥機、清洗機/乾燥機、停車計時器、封裝(諸如在包含微機電系統(MEMS)應用之機電系統(EMS)應用中以及非EMS應用中)、審美結構(諸如對一件珠寶或衣物之影像之顯示器)及各種EMS器件。本文中之教示亦可用於非顯示器應用中，諸如(但不限於)：電子開關件、射頻濾波器、感測器、加速計、迴轉儀、運動感測器件、磁強計、用於家用電器之慣性組件、家用電器產品之部分、變容二極體、液晶器件、電泳器件、驅動方案、製程及電子測試設備。因此，該等教示並非意指限於僅在圖式中描繪之實施方案，而是具有如此項技術之一般技術者將易於明白之廣泛適用性。
用於驅動一雙致動器光調變器之一像素電路可包含耦合至一致動電路之一資料載入電路。利用該資料載入電路儲存自一控制器接收之針對與該光調變器相關聯之一像素之資料。利用該致動電路以基於 藉由該資料載入電路儲存之該資料控制該雙致動器光調變器之一第一致動器及一第二致動器。該致動電路包含控制供應至該第一致動器之電壓之一第一輸出節點及控制供應至該第二致動器之電壓之一第二輸出節點。
在一些實施方案中，像素電路可分別在第一輸出節點及第二輸出節點處併入一第一穩定化電容器及一第二穩定化電容器以分別提供該第一輸出節點及該第二輸出節點處之電壓穩定化。在一些實施方案中，像素電路併入耦合於第一輸出節點與第二輸出節點之間之一等化開關以等化供應至第一致動器及第二致動器之電壓。
可實施本發明中所描述之標的之特定實施方案以實現以下潛在優點之一或多者。在控制一雙致動器光調變器之一像素電路之輸出節點處併入穩定化電容器可增加該光調變器之可靠性。該像素電路亦可併入耦合於該像素電路之輸出節點之間之一電壓等化開關。該等化開關可切換為開啟狀態以等化像素電路之輸出節點之間之電壓。藉由等化該等輸出節點之間之電壓，在該等輸出節點處歸因於電容器自舉之非所要電壓擺動減輕。此很大程度放寬信號時序要求且降低像素電路之操作複雜性。
圖1A展示一例示性直觀式基於MEMS之顯示裝置100之一示意圖。該顯示裝置100包含以列及行配置之複數個光調變器102a至102d(一般而言「光調變器102」)。在該顯示裝置100中，光調變器102a及102d係處於容許光穿過之開啟狀態中。光調變器102b及102c係處於阻塞光之通道之關閉狀態中。藉由選擇性地設定光調變器102a至102d之狀態，若藉由一(或若干)燈105照明顯示裝置100，則可利用該顯示裝置100對一背光式顯示器形成一影像104。在另一實施方案中，裝置100可藉由反射源自該裝置正面之周圍光而形成一影像。在另一實施方案中，裝置100可藉由反射來自定位於顯示器正面之一(或若 干)燈之光(即，藉由使用一正面光)而形成一影像。
在一些實施方案中，各光調變器102對應於影像104中之一像素106。在一些其他實施方案中，顯示裝置100可利用複數個光調變器以形成影像104中之一像素106。例如，顯示裝置100可包含三個特定色彩之光調變器102。藉由選擇性地開啟對應於一特定像素106之該等特定色彩之光調變器102之一或多者，顯示裝置100可產生影像104中之一彩色像素106。在另一實例中，顯示裝置100包含每像素106兩個或兩個以上光調變器102以提供一影像104中之照度位準。相對於一影像，一「像素」對應於藉由影像之解析度定義之最小像元。相對於顯示裝置100之結構組件，術語「像素」係指經利用以調變形成影像之一單一像素之光之經組合機械組件及電組件。
顯示裝置100係一直觀式顯示器，因其可能不包含通常在投影應用中找到之成像光學器件。在一投影顯示器中，將形成於顯示裝置之表面上之影像投影至一螢幕上或至一壁上。該顯示裝置實質上小於經投影之影像。在一直觀式顯示器中，使用者藉由直接看向該顯示裝置而看見影像，該顯示裝置含有光調變器且視需要用於加強該顯示器上所見之亮度及/或對比度之一背光或正面光。
直觀式顯示器可在一透射模式或反射性模式中操作。在一透射顯示器中，光調變器過濾或選擇性地阻斷源自定位於顯示器後面之一(或若干)燈之光。來自該等燈之光係視需要注入至一光導或「背光」中使得可均勻照明各像素。透射直觀式顯示器常常建置於透明基板或玻璃基板上以促進其中含有光調變器之一基板直接定位於背光之頂部上之一夾層式總成配置。
各光調變器102可包含一快門108及一孔徑109。為照明影像104中之一像素106，定位快門108使得其容許光穿過孔徑109朝向一觀看者。為保持一像素106未被照亮，定位快門108使得其阻塞穿過孔徑 109之光之通道。在各光調變器102中藉由透過一反射性材料或光吸收材料圖案化之一開口界定孔徑109。
顯示裝置亦包含連接至基板及光調變器之用於控制快門之移動之一控制矩陣。該控制矩陣包含一系列電互連件(例如，互連件110、112及114)，該等電互連件包含每像素列至少一寫入啟用互連件110(亦稱為一「掃描線互連件」)、用於各像素行之一資料互連件112及提供一共同電壓至全部像素或至少至來自顯示裝置100中之多行及多列兩者之像素之一共同互連件114。回應於施加一適當電壓(「寫入啟用電壓VWE」)，用於一給定像素列之寫入啟用互連件110使該列中之像素準備接受新的快門移動指令。資料互連件112以資料電壓脈衝形式傳達該等新的移動指令。在一些實施方案中，施加至資料互連件112之資料電壓脈衝直接促成快門之一靜電移動。在一些其他實施方案中，資料電壓脈衝控制開關(例如，電晶體或其他非線性電路元件)，該等開關控制將通常在量值上高於資料電壓之分離致動電壓施加至光調變器102。接著，施加此等致動電壓導致快門108之靜電驅動移動。
圖1B展示一例示性主機器件120(即蜂巢式電話、智慧型電話、PDA、MP3播放器、平板電腦、電子讀取器、迷你筆記型電腦、筆記型電腦等)之一方塊圖。該主機器件120包含一顯示裝置128、一主機處理器122、環境感測器124、一使用者輸入模組126及一電源。
顯示裝置128包含複數個掃描驅動器130(亦稱為「寫入啟用電壓源」)、複數個資料驅動器132(亦稱為「資料電壓源」)、一控制器134、共同驅動器138、燈140至146、燈驅動器148及一顯示元件陣列150(諸如圖1A所展示之光調變器102)。該等掃描驅動器130施加寫入啟用電壓至掃描線互連件110。該等資料驅動器132施加資料電壓至資料互連件112。
在顯示裝置之一些實施方案中，資料驅動器132經組態以提供類 比資料電壓至顯示元件陣列150，尤其在以類比方式導出影像104之照度位準之情況下。在類比操作中，設計光調變器102使得當透過資料互連件112施加一中間範圍之電壓時導致快門108中之一中間範圍之開啟狀態且因此影像104中之一中間範圍之照明狀態或照度位準。在其他情況中，資料驅動器132經組態以僅施加一組降低之2個、3個或4個數位電壓位準至資料互連件112。此等電壓位準係經設計以依數位方式對快門108之各者設定一開啟狀態、一關閉狀態或其他離散狀態。
掃描驅動器130及資料驅動器132連接至一數位控制器電路134(亦稱為「控制器134」)。該控制器主要以一串列方式將按列及按影像圖框分組以預定序列組織之該資料發送至資料驅動器132。該資料驅動器132可包含串列轉並列資料轉換器、位準偏移且對於一些應用包含數位轉類比電壓轉換器。
顯示裝置視需要包含一組共同驅動器138(亦稱為共同電壓源)。在一些實施方案中，該等共同驅動器138(例如)藉由供應電壓至一系列共同互連件114而提供一DC共同電位至顯示元件陣列150內之全部顯示元件。在一些其他實施方案中，共同驅動器138遵循來自控制器134之命令發出電壓脈衝(例如能夠驅動及/或起始在陣列150之多個列及行中之全部顯示元件之同時致動之全域致動脈衝)或信號至顯示元件陣列150。
用於不同顯示功能之全部驅動器(例如，掃描驅動器130、資料驅動器132及共同驅動器138)係藉由控制器134時間同步。來自控制器之時序命令協調經由燈驅動器148之紅色燈、綠色燈及藍色燈以及白色燈(分別為140、142、144及146)之照明、顯示元件陣列150內之特定列之寫入啟用及序列化、來自資料驅動器132之電壓之輸出以及針對顯示元件致動提供之電壓之輸出。在一些實施方案中，該等燈係發光二極體(LED)。
控制器134判定序列化或定址方案，可藉由該序列化或定址方案將快門108之各者重設至適於一新影像104之照明位準。可按週期間隔設定新影像104。例如，對於視訊顯示器，以自10赫茲(Hz)至300赫茲之範圍內之頻率復新彩色影像104或視訊之圖框。在一些實施方案中，將一影像圖框設定至陣列150係與燈140、142、144及146之照明同步使得用一交替系列色彩(諸如紅色、綠色及藍色)照明交替影像圖框。對每一各自色彩之影像圖框係稱為一色彩子圖框。在此方法(稱為場序色彩方法)中，若色彩子圖框係以超過20Hz之頻率交替，則人腦將把交替圖框影像平均化成對具有一寬廣及連續範圍之色彩之一影像之感知。在交替實施方案中，可在顯示裝置100中採用具有原色之四個或四個以上燈，採用除紅色、綠色及藍色以外之原色.
在一些實施方案中，其中顯示裝置100係經設計以用於快門108在開啟狀態與關閉狀態之間之數位切換，控制器134藉由時分灰階方法形成一影像，如先前所描述。在一些其他實施方案中，顯示裝置100可透過使用每像素多個快門108而提供灰階。
在一些實施方案中，藉由控制器134憑藉個別列(亦稱為掃描線)之一循序定址而將用於一影像狀態104之資料載入至顯示元件陣列150。對於序列中之各列或掃描線，掃描驅動器130施加一寫入啟用電壓至用於陣列150之該列之寫入啟用互連件110且隨後資料驅動器132對應於所要快門狀態對選定列中之各行供應資料電壓。此程序重複直至已對陣列150中之全部列載入資料。在一些實施方案中，用於資料載入之選定列之序列係線性的，在陣列150中自頂部進行至底部。在一些其他實施方案中，選定列之序列係經偽隨機化以最小化視覺假影。且在一些其他實施方案中，藉由區塊組織序列化，其中，對於一區塊，(例如)藉由依序僅定址陣列150之每第五列而將僅用於影像狀態104之一特定分率之資料載入至該陣列150。
在替代實施方案中，顯示元件陣列150及控制該等顯示元件之控制矩陣可配置成除矩形列及行以外之組態。例如，該等顯示元件可配置成六邊形陣列或曲線列及行。一般而言，如本文中所使用，術語掃描線將係指共用一寫入啟用互連件之任何複數個顯示元件。
主機處理器122通常控制主機之操作。例如，主機處理器122可為用於控制一可攜式電子器件之一通用處理器或專用處理器。相對於包含於主機器件120內之顯示裝置128，主機處理器122輸出影像資料以及關於主機之額外資料。此資訊可包含來自環境感測器之資料(諸如周圍光或溫度)；關於主機之資訊(例如，包含主機之一操作模式或剩餘在該主機之電源中之電量)；關於影像資料之內容之資訊；關於影像資料之類型之資訊；及/或使顯示裝置用於選擇一成像模式之指令。
使用者輸入模組126直接或經由主機處理器122輸送使用者之個人偏好至控制器134。在一些實施方案中，使用者輸入模組126係藉由其中使用者程式化個人偏好(諸如「較深色彩」、「較佳對比度」、「較低功率」、「增加之亮度」、「運動」、「現場演出」或「動畫」)之軟體加以控制。在一些其他實施方案中，此等偏好係使用硬體(諸如一開關或撥號盤)輸入至主機。至控制器134之複數個資料輸入引導該控制器提供資料至對應於最佳成像特性之各種驅動器130、132、138及148。
亦可包含一環境感測器模組124作為主機器件120之部分。該環境感測器模組124接收關於周圍環境(諸如溫度及/或周圍光照條件)之資料。該感測器模組124可經程式化以區分該器件是在一室內或辦公室環境中還是在明亮日光下之一室外環境中或是在夜間之一室外環境中操作。感測器模組124將此資訊傳達至顯示控制器134使得該控制器134可回應於周圍環境而最佳化觀看條件。
圖2A及圖2B展示一例示性基於快門之光調變器400之視圖。該光調變器(亦稱為「雙致動器快門總成」)400可包含用於致動一快門之雙致動器。該雙致動器快門總成400可適於作為光調變器102併入圖1A之直觀式基於MEMS之顯示裝置100中。如圖2A中所描繪，該雙致動器快門總成400係處於一開啟狀態中。圖2B展示處於一關閉狀態中之雙致動器快門總成400。該快門總成400包含在一快門406之任一側上之致動器402及404。各致動器402及404係獨立受控。一第一致動器(一快門開啟致動器402)用於開啟快門406。一第二相對致動器(快門關閉致動器404)用於關閉快門406。致動器402及404二者皆為順應式樑電極致動器。該等致動器402及404藉由實質上在平行於一孔徑層407(快門懸置於該孔徑層407上方)之一平面中驅動快門406而開啟及關閉該快門406。快門406係藉由附接至致動器402及404之錨408而懸置於該孔徑層407上方之一短距離處。包含沿著快門406之移動軸之附接至該快門406之兩端之支撐件減少該快門406之平面外運動且將該運動實質上侷限於平行於基板之一平面。如下文將描述，各種不同控制矩陣可與快門總成400一起使用。
快門406包含光可穿過之兩個快門孔徑412。孔徑層407包含一組三個孔徑409。在圖2A中，快門總成400係處於開啟狀態中且就此點而言，已致動快門開啟致動器402，快門關閉致動器404係處於其鬆弛位置中且快門孔徑412之中心線與孔徑層孔徑409之兩者之中心線重合。在圖2B中，快門總成400已移動至關閉狀態且就此點而言，快門開啟致動器402係位於其鬆弛位置中，已致動快門關閉致動器404且快門406之光阻斷部分現處於適當位置以阻斷光透射穿過孔徑409(描繪為點線)。
各孔徑具有圍繞其周邊之至少一邊緣。例如，矩形孔徑409具有四個邊緣。在其中圓形、橢圓形、卵形或其他彎曲孔徑形成於孔徑層 407中之替代實施方案中，各孔徑可僅具有一單一邊緣。在一些其他實施方案中，孔徑在數學意義上無需分離或不相交而代替性地可連接。換言之，雖然孔徑之部分或塑形區段可維持對應於各快門，但可連接此等區段之若干者使得由多個快門共用該孔徑之一單一連續周邊。
為容許具有各種出射角之光穿過處於開啟狀態中之孔徑412及409，有利的是對快門孔徑412提供大於孔徑層407中之孔徑409之一對應寬度或尺寸之一寬度或尺寸。為在關閉狀態中有效地阻斷光逸出，較佳的是快門406之光阻斷部分與孔徑409重疊。圖2B展示快門406中之光阻斷部分之邊緣與形成於孔徑層407中之孔徑409之一邊緣之間之一預定義重疊部416。
設計靜電致動器402及404使得其等之電壓位移行為提供一雙穩定特性至快門總成400。對於快門開啟致動器及快門關閉致動器之各者，存在低於致動電壓之一電壓範圍，若在該致動器處於關閉狀態中(其中快門經開啟或關閉)時施加該範圍之電壓，則將使該致動器保持關閉且將快門保持於適當位置(即使在將一致動電壓施加至相對致動器之後)。抵抗此一相對力維持一快門之位置所需之最小電壓係稱為一維持電壓Vm。
一般而言，靜電致動器(諸如致動器402及404)中之電雙穩定性由跨一致動器之靜電力係位置以及電壓之一強函數之事實引起。在光調變器400及450中之致動器之樑作為電容器極板。電容器極板之間之力係與1/d2成比例，其中d係電容器極板之間之局部分離距離。當致動器處於一關閉狀態中時，致動器樑之間之局部分離非常小。因此，施加一小電壓可導致處於關閉狀態中之致動器之致動器樑之間之一相對較強力。因此，即使其他元件施加一相對力於致動器上，一相對較小電壓(諸如Vm)亦可保持該致動器處於關閉狀態中。
在雙致動器光調變器(諸如400及450)中，光調變器之平衡位置將藉由跨致動器之各者之電壓差之組合效應判定。換言之，考慮三個終端(亦即，快門開啟驅動樑、快門關閉驅動樑及載入樑)之電位以及調變器位置以判定調變器上之平衡力。
對於一電雙穩定系統，一組邏輯規則可描述穩定狀態且可用於發展對於一給定光調變器之可靠定址或數位控制方案。參考基於快門之光調變器400作為一實例，此等邏輯規則係如下：使Vs為快門或載入樑上之電位。使Vo為快門開啟驅動樑上之電位。使Vc為快門關閉驅動樑上之電位。使運算式|Vo-Vs|指代快門與快門開啟驅動樑之間之電壓差之絕對值。使Vm為維持電壓。使Vat為致動臨限電壓，即，在未施加Vm至一相對驅動樑之情況下致動一致動器之電壓。使Vmax為對於Vo及Vc之最大可容許電位。使Vm<Vat<Vmax。接著，假定Vo及Vc保持低於Vmax：若|Vo-Vs|<Vm且|Vc-Vs|<Vm (規則1)
則快門將鬆弛至其機械彈簧之平衡位置。
若|Vo-Vs|>Vm且|Vc-Vs|>Vm (規則2)
則快門將不移動，即，其將保持處於開啟狀態或關閉狀態中，無論哪一個位置藉由最後致動事件設立。
若|Vo-Vs|>Vat且|Vc-Vs|<Vm (規則3)
則快門將移動至開啟位置中。
若|Vo-Vs|<Vm且|Vc-Vs|>Vat (規則4)
則快門將移動至關閉位置中。
遵循規則1，在各致動器上之電壓差接近零之情況下，快門將鬆弛。在許多快門總成中，機械鬆弛位置僅係部分開啟或關閉且因此此電壓條件通常在一定址方案中避免。
規則2之條件使得可能包含一全域致動函數於一定址方案中。藉 由維持提供至少為維持電壓Vm之樑電壓差之一快門電壓，可在不具有無意快門運動之危險之情況下在跨寬廣電壓範圍(即使在電壓差超過Vat之情況下)之一定址序列中間變更或切換快門開啟電位及快門關閉電位之絕對值。
規則3及規則4之條件係一般在定址序列期間被定為目標以確保快門之雙穩定致動之該等條件。
維持電壓差Vm可經設計或表現為致動臨限電壓Vat之一特定分率。對於針對一有用程度之雙穩定性而經設計之系統，維持電壓可存在於Vat之約20%與約80%之間之一範圍中。此有助於確保該系統中之電荷洩漏或寄生電壓波動並不導致一設定固持電壓偏離出其維持範圍--可導致一快門之無意致動之一偏離。在一些系統中，可提供一特殊程度之雙穩定性或滯後，其中Vm存在於Vat之約2%與約98%之一範圍中。然而，在此等系統中，必須注意以確保可在可用之定址及致動時間內可靠獲得V<Vm之一電極電壓條件。
在一些實施方案中，各光調變器之第一致動器及第二致動器耦合至一閂鎖或一驅動電路以確保該光調變器之第一狀態及第二狀態係該光調變器僅可呈現之兩個穩定狀態。
圖3展示可經實施以用於控制一光調變器502之一例示性像素電路500。特定言之，該像素電路500可用於控制雙致動器光調變器，諸如圖2A及圖2B中所展示之光調變器400。該像素電路500可為控制併入類似於光調變器502之光調變器之一像素陣列之一控制矩陣之部分。
像素電路500包含耦合至一致動電路506之一資料載入電路504。該資料載入電路504接收及儲存與像素相關聯之資料，而致動電路506基於藉由該資料載入電路504儲存之該資料致動光調變器502。在一些實施方案(諸如圖3中所展示之一實施方案)中，使用金氧半導體場效 電晶體(MOSFET)實施像素電路500之各種組件。如熟習此項技術者可易於理解，MOSFET係具有一閘極終端、源極終端及一汲極終端之三終端電晶體。該閘極終端可作為一控制終端使得關於源極終端施加至該閘極終端之一電壓可切換該MOSFET為開啟或關閉狀態。在該開啟狀態中，MOSFET容許自源極終端至汲極終端之電流流動或反之亦然。在該關閉狀態中，MOSFET實質上阻斷自源極至汲極之任何電流流動或反之亦然。然而，像素電路500之實施方案並不限於MOSFET，且亦可利用其他電晶體(諸如雙極型接面電晶體)。在一些實施方案(諸如圖3中所展示之實施方案)中，可僅使用nMOS類型電晶體實施像素電路500之各種組件。然而，可僅使用nMOS類型電晶體或使用nMOS及p型金氧半導體(pMOS)類型電晶體兩者易於實施像素電路500。
如上文所提及，資料載入電路504係用於載入與像素相關聯之資料。明確言之，資料載入電路504耦合至對相同行中之全部像素為共同之一資料互連件(DI)505。該資料互連件505係使用對應於載入至像素中之資料之一電壓供能。在一些實施方案中，對應於一資料值1之電壓可高於對應於一資料值0之電壓。資料載入電路504亦耦合至對與像素相同之列中之全部像素為共同之一寫入啟用互連件(WEI)507。當該寫入啟用互連件507使用一寫入啟用電壓供能時，資料載入電路504載入提供於資料互連件505上之資料。
為完成資料載入功能，資料載入電路504包含一寫入啟用電晶體(Mwe)508及一資料儲存電容器(Cdata)510。該寫入啟用電晶體508可為一可控制電晶體開關，該可控制電晶體開關之操作可藉由寫入啟用互連件507上之寫入啟用電壓加以控制。寫入啟用電晶體508之閘極終端可耦合至寫入啟用互連件507。該寫入啟用電晶體508之汲極終端或源極終端之一者可耦合至資料互連件505，而該源極終端或該汲極終端 之另一者可耦合至一資料儲存電容器510。該資料儲存電容器510可用於儲存表示藉由資料互連件505提供之資料之一電壓。該資料儲存電容器510之一終端耦合至寫入啟用電晶體508，而該資料儲存電容器510之另一終端耦合至一共同互連件(COM)509。該共同互連件提供一共同參考電壓或接地電壓至顯示裝置中之全部像素。
如上文所提及，資料載入電路504耦合至致動電路506。明確言之，資料儲存電容器510耦合至一第一致動支電路512。致動電路506亦包含交叉耦合至該第一致動支電路512之一第二致動支電路514。該第一致動支電路512管理供應至光調變器502之一第一致動器516之一第一輸出電壓。該第一致動支電路512經由一第一輸出節點(Out1)520耦合至該第一致動器516。該第二致動支電路514管理供應至光調變器502之一第二致動器522之一第二輸出電壓。該第二致動支電路514經由一第二輸出節點(Out2)524耦合至該第二致動器522。光調變器亦包含一快門終端523，該快門終端523通常連接至對顯示裝置中之全部快門為共同之一快門互連件(SH)525。類似於上文關於圖2A及圖2B之快門總成400所論述之快門電壓Vs之一快門電壓可提供至光調變器502之快門終端523。
第一致動支電路512包含經由第一輸出節點520耦合至第一致動器516之一第一穩定化電容器(Cs1)532。根據第一致動器516處所要之電壓(其係基於藉由資料互連件505提供之資料)控制跨該第一穩定化電容器532之電壓。該第一穩定化電容器532上之電壓係藉由第一致動支電路512中之充電及放電元件加以控制。更特定言之，第一穩定化電容器532係經由該等充電元件充電且接著經由該等放電元件選擇性放電。為此目的，第一致動支電路512包含作為充電元件之一第一充電電晶體(Mc1)530且包含作為放電元件之一第一放電電晶體(Md1)526及一第二放電電晶體(Md2)528。耦合至第一致動支電路512之一第一 致動互連件(AC1)534用作對第一穩定化電容器532充電及使其放電之一源極及一槽。
第一致動互連件534經由具有一個二極體連接組態之第一充電電晶體530耦合至第一穩定化電容器532。更特定言之，第一致動互連件534耦合至第一充電電晶體530之閘極終端及汲極終端兩者。第一穩定化電容器532之另一終端耦合至共同互連件509。如下文將論述，第一穩定化電容器532係經由二極體連接之第一充電電晶體530藉由施加至第一致動互連件534之一電壓充電。
自第一穩定化電容器532至第一致動互連件534之一放電路徑包含第一放電電晶體(Md1)526及第二放電電晶體(Md2)528。明確言之，第一穩定化電容器532在第一輸出節點520處耦合至第二放電電晶體528之汲極終端。第二放電電晶體528之源極終端耦合至第一放電電晶體526之汲極終端。最終該放電路徑係藉由耦合至第一致動互連件534之第一放電電晶體之源極終端完成。
第二致動支電路514包含在第二輸出節點524處耦合至第二致動器522之一第二穩定化電容器(Cs2)540。第二致動支電路514藉由控制第二穩定化電容器540之電壓而控制提供至第二致動器522之電壓。類似於第一致動支電路512，第二致動支電路514亦包含用於對第二穩定化電容器540充電及使其放電之充電元件及放電元件。特定言之，第二致動支電路514包含作為充電元件之一第二充電電晶體(Mc2)536及作為一放電元件之一第三放電電晶體(Md3)538。一第二致動互連件(AC2)542用作對第二穩定化電容器540充電及使其放電之一源極及一槽。
如圖3中所展示，第二致動互連件542經由具有一個二極體連接組態之第二充電電晶體536耦合至第二穩定化電容器540。更特定言之，第二致動互連件542耦合至第二充電電晶體536之閘極終端及汲極 終端兩者。第二充電電晶體536之源極終端在第二輸出節點524處耦合至第二穩定化電容器540。如下文將論述，第二穩定化電容器540係經由二極體連接之第二充電電晶體536藉由第二致動互連件542上之電壓充電。
自第二穩定化電容器540至第二致動互連件542之一放電路徑包含第三放電電晶體538。明確言之，第二穩定化電容器540在第二輸出節點524處耦合至第三放電電晶體538之汲極終端，而該第三放電電晶體之源極耦合至第二致動互連件542。
如上文所提及，第一致動支電路512及第二致動支電路514交叉耦合。明確言之，第二放電電晶體528之閘極終端耦合至第二輸出節點524，而第三放電電晶體538之閘極終端耦合至其中第一放電電晶體526之汲極耦合至第二放電電晶體528之源極之節點。此交叉耦合容許致動電路506作為用於儲存分別在第一穩定化電容器532及第二穩定化電容器540中之與第一致動器516及第二致動器522相關聯之輸出電壓之一閂鎖。
在一些實施方案中，第一致動支電路512及第二致動支電路514亦經由一等化電晶體(Meq)544耦合。明確言之，該等化電晶體544係連接於第一致動支電路512之第一輸出節點520與第二致動支電路514之第二輸出節點524之間。等化電晶體544之閘極終端耦合至第一致動互連件534。藉由控制該等化電晶體544，可等化在第一輸出節點520及第二輸出節點524處之電壓。
明確言之，藉由切換等化電晶體544為開啟狀態，可允許在第一穩定化電容器532與第二穩定化電容器540之間之電流電動。因此，若在先前定址循環期間跨該等穩定化電容器之一者之電壓變得大於跨另一者之電壓，則將等化電晶體544切換為開啟狀態將導致電流在穩定化電容器532與540之間流動。該電流流動可持續直至穩定化電容器 532及540兩者皆處於實質上相同電位。當第一輸出節點520及第二輸出節點524處之電壓係分別與跨第一穩定化電容器532及第二穩定化電容器540之電壓相同時，該第一輸出節點520處之電壓亦與第二輸出節點524處之電壓等化。
圖4展示圖3中所展示之像素電路500之一例示性時序圖600。特定言之，該時序圖600展示在兩個定址循環A1及A2期間之圖3之像素電路500之各種節點處之電壓位準。一電壓(Vwe)602表示寫入啟用互連件507上之寫入啟用電壓，一電壓(Vdata)604表示資料互連件505上之資料電壓，一電壓(VAC1)608表示第一致動互連件534上之第一致動電壓，一電壓(VAC2)610表示第二致動互連件542上之第二致動電壓，一電壓(VOut1)612表示第一輸出節點520上之第一輸出電壓且一電壓(VOut2)614表示第二輸出節點524上之第二輸出電壓。圖4中所展示之各電壓一般在一高值與一低值之間擺動。但對於任何一個電壓之高值及低值可或不可等於對於另一電壓之高值及低值。在時序圖600中各種電壓之升高及降低時間係僅為圖解目的且不可表示此等電壓之實際升高及降低時間。
第一定址循環A1在時間t0處以寫入啟用互連件上之寫入啟用電壓602升高而開始。參考圖3，寫入啟用互連件507耦合至資料載入電路504之寫入啟用電晶體508之閘極終端。因此，當寫入啟用電壓602升高時，寫入啟用電晶體508切換為開啟狀態。因此，寫入啟用電晶體508將容許電流在資料互連件505與資料儲存電容器510之間流動。如圖4中所展示，在時間t0處，資料互連件505上之資料電壓604為高。因此，資料儲存電容器510同樣將經充電至一高電壓。在一些時間之後，寫入啟用電壓602降低，此導致寫入啟用電晶體508切換為關閉狀態。因此，表示資料互連件505上之資料之電壓係儲存於資料儲存電容器510中。寫入啟用電壓602降低指示已載入對於包含與像素電路 500相關聯之像素之列之資料。在此時間之後，資料互連件505可用於將資料載入至顯示裝置之其他列上之像素。因此，在已載入對於與像素電路500相關聯之像素之資料之後，該像素電路500可無視資料互連件505上之資料電壓604達藉由資料電壓604中之交叉陰影圖案指示之一持續時間。
在時間t1處，圖3之像素電路500進入一預充電階段。在該預充電階段中，第一致動電壓608及第二致動電壓610變高。再次參考圖3，第一致動互連件534上之一高的第一致動電壓608引起二極體連接之第一充電電晶體530切換為開啟狀態。此引起將第一穩定化電容器532預充電至一高電壓。類似地，一高的第二致動電壓610引起經由二極體連接之第二充電電晶體536亦將第二穩定化電容器540預充電至一高電壓。因此，第一輸出節點520及第二輸出節點524係各置於分別對應於第一穩定化電容器532及第二穩定化電容器540之電壓處。
仍參考圖3及圖4，第一致動互連件534上之高電壓亦將電壓等化電晶體544切換為開啟狀態。如圖3中所展示，電壓等化電晶體544耦合於第一輸出節點520與第二輸出節點524之間。因此，當電壓等化電晶體544切換為開啟狀態時，其容許電流在耦合至第一輸出節點520之第一穩定化電容器532與耦合至第二輸出節點524之第二穩定化電容器540之間流動。該第一穩定化電容器532與該第二穩定化電容器540之間之該電流流動等化此兩個電容器上之電壓。
應注意，在不存在電壓等化之情況下，第二輸出節點524處之電壓可歸因於電容器自舉而非所要地升壓。明確言之，第二放電電晶體528之閘極終端與汲極終端(即，耦合至第一輸出節點520之終端)之間之電容耦合於該第一輸出節點520與第二輸出節點524之間。當在預充電階段期間對第一穩定化電容器532充電時，第一輸出節點520上之電壓升高。但該第一輸出節點520之電壓之此增加亦增加藉由第二放電 電晶體528之閘極終端及源極終端形成之電容器之一終端上之電壓。因此，歸因於電容器自舉，第二輸出節點524處之電壓亦增加。第二輸出節點524處之電壓之該非所要增加可持續預充電階段之持續時間之一分率。儘管如此，第二輸出節點524處之電壓之增加仍可影響光調變器502之第二致動器522之可靠性。
因此，藉由經由等化電晶體544提供第一輸出節點520與第二輸出節點524之間之電壓等化，第一致動器512與第二致動器522處之電壓維持實質上相等，藉此降低第二致動器522之非所要操作之危險。
在時間t2處，圖3之像素電路500進入一更新階段。在該更新階段中，第一致動電壓608係被拉低而第二致動電壓610維持於一高值。該第一致動電壓608降低引起第一充電電晶體530及電壓等化電晶體544切換為關閉狀態；因此，防止第一輸出節點520與第二輸出節點524之間之任何進一步電壓等化。第一致動電壓608降低亦引起第一放電電晶體526藉由儲存於資料儲存電容器510中之資料電壓加以控制。
如上文所論述，將資料儲存電容器510充電至一高電壓，此係因為當寫入啟用電晶體508切換為開啟狀態時藉由資料互連件505提供之資料電壓604為高。因此，第一放電電晶體526之閘極終端為高而其源極終端為低。因此，第一放電電晶體526切換為開啟狀態，將第二放電電晶體528之源極終端拉低。當第二放電電晶體528之閘極終端耦合至第二輸出節點524(該第二輸出節點524為高)時，該第二放電電晶體528亦切換為開啟狀態。當第一放電電晶體526與第二放電電晶體528兩者皆切換為開啟狀態且第一致動互連件534處於一低電壓時，儲存於第一穩定化電容器532中之電荷係經由第一放電電晶體526及第二放電電晶體528放電。因此，如圖4中所展示，第一致動電壓612降低。
再次參考圖3及圖4，當使第一穩定化電容器530放電時，第二穩定化電容器540維持於一充電狀態中。此係因為第二致動互連件542仍 為高，此維持第二穩定化電容器540上之電荷。此外，第三放電電晶體538之閘極終端為低，此係因為其耦合至第一放電電晶體526之汲極終端。因此，該第三放電電晶體538係切換為關閉狀態。因此，該第三放電電晶體538並不對儲存於第二穩定化電容器540中之電荷耗散提供一路經。
如圖4中所展示，圖3之像素電路500在時間t3處自更新階段轉變至致動階段，在該時間t3處第二致動電壓610降低。此導致二極體連接之第二充電電晶體536切換為關閉狀態。因此，第二穩定化電容器540係與第二致動互連件542隔離。此外，第三放電電晶體538仍切換為關閉狀態。因此，不存在使儲存於第二穩定化電容器540中之電荷耗散之電流路徑。因此，第二穩定化電容器540維持高電壓(在先前預充電階段及更新階段中將該第二穩定化電容器540充電至該高電壓)。因此，第二輸出節點524係維持於一高的第二輸出電壓614處。
如上文所提及，圖3之光調變器502耦合至致動電路506。明確言之，第一致動器516耦合至第一輸出節點520而第二致動器522耦合至第二輸出節點524。在致動階段期間，第一輸出節點520處之第一輸出電壓612為低，而第二輸出節點524處之第二輸出電壓614為高。在一些實施方案中，此引起第一致動器516經退動且第二致動器522經致動。當致動光調變器502之第二致動器522時，該光調變器502係處於一開啟狀態中。即，光調變器502容許來自背光之光通向顯示裝置之正面。應理解，在一些其他實施方案中，第一輸出節點520及第二輸出節點524上之電壓可引起光調變器502中之相對行為。例如，一低的第一輸出電壓612可引起第一致動器516經致動，而一高的第二輸出電壓614可引起第二致動器522經退動。因此，光調變器502可切換至一關閉狀態，藉此阻斷來自背光之光通向顯示裝置之正面。為降低電荷累積，一控制器可定期改變第一致動器516及第二致動器522之組態以 回應使得其等可使用不同時間階段中之不同電壓致動。
參考圖4，致動階段持續直至時間t4，在該時間t4處第二定址循環A2開始。然而，在該第二定址循環A2開始之前，資料互連件505上之資料電壓降低。此可歸因於對應於與像素電路500相關聯之像素之資料之變化(自「1」至「0」)。在時間t4處，寫入啟用互連件507上之寫入啟用電壓602升高。如上文相對於第一定址循環A1所描述，寫入啟用電壓602容許提供於資料互連件505上之資料儲存於資料儲存電容器510中。因此，在寫入啟用電壓602降低之後，資料儲存電容器510係經放電至表示資料互連件505上之資料值「0」之一低值。
在時間t5處，圖3之像素電路500進入預充電階段。如在第一定址循環A1中，第二定址循環A2之預充電階段亦將第一穩定化電容器532及第二穩定化電容器540預充電至一高電壓。此係藉由使第一致動電壓608及第二致動電壓610升高而完成。此外，當第一致動電壓608為高時，等化電晶體544切換為開啟狀態。此等化第一穩定化電容器532及第二穩定化電容器540之電壓。當第二穩定化電容器540上之第二致動電壓610亦為高時，第二放電電晶體528切換為開啟狀態，此導致第三放電電晶體538之閘極終端上之電壓為高。但，因為第二致動電壓610為高，所以第三放電電晶體538並不切換為開啟狀態且因此並不使第二穩定化電容器540放電。在預充電階段結束時，分別在第一輸出節點520及第二輸出節點524上之第一輸出電壓612及第二輸出電壓614為高。
在時間t6處，圖3之像素電路500進入更新階段。在該更新階段中，第一致動互連件534上之第一致動電壓608降低。此容許第一放電電晶體526回應於儲存於資料儲存電容器510中之資料值。但該資料儲存電容器510之資料電壓為低。因此，第一放電電晶體526保持切換為關閉狀態。此外，因為第一致動電壓608為低，所以第一充電電晶體 530切換為關閉狀態。此外，等化電晶體544亦切換為關閉狀態，使第一輸出節點520與第二輸出節點524隔離。因此，維持第一穩定化電容器532上之電荷導致第一輸出電壓612保持為高。
在時間t7處，更新階段以第二致動互連件542上之第二致動電壓610降低而結束。因此，第二充電電晶體536之閘極終端電壓降低。此引起第二充電電晶體536切換為關閉狀態。此外，第三放電電晶體538之源極終端(其接收第二致動電壓610)亦降低。當第三放電電晶體538之閘極為高時，該第三放電電晶體538切換為開啟狀態。因此，第二穩定化電容器540係經放電。因此，第二輸出節點524上之第二輸出電壓614係被拉低。
因此，在第二定址循環A2之致動階段期間，供應至光調變器502之第一致動器516之第一致動電壓為高，而提供至第二致動器522之第二致動電壓610為低。因此，致動第一致動器516而並未致動第二致動器522。當致動光調變器502之第一致動器516時，該光調變器502係處於一關閉狀態中。即，光調變器502並不容許來自背光之光通向顯示裝置之正面。
圖5展示一例示性控制矩陣800之一示意圖。該控制矩陣800係適用於控制併入至圖1A之基於MEMS之顯示裝置100中之光調變器。該控制矩陣800可定址一像素802陣列。各像素802可包含一光調變器804，諸如圖2A及圖2B之雙致動器快門總成400。各像素802亦可包含一像素電路806，諸如圖3之像素電路500。雖然圖5展示具有僅兩個像素802列及兩個像素802行之控制矩陣，但應理解控制矩陣800可包含額外多個像素802列及額外多個像素802行。
控制矩陣800包含針對該控制矩陣800中之各像素802列之一寫入啟用互連件(WEI)808及針對該控制矩陣800中之各像素802行之一資料互連件(DI)810。圖3中所展示之寫入啟用互連件507及資料互連件505 係此等互連件之實例。各寫入啟用互連件808將一寫入啟用電壓源電連接至一對應像素802列中之像素802。各資料互連件810將一資料電壓源電連接至一對應像素802行中之像素802。
控制矩陣800亦包含對該控制矩陣800之多個列及多個行中之像素802為共同之互連件。在一些實施方案中，互連件係對控制矩陣800之全部列及行中之像素802為共同的。該控制矩陣800包含一第一致動互連件(AC1)812、一第二致動互連件(AC2)814、一共同互連件(COM)816及一快門互連件(SH)818。圖3中所展示之第一致動互連件534、第二致動互連件542、共同互連件509及快門互連件525係此等互連件之實例。就此點而言，第一致動互連件812及第二致動互連件814可對像素電路806之操作提供一第一致動電壓及一第二致動電壓，共同互連件816可對像素電路806之操作提供一共同接地電壓或參考電壓且快門互連件818可提供一快門電壓至各光調變器804中之各快門。
在操作中，為形成一影像，控制矩陣800藉由依次施加一寫入啟用電壓至各寫入啟用互連件808而按序寫入啟用該矩陣800中之各列。當該列係經寫入啟用時，資料電壓係選擇性地施加至資料互連件810。對於一經寫入啟用列，施加寫入啟用電壓使各像素電路806之資料載入電路能夠儲存提供於資料互連件810上之資料電壓。在提供資料至全部列中之全部像素802之後，控制矩陣800以類似於上文關於圖3及圖4之針對第一致動互連件534及第二致動互連件542所展示之方式之一方式控制第一致動互連件812及第二致動互連件814上之電壓。
圖6展示使用一像素電路操作一雙致動器光調變器之一程序700之一例示性流程圖。特定言之，該程序700包含：回應於藉由一第一致動互連件供應之一電壓對像素電路之一第一輸出節點充電，該第一輸出節點耦合至光調變器之一第一致動器(階段702)；回應於藉由一第二致動互連件供應之一電壓對該像素電路之一第二輸出節點充電， 該第二輸出節點耦合至該光調變器之一第二致動器(階段704)；回應於藉由該第一致動互連件供應之電壓等化在該第一輸出節點及該第二輸出節點處之電壓(階段706)；及回應於藉由一資料互連件提供之一資料電壓使該第一輸出節點及該第二輸出節點選擇性放電(階段708)。
程序700以回應於藉由一第一致動互連件供應之一電壓對像素電路之一第一輸出節點(該第一輸出節點耦合至光調變器之一第一致動器)充電開始(階段702)。此程序階段之一實例已在上文關於圖3及圖4論述。明確言之，圖3展示藉由一像素電路500控制之一光調變器502。該像素電路500之一第一輸出節點520耦合至光調變器502之第一致動器516。如圖4中所展示，該第一輸出節點520係在時間t1處回應於藉由第一致動互連件534提供之一第一致動電壓608而預充電。特定言之，當第一致動電壓608升高時，耦合至第一輸出節點520之第一穩定化電容器532係經由二極體連接之第一充電電晶體530充電。
程序700亦包含回應於藉由一第二致動互連件供應之電壓對像素電路之第二輸出節點(該第二輸出節點耦合至光調變器之第二致動器)充電(階段704)。此程序階段之一實例已在上文關於圖3及圖4論述。明確言之，圖3展示像素電路500之一第二輸出節點524耦合至光調變器502之第二致動器522。如圖4中所展示，該第二輸出節點524係在時間t1處回應於藉由第二致動互連件542提供之一第二致動電壓610而預充電。特定言之，當第二致動電壓610升高時，耦合至第二輸出節點524之第二穩定化電容器540係經由二極體連接之第二充電電晶體536充電。
程序700亦包含回應於藉由第一致動互連件供應之電壓等化在第一輸出節點及第二輸出節點處之電壓(階段706)。此程序階段之一實例已在上文關於圖3及圖4論述。特定言之，圖4展示在時間t1處，當 第一致動電壓608升高時，第一輸出節點520處之第一輸出電壓612等於第二輸出節點524處之第二輸出電壓614。該等電壓之等化係藉由憑藉第一致動互連件534上之第一致動電壓608將圖3中所展示之一等化電晶體544切換為開啟狀態而進行。
程序700亦包含回應於藉由一資料互連件提供之一資料電壓使第一輸出節點及第二輸出節點選擇性放電(階段708)。此程序階段之一實例已在上文關於圖3及圖4論述。特定言之，圖4展示在時間t2處且再次在時間t6處，第一輸出節點電壓612及第二輸出節點電壓614之一者係被拉低，指示一經放電之對應節點。如圖3中所展示，第一輸出節點520或第二輸出節點524之放電係基於在第一放電電晶體526之基極終端處輸入之資料電壓。若該資料電壓為高，則第一輸出節點520係經放電，但若該資料電壓為低，則第二輸出節點524係經放電。
圖7A及圖7B展示包含複數個顯示元件之一例示性顯示器件40之系統區塊。該顯示器件40可為(例如)一智慧型電話、一蜂巢式電話或行動電話。然而，顯示器件40之相同組件或其之輕微變動亦闡釋各種類型之顯示器件，諸如電視、電腦、平板電腦、電子讀取器、手持式器件及可攜式媒體器件。
該顯示器件40包含一殼體41、一顯示器30、一天線43、一揚聲器45、一輸入器件48及一麥克風46。該殼體41可由包含射出成型及真空形成之各種製程之任一者形成。此外，該殼體41可由各種材料之任一者製成，該等材料包含(但不限於)：塑膠、金屬、玻璃、橡膠及陶瓷或其等之一組合。該殼體41可包含可與具有不同色彩或含有不同標識、圖像或符號之其他可移除部分互換之可移除部分(未展示)。
如本文中所描述，顯示器30可為包含一雙穩定或類比顯示器之各種顯示器之任一者。顯示器30亦可經組態以包含一平板顯示器(諸如電漿、電致發光(EL)顯示器、OLED、超扭轉向列型(STN)顯示器、 LCD或薄膜電晶體(TFT)LCD)或一非平板顯示器(諸如一陰極射線管(CRT)或其他管式器件)。此外，如本文中所描述，顯示器30可包含一機械的基於光調變器之顯示器。
顯示器件40之組件係示意性地繪示於圖7B中。顯示器件40包含一殼體41且可包含至少部分圍封於該殼體中之額外組件。例如，顯示器件40包含一網路介面27，該網路介面27包含可耦合至一收發器47之一天線43。該網路介面27可為可顯示於顯示器件40上之一影像資料源。因此，該網路介面27係一影像源模組之一實例但處理器21及輸入器件48亦可用作一影像源模組。收發器47連接至一處理器21，該處理器21連接至調節硬體52。該調節硬體52可經組態以調節一信號(諸如濾波或以其他方式操縱一信號)。該調節硬體52可連接至一揚聲器45及一麥克風46。處理器21亦可連接至一輸入器件48及一驅動器控制器29。該驅動器控制器29可耦合至一圖框緩衝器28及一陣列驅動器22，該陣列驅動器22繼而可耦合至一顯示陣列30。顯示器件40中包含圖7A中未特定描繪之元件之一或多個元件可經組態以作為一記憶體器件運作且經組態以與處理器21通信。在一些實施方案中，一電源供應器50可提供電力至特定顯示器件40設計中之實質上全部組件。
網路介面27包含天線43及收發器47使得顯示器件40可經由一網路與一或多個器件通信。該網路介面27亦可具有一些處理能力以舒解(例如)處理器21之資料處理要求。天線43可傳輸及接收信號。在一些實施方案中，天線43根據包含IEEE 16.11(a)、(b)或(g)之IEEE 16.11標準或包含IEEE 802.11a、b、g、n之IEEE 802.11標準及其等之進一步實施方案傳輸及接收RF信號。在一些其他實施方案中，天線43根據Bluetooth®標準傳輸及接收RF信號。在一蜂巢式電話之情況中，天線43可經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、時分多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線 電服務(GPRS)、增強型資料GSM環境(EDGE)、地面中繼式無線電(TETRA)、寬頻-CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用於在一無線網路(諸如利用3G、4G或5G技術之一系統)內通信之其他已知信號。收發器47可預處理自天線43接收之信號使得該等信號可藉由處理器21接收且藉由該處理器21進一步操縱。收發器47亦可處理自處理器21接收之信號使得可自顯示器件40經由天線43傳輸該等信號。
在一些實施方案中，收發器47可由一接收器取代。此外，在一些實施方案中，網路介面27可由一影像源取代，該影像源可儲存或產生待發送至處理器21之影像資料。處理器21可控制顯示器件40之整體操作。處理器21接收資料(諸如來自網路介面27或一影像源之經壓縮影像資料)且將該資料處理成原始影像資料或處理成可易於處理成原始影像資料之一格式。處理器21可發送經處理資料至驅動器控制器29或至圖框緩衝器28以用於儲存。原始資料通常係指識別一影像內之各位置處之影像特性之資訊。例如，此等影像特性可包含色彩、飽和度及灰階位準。
處理器21可包含用以控制顯示器件40之操作之一微控制器、CPU或邏輯單元。調節硬體52可包含用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可為顯示器件40內之離散組件或可併入於處理器21或其他組件內。
驅動器控制器29可直接自處理器21或自圖框緩衝器28獲取藉由處理器21產生之原始影像資料且可將該原始影像資料適當重新格式化以用於高速傳輸至陣列驅動器22。在一些實施方案中，驅動器控制器29可將原始影像資料重新格式化成具有一類光柵格式之一資料流使得 其具有適於跨顯示陣列30掃描之一時間順序。接著，驅動器控制器29將經格式化之資訊發送至陣列驅動器22。儘管一驅動器控制器29(諸如一LCD控制器)通常係作為一獨立積體電路(IC)與系統處理器21相關聯，然可以許多方式實施此等控制器。例如，控制器可作為硬體嵌入於處理器21中，作為軟體嵌入於處理器21中或與陣列驅動器22完全整合於硬體中。
陣列驅動器22可自驅動器控制器29接收經格式化之資訊且可將視訊資料重新格式化成每秒多次施加至來自顯示器之顯示元件之x-y矩陣之數百個及有時數千個(或更多)引線之一組平行波形。在一些實施方案中，陣列驅動器22及顯示陣列30係一顯示模組之一部分。在一些實施方案中，驅動器控制器29、陣列驅動器22及顯示陣列30係顯示模組之一部分。
在一些實施方案中，驅動器控制器29、陣列驅動器22及顯示陣列30係適於本文中所描述之顯示器類型之任一者。例如，驅動器控制器29可為一習知顯示控制器或一雙穩定顯示控制器(諸如一機械光調變器顯示元件控制器)。此外，陣列驅動器22可為一習知驅動器或一雙穩定顯示驅動器(諸如一機械光調變器顯示元件驅動器)。此外，顯示陣列30可為一習知顯示陣列或一雙穩定顯示陣列(諸如包含一機械光調變器顯示元件陣列之一顯示器)。在一些實施方案中，驅動器控制器29可與陣列驅動器22整合。此一實施方案在高度整合系統(例如，行動電話、可攜式電子器件、錶或小區域顯示器)中可為有用的。
在一些實施方案中，輸入器件48可經組態以容許(例如)一使用者控制顯示器件40之操作。該輸入器件48可包含一鍵台(諸如一QWERTY鍵盤或一電話鍵台)、一按鈕、一開關、一搖桿、一觸敏螢幕、與顯示陣列30整合之一觸敏螢幕或一壓感或熱感薄膜。麥克風46 可經組態作為顯示器件40之一輸入器件。在一些實施方案中，透過麥克風46之語音命令可用於控制顯示器件40之操作。
電源供應器50可包含各種能量儲存器件。例如，電源供應器50可為一可再充電電池，諸如一鎳鎘電池或一鋰離子電池。在使用一可再充電電池之實施方案中，該可再充電電池可使用來自(例如)一壁式插座或一光伏打器件或陣列之電力充電。替代性地，該可再充電電池可無線充電。電源供應器50亦可為一可再生能源、一電容器或包含一塑膠太陽能電池或太陽能電池塗料之一太陽能電池。電源供應器50亦可經組態以自一壁式插座接收電力。
在一些實施方案中，控制可程式化性駐留於可定位於電子顯示系統中之若干位置處之驅動器控制器29中。在一些其他實施方案中，控制可程式化性駐留於陣列驅動器22中。可在任何數目個硬體及/或軟體組件中及在各種組態中實施上文所描述之最佳化。
如本文中所使用，指代一項目清單「之至少一者」之一片語係指包含單一部件之該等項目之任何組合。作為一實例，「a、b或c之至少一者」意指涵蓋：a、b、c、a-b、a-c、b-c及a-b-c。
結合本文中所揭示之實施方案描述之各種闡釋性邏輯、邏輯區塊、模組、電路及演算法程序可實施為電子硬體、電腦軟體或兩者之組合。已在功能性方面大體上描述硬體及軟體之可互換性且已在上文所描述之各種闡釋性組件、區塊、模組、電路及程序中繪示該可互換性。是否在硬體中或是在軟體中實施此功能性取決於施加於整體系統上之特定應用及設計約束。
可使用一通用單晶片或多晶片處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘極陣列(FPGA)或其他可程式化邏輯器件、離散閘極或電晶體邏輯、離散硬體組件或經設計以執行本文中所描述之功能之其等之任何組合實施或執行用於 實施結合本文中所揭示之態樣描述之各種闡釋性邏輯、邏輯區塊、模組及電路之硬體及資料處理裝置。一通用處理器可為一微處理器或任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算器件之一組合(例如，一DSP及一微處理器之一組合)、複數個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態。在一些實施方案中，可藉由特定於一給定功能之電路執行特定程序及方法。
在一或多個態樣中，可在包含本說明書中所揭示之結構及其等之結構等效物之硬體、數位電子電路、電腦軟體、韌體中或在其等之任何組合中實施所描述之功能。本說明書中所描述之標的之實施方案亦可實施為在一電腦儲存媒體上編碼之用於藉由資料處理裝置執行或用以控制資料處理裝置之操作之一或多個電腦程式(即，電腦程式指令之一或多個模組)。
若實施於軟體中，則該等功能可作為一或多個指令或碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。本文中所揭示之一方法或演算法之程序可實施於可駐留於一電腦可讀媒體上之一處理器可執行之軟體模組中。電腦可讀媒體包含電腦儲存媒體及通信媒體(該等通信媒體包含可經啟用以將一電腦程式自一地方傳遞至另一地方之任何媒體)兩者。一儲存媒體可為可藉由一電腦存取之任何可用媒體。藉由實例且非限制方式，此等電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光學磁碟儲存器、磁碟儲存器或其他磁性儲存器件或可用於以指令或資料結構之形式儲存所要程式碼且可藉由一電腦存取之任何其他媒體。又，可將任何連接適當地稱為一電腦可讀媒體。如本文中所使用之磁碟及光碟包含光碟(CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟(其中磁碟通常以磁性方式重現資料，而光碟使用雷射以光學方式重現資 料)。以上之組合亦應包含在電腦可讀媒體之範疇內。此外，一方法或演算法之操作可作為碼及指令之一個或任何組合或集合駐留於可併入至一電腦程式產品中之一機械可讀媒體及電腦可讀媒體上。
熟習此項技術者可易於明白本發明中所描述之對實施方案之各種修改且本文中所定義之一般原理可在不脫離本發明之精神或範疇之情況下應用於其他實施方案。因此，申請專利範圍並非意指限於本文中所展示之實施方案但應符合與本發明、本文中所揭示之原理及新穎特徵一致之最廣泛範疇。
此外，此項技術之一般技術者將易於理解，術語「上部」及「下部」係有時為了易於描述圖式而使用且指示對應於在一適當定向頁面上之圖式之定向之相對位置且可能並不反映如所實施之任何器件之適當定向。
亦可在一單一實施方案中組合實施以分離實施方案為背景內容而描述於本說明書中之特定特徵。相反地，亦可在多個實施方案中個別地實施或在任何合適子組合中實施以一單一實施方案為背景內容而描述之各種特徵。此外，儘管在上文可將特徵描述為以特定組合起作用且即使最初如此主張，然在一些情況中，來自一所主張之組合之一或多個特徵可自該組合刪去且該所主張之組合可指向一子組合或一子組合之變動。
類似地，雖然在圖式中以一特定順序描繪操作，但此不應理解為需要以所展示之特定順序或以循序順序執行此等操作或執行全部經繪示之操作以達成所要結果。此外，圖式可以一流程圖形式示意性地描繪一或多個例示性程序。然而，未經描繪之其他操作可併入經示意性繪示之例示性程序中。例如，可在經繪示操作之任一者之前、之後、同時或期間執行一或多個額外操作。在特定情況中，多任務及並行處理可為有利的。此外，在上文所描述之實施方案中之各種系統組 件之分離不應理解為在全部實施方案中皆需要此分離，且應理解所描述之程式組件及系統通常可一起整合於一單一軟體產品中或經封裝至多個軟體產品中。此外，其他實施方案係在以下申請專利範圍之範疇內。在一些情況中，敘述於申請專利範圍中之動作可以一不同順序執行且仍達成所要結果。
500‧‧‧像素電路
502‧‧‧光調變器
504‧‧‧資料載入電路
505‧‧‧資料互連件(DI)
506‧‧‧致動電路
507‧‧‧寫入啟用互連件(WEI)
508‧‧‧寫入啟用電晶體(Mwe)
509‧‧‧共同互連件(COM)
510‧‧‧資料儲存電容器(Cdata)
512‧‧‧第一致動支電路
514‧‧‧第二致動支電路
516‧‧‧第一致動器
520‧‧‧第一輸出節點(Out1)
522‧‧‧第二致動器
523‧‧‧快門終端
524‧‧‧第一輸出節點(Out2)
525‧‧‧快門互連件(SH)
526‧‧‧第一放電電晶體(Md1)
528‧‧‧第二放電電晶體(Md2)
530‧‧‧第一充電電晶體(Mc1)/二極體連接之第一充電電晶體
532‧‧‧第一穩定化電容器(Cs1)
534‧‧‧第一致動互連件(AC1)
536‧‧‧第二充電電晶體(Mc2)/二極體連接之第二充電電晶體
538‧‧‧第三放電電晶體(Md3)
540‧‧‧第二穩定化電容器(Cs2)
542‧‧‧第二致動互連件(AC2)
544‧‧‧等化電晶體(Meq)/電壓等化電晶體

Claims (20)

  1. 一種裝置，其包括：一顯示元件陣列；及一控制矩陣，其經組態以控制該顯示元件陣列之光學輸出，該控制矩陣包含針對該等顯示元件之各者之：一第一電路，其包含：一第一充電電晶體，其經組態以管理將藉由一第一致動電壓互連件供應之一第一致動電壓施加至一各自顯示元件之一第一節點，及一第一放電電晶體，其經組態以回應於供應至該第一放電電晶體之閘極之一資料信號使施加至該第一節點之該電壓選擇性地放電；一第二電路，其包含：一第二充電電晶體，其經組態以管理將一第二致動電壓施加至該各自顯示元件之一第二節點，及一第二放電電晶體，其經組態以回應於該第一節點上之該電壓使施加至該第二節點之該電壓選擇性地放電；及一電壓等化開關，其回應於藉由該第一致動互連件供應之該第一致動電壓將該第一節點選擇性耦合至該第二節點。
  2. 如請求項1之裝置，其中該第一電路進一步包含：定位於該第一充電電晶體之一第一終端與該第一放電電晶體之一第一終端之間之經組態以回應於儲存於該第二節點上之一電壓選擇性保留該第一節點上之一電壓之一第三放電電晶體。
  3. 如請求項1之裝置，其中該第一致動電壓互連件耦合至該第一充電電晶體之閘極及汲極以及該電壓等化開關之閘極。
  4. 如請求項3之裝置，其中該第一致動電壓互連件進一步耦合至該第一放電電晶體之一第二終端。
  5. 如請求項1之裝置，其進一步包括耦合至該第一節點之一第一電容器及耦合至該第二節點之一第二電容器。
  6. 如請求項1之裝置，其進一步包含耦合至該第一放電電晶體之該閘極之一資料儲存電路，該資料儲存電路經組態以儲存對應於一資料輸入之該資料信號及供應該資料信號至該第一放電電晶體之該閘極。
  7. 如請求項6之裝置，其中該資料儲存電路包含耦合至該第一放電電晶體之該閘極之一資料儲存電容器，該資料儲存電容器經組態以儲存對應於該資料信號之電荷。
  8. 如請求項1之裝置，其中該第一電路及該第二電路之全部電晶體係nMOS電晶體。
  9. 如請求項1之裝置，其進一步包括：一顯示器，其包含：該顯示元件陣列，及該控制矩陣，一處理器，其經組態以與該顯示器通信，該處理器經組態以處理影像資料；及一記憶體器件，其經組態以與該處理器通信。
  10. 如請求項9之裝置，該顯示器進一步包含：一驅動器電路，其經組態以發送至少一信號至該顯示器；及一控制器，其經組態以發送該影像資料之至少一部分至該驅動器電路。
  11. 如請求項9之裝置，其進一步包含：經組態以發送該影像資料至該處理器之一影像源模組，其中 該影像源模組包括一接收器、收發器及傳輸器之至少一者。
  12. 如請求項9之裝置，該顯示器件進一步包含：一輸入器件，其經組態以接收輸入資料且將該輸入資料傳達至該處理器。
  13. 一種用於使用耦合至具有一第一致動器及一第二致動器之一光調變器之一像素電路致動該光調變器之方法，該方法包括：回應於藉由一第一致動互連件供應之一電壓對該像素電路之一第一輸出節點充電，該第一輸出節點耦合至該第一致動器；回應於藉由一第二致動互連件供應之一電壓對該像素電路之一第二輸出節點充電，該第二輸出節點耦合至該第二致動器；回應於藉由該第一致動互連件供應之該電壓等化在該第一輸出節點及該第二輸出節點處之電壓；及回應於藉由一資料互連件提供之一資料電壓使該第一輸出節點及該第二輸出節點選擇性放電。
  14. 如請求項13之方法，其進一步包括：在使該第一輸出節點及該第二輸出節點選擇性放電之後致動一閂鎖電路以用於維持該第一輸出節點及該第二輸出節點處之電壓。
  15. 如請求項13之方法，其中等化該第一輸出節點及該第二輸出節點處之電壓包含經由藉由憑藉該第一致動互連件提供之該電壓驅動之一開關容許電流在該第一輸出節點與該第二輸出節點之間流動。
  16. 如請求項15之方法，其中等化該第一輸出節點及該第二輸出節點處之電壓進一步包含在使該第一輸出節點及該第二輸出節點選擇性放電之前經由該開關斷開該第一輸出節點與該第二輸出節點之間之電流流動。
  17. 如請求項13之方法，其中對該第一輸出節點充電之一持續時間小於對該第二輸出節點充電之一持續時間。
  18. 一種裝置，其包括：一顯示元件陣列；及控制矩陣構件，其用於控制該顯示元件陣列之光學輸出，該控制矩陣構件包含針對該等顯示元件之各者之：一第一電路，其包含：第一充電構件，其用於管理將藉由一第一致動電壓互連件供應之一第一致動電壓施加至一各自顯示元件之一第一節點，及第一放電構件，其用於回應於供應至該第一放電電晶體之閘極之一資料信號使施加至該第一節點之該電壓選擇性地放電；一第二電路，其包含：第二充電構件，其用於管理將一第二致動電壓施加至該各自顯示元件之一第二節點，及第二放電構件，其用於回應於該第一節點上之該電壓使施加至該第二節點之該電壓選擇性地放電；及用於回應於藉由該第一致動互連件供應之該第一致動電壓等化該第一節點及該第二節點處之電壓之構件。
  19. 如請求項18之裝置，其中該第一電路進一步包含：定位於該第一充電構件之一第一終端與該第一放電構件之一第一終端之間之用於回應於儲存於該第二節點上之一電壓選擇性保留該第一節點上之一電壓之第三放電構件。
  20. 如請求項18之裝置，其進一步包括耦合至該第一節點以用於儲存該第一節點處之電荷之第一電荷儲存構件及耦合至該第二節點以用於儲存該第二節點處之電荷之第二電荷儲存構件。
TW103112001A 2013-04-01 2014-03-31 具有電壓等化之顯示元件像素電路 TW201503090A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/854,687 US9135867B2 (en) 2013-04-01 2013-04-01 Display element pixel circuit with voltage equalization

Publications (1)

Publication Number Publication Date
TW201503090A true TW201503090A (zh) 2015-01-16

Family

ID=50555292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112001A TW201503090A (zh) 2013-04-01 2014-03-31 具有電壓等化之顯示元件像素電路

Country Status (6)

Country Link
US (1) US9135867B2 (zh)
JP (1) JP2016521376A (zh)
KR (1) KR20150139562A (zh)
CN (1) CN105051807A (zh)
TW (1) TW201503090A (zh)
WO (1) WO2014165405A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235047B2 (en) 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US20170092183A1 (en) * 2015-09-24 2017-03-30 Pixtronix, Inc. Display apparatus including pixel circuits for controlling light modulators
US9818347B2 (en) * 2016-03-29 2017-11-14 Snaptrack, Inc. Display apparatus including self-tuning circuits for controlling light modulators
CN106169275B (zh) * 2016-09-20 2019-01-22 武汉华星光电技术有限公司 一种oled显示面板及其制造方法
TWI659340B (zh) * 2018-01-25 2019-05-11 大陸商北京集創北方科技股份有限公司 用以使顯示器之tft矩陣充電狀態均勻化的控制方法及利用其之驅動裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801289B2 (ja) 2000-07-11 2011-10-26 株式会社半導体エネルギー研究所 マイクロミラーデバイス、プロジェクター、プリンター、及び複写機
US6781742B2 (en) 2000-07-11 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Digital micromirror device and method of driving digital micromirror device
US6775048B1 (en) 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
US7129925B2 (en) 2003-04-24 2006-10-31 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
US7292235B2 (en) 2003-06-03 2007-11-06 Nec Electronics Corporation Controller driver and display apparatus using the same
US7161728B2 (en) 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7843410B2 (en) * 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7345805B2 (en) 2004-09-27 2008-03-18 Idc, Llc Interferometric modulator array with integrated MEMS electrical switches
US8482496B2 (en) * 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US7501862B2 (en) 2007-06-22 2009-03-10 Himax Technologies Limited Comparator with low offset voltage
CN101999091B (zh) 2008-02-12 2013-08-14 皮克斯特隆尼斯有限公司 带有应力梁的机械式光调制器
US9235047B2 (en) 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US8692582B1 (en) * 2012-01-06 2014-04-08 Altera Corporation Latched comparator circuitry

Also Published As

Publication number Publication date
JP2016521376A (ja) 2016-07-21
KR20150139562A (ko) 2015-12-11
WO2014165405A1 (en) 2014-10-09
US20140292738A1 (en) 2014-10-02
US9135867B2 (en) 2015-09-15
CN105051807A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
JP6266764B2 (ja) 全ｎ型トランジスタインバータ回路
US20160203801A1 (en) Low capacitance display address selector architecture
TWI539182B (zh) 具有機電系統（ｅｍｓ）顯示元件之裝置及其形成方法
TWI622035B (zh) 包括用於控制光調制器的自調諧電路的顯示器裝置
JP2016518614A (ja) 均一なバックライト出力のための光源の独立制御を利用するディスプレイ装置
JP2016509252A (ja) 二重作動軸電気機械システム光変調器を含むディスプレイ装置
US20140333598A1 (en) Display Apparatus Incorporating Varying Threshold Voltage Transistors
US20170092183A1 (en) Display apparatus including pixel circuits for controlling light modulators
TW201417080A (zh) 使用可變列載入時間之顯示裝置及顯示定址方法
TW201535343A (zh) 顯示控制器及玻璃上組件驅動器積體電路（ＩＣｓ）間的適應性功率效率高速資料鏈路
TW201503090A (zh) 具有電壓等化之顯示元件像素電路
US9224324B2 (en) Cascode driver circuit
TW201519199A (zh) 組態以用於類比控制之數位光調變器
TW201541443A (zh) 包括電荷補償電容器之數位光調變器電路
TW201532023A (zh) 快速對稱驅動像素電路及方法
TW201610957A (zh) 結合資料回饋迴路之顯示電路
TWI519815B (zh) 用於電子顯示器中之多狀態快門組件
US20150192772A1 (en) Display aperture pixel circuit architecture including planarization layer
TWI593977B (zh) 用於薄膜電晶體測試之包括虛設顯示元件的顯示裝置