KR20150139562A - 전압 등화를 사용하는 디스플레이 엘리먼트 픽셀 회로 - Google Patents

전압 등화를 사용하는 디스플레이 엘리먼트 픽셀 회로 Download PDF

Info

Publication number
KR20150139562A
KR20150139562A KR1020157031235A KR20157031235A KR20150139562A KR 20150139562 A KR20150139562 A KR 20150139562A KR 1020157031235 A KR1020157031235 A KR 1020157031235A KR 20157031235 A KR20157031235 A KR 20157031235A KR 20150139562 A KR20150139562 A KR 20150139562A
Authority
KR
South Korea
Prior art keywords
voltage
node
output node
data
interconnect
Prior art date
Application number
KR1020157031235A
Other languages
English (en)
Inventor
지앙구오 야오
Original Assignee
픽스트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 픽스트로닉스 인코포레이티드 filed Critical 픽스트로닉스 인코포레이티드
Publication of KR20150139562A publication Critical patent/KR20150139562A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 개시내용은 광 변조기의 2개의 액추에이터들에 제공되는 전압들을 등화시킴으로써 듀얼 액추에이터 광 변조기들의 신뢰성을 개선하기 위한 시스템들, 방법들 및 장치를 제공한다. 듀얼 액추에이터 광 변조기를 구동시키기 위한 픽셀 회로는 액추에이터 회로에 커플링된 데이터 로딩 회로를 포함할 수 있다. 데이터 로딩 회로는 광 변조기와 연관된 픽셀에 대해 제어기로부터 수신된 데이터를 저장하기 위하여 활용된다. 작동 회로는 데이터 로딩 회로에 의해 저장된 데이터에 기초하여 듀얼 액추에이터 광 변조기의 제 1 액추에이터 및 제 2 액추에이터를 제어하기 위하여 활용된다. 작동 회로는 제 1 및 제 2 액추에이터들에 제공되는 전압들을 안정화시키기 위한 제 1 안정화 커패시터 및 제 2 안정화 커패시터를 포함한다. 작동 회로는 또한 제 1 및 제 2 액추에이터들에 제공된 전압들을 등화시키기 위한 등화 스위치를 포함한다.

Description

전압 등화를 사용하는 디스플레이 엘리먼트 픽셀 회로{DISPLAY ELEMENT PIXEL CIRCUIT WITH VOLTAGE EQUALIZATION}
[0001] 본 특허 출원은 "DISPLAY ELEMENT PIXEL CIRCUIT WITH VOLTAGE EQUALIZATION"라는 명칭으로 2013년 4월 1일에 출원된 미국 특허출원 제13/854,687호의 우선권을 주장하며, 이 출원은 본 발명의 양수인에게 양도되고 이에 의해 인용에 의해 본원에 명확하게 통합된다.
[0002] 본 개시내용은 이미징 디스플레이의 분야에 관한 것이며, 특히 디스플레이 엘리먼트들에 대한 픽셀 회로들에 관한 것이다.
[0003] 다양한 디스플레이 장치는 이미지들을 형성하기 위하여 광을 투과하는 대응 광 변조기들을 가지는 디스플레이 픽셀들의 어레이를 포함한다. 광 변조기들은 제 1상태와 제 2 상태 사이에서 광 변조기들을 구동시키기 위한 액추에이터들을 포함한다. 일부 디스플레이 장치는 제 1 액추에이터에 의해 제 1 상태로 구동되고 제 2 액추에이터에 의해 제 2 상태로 구동될 수 있는 듀얼-작동 광 변조기들을 활용한다. 광 변조기들은 픽셀 회로 또는 제어 매트릭스에 의해 제어된다.
[0004] 일부 구현들에서, 픽셀 회로들은 듀얼 작동 광 변조기의 하나의 액추에이터를 각각 구동시키는 상보 서브-회로(complementary sub-circuit)들을 포함할 수 있다. 이들 서브-회로들은 액추에이터들 중 하나의 액추에이터를 구동시키는 전압을 바람직하지 않게 상승시킬 수 있는 커패시턴스 부트스트랩핑(capacitance bootstrapping)을 겪을 수 있다. 이러한 상승된 전압은 픽셀 회로들의 신뢰성을 감소시킬 수 있다.
[0005] 개시내용의 시스템들, 방법들 및 디바이스들 각각은 몇몇 혁신적인 양상들을 가지며, 그 중 어떠한 단일의 양상도 본원에 개시된 바람직한 속성들을 단독으로 담당하지 않는다.
[0006] 본 개시내용에서 설명된 요지의 하나의 혁신적인 양상은 디스플레이 엘리먼트들의 어레이 및 디스플레이 엘리먼트들의 어레이의 광 출력을 제어하도록 구성된 제어 매트릭스를 포함하는 장치로 구현될 수 있다. 제어 매트릭스는, 디스플레이 엘리먼트들 각각에 대하여, 제 1 작동 전압 인터커넥트에 의해 공급되는 제 1 작동 전압을 개별 디스플레이 엘리먼트의 제 1 노드에 인가하는 것을 관리하도록 구성되는 제 1 충전 트랜지스터, 및 제 1 방전 트랜지스터의 게이트에 공급되는 데이터 신호에 응답하여 제 1 노드에 공급되는 전압을 선택적으로 방전시키도록 구성되는 제 1 방전 트랜지스터를 포함하는 제 1 회로를 포함한다. 제어 매트릭스는, 디스플레이 엘리먼트들 각각에 대하여, 제 2 작동 전압을 개별 디스플레이 엘리먼트의 제 2 노드에 인가하는 것을 관리하도록 구성되는 제 2 충전 트랜지스터, 및 제 1 노드상의 전압에 응답하여 제 2 노드에 공급되는 전압을 선택적으로 방전시키도록 구성되는 제 2 방전 트랜지스터를 포함하는 제 2 회로를 더 포함한다. 제어 매트릭스는 제 1 작동 인터커넥트에 의해 공급되는 제 1 작동 전압에 응답하여 제 2 노드에 제 1 노드를 선택적으로 커플링하는 전압 등화 스위치를 더 포함한다.
[0007] 일부 구현들에서, 제 1 회로는 제 1 충전 트랜지스터의 제 1 단자와 제 1 방전 트랜지스터의 제 1 단자 사이에 포지셔닝되고, 제 2 노드상에 저장된 전압에 응답하여 제 1 노드상의 전압을 선택적으로 유지하도록 구성되는 제 3 방전 트랜지스터를 더 포함한다. 일부 구현들에서, 제 1 작동 전압 인터커넥트는 전압 등화 스위치의 게이트와 제 1 충전 트랜지스터의 게이트 및 드레인에 커플링된다. 일부 구현들에서, 제 1 작동 전압 인터커넥트는 제 1 방전 트랜지스터의 제 2 단자에 추가로 커플링된다. 일부 구현들에서, 장치는 제 1 노드에 커플링되는 제 1 커패시터 및 제 2 노드에 커플링되는 제 2 커패시터를 더 포함한다.
[0008] 일부 구현들에서, 장치는 제 1 방전 트랜지스터의 게이트에 커플링되는 데이터 저장 회로를 더 포함하며, 데이터 저장 회로는 데이터 입력에 대응하는 데이터 신호를 저장하고 제 1 방전 트랜지스터의 게이트에 데이터 신호를 공급하도록 구성된다. 일부 구현들에서, 데이터 저장 회로는 제 1 방전 트랜지스터의 게이트에 커플링된 데이터 저장 커패시터를 포함하며, 데이터 저장 커패시터는 데이터 신호에 대응하는 전하를 저장하도록 구성된다. 일부 구현들에서, 제 1 회로 및 제 2 회로의 모든 트랜지스터들은 nMOS 트랜지스터들이다.
[0009] 일부 구현들에서, 장치는 디스플레이 엘리먼트들의 어레이 및 제어 매트릭스를 포함하는 디스플레이, 디스플레이와 통신하며 이미지 데이터를 프로세싱하도록 구성되는 프로세서 및 프로세서와 통신하도록 구성되는 메모리 디바이스를 더 포함한다. 일부 구현들에서, 장치는 디스플레이에 적어도 하나의 신호를 송신하도록 구성된 드라이버 회로 및 드라이버 회로에 이미지 데이터의 적어도 일부분을 송신하도록 구성된 제어기를 더 포함한다. 일부 구현들에서, 장치는 프로세서에 이미지 데이터를 송신하도록 구성된 이미지 소스 모듈을 더 포함하며, 이미지 소스 모듈은 수신기, 트랜시버 및 송신기 중 적어도 하나를 포함한다. 일부 구현들에서, 디스플레이 디바이스는 입력 데이터를 수신하고 입력 데이터를 프로세서에 통신하도록 구성된 입력 디바이스를 더 포함한다.
[0010] 본 개시내용에서 설명된 요지의 다른 혁신적인 양상은 픽셀 회로를 사용하여 제 1 액추에이터 및 제 2 액추에이터를 가진 광 변조기 ― 픽셀 회로는 광 변조기에 커플링됨 ―를 작동시키기 위한 방법으로 구현될 수 있다. 방법은 제 1 작동 인터커넥트에 의해 공급되는 전압에 응답하여, 픽셀 회로의 제 1 출력 노드를 충전시키는 단계 ― 제 1 출력 노드는 제 1 액추에이터에 커플링됨 ―, 제 2 작동 인터커넥트에 의해 공급되는 전압에 응답하여, 픽셀 회로의 제 2 출력 노드를 충전시키는 단계 ― 제 2 출력 노드는 제 2 액추에이터에 커플링됨 ―, 제 1 작동 인터커넥트에 의해 공급되는 전압에 응답하여 제 1 출력 노드 및 제 2 출력 노드의 전압들을 등화(equalize)시키는 단계, 및 데이터 인터커넥트에 의해 제공되는 데이터 전압에 응답하여, 제 1 출력 노드 및 제 2 출력 노드를 선택적으로 방전시키는 단계를 포함한다.
[0011] 일부 구현들에서, 방법은 제 1 출력 노드 및 제 2 출력 노드를 선택적으로 방전시킨 후에 제 1 출력 노드 및 제 2 출력 노드의 전압들을 유지하기 위한 래칭 회로(latching circuitry)를 활성화시키는 단계를 더 포함한다. 일부 구현들에서, 제 1 출력 노드 및 제 2 출력 노드의 전압들을 등화시키는 단계는 제 1 작동 인터커넥트에 의해 제공되는 전압에 의해 구동되는 스위치를 통해 제 1 출력 노드와 제 2 출력 노드 사이에서 전류가 흐르도록 하는 단계를 포함한다. 일부 다른 구현들에서, 제 1 출력 노드 및 제 2 출력 노드의 전압들을 등화시키는 단계는 제 1 출력 노드 및 제 2 출력 노드를 선택적으로 방전시키기 전에 스위치를 통해 제 1 출력 노드와 제 2 출력 노드 사이에서의 전류 흐름을 중단시키는 단계를 더 포함한다. 일부 구현들에서, 제 1 출력 노드를 충전시키기 위한 지속 시간은 제 2 출력 노드를 충전시키기 위한 지속 시간보다 더 짧다.
[0012] 본 개시내용에서 설명된 요지의 또 다른 혁신적인 양상은 디스플레이 엘리먼트들의 어레이 및 디스플레이 엘리먼트들의 어레이의 광 출력을 제어하기 위한 제어 매트릭스 수단을 포함하는 장치로 구현될 수 있다. 제어 매트릭스 수단은, 디스플레이 엘리먼트들 각각에 대하여, 제 1 작동 전압 인터커넥트에 의해 공급되는 제 1 작동 전압을 개별 디스플레이 엘리먼트의 제 1 노드에 인가하는 것을 관리하기 위한 제 1 충전 수단, 및 제 1 방전 트랜지스터의 게이트에 공급되는 데이터 신호에 응답하여 제 1 노드에 공급되는 전압을 선택적으로 방전시키기 위한 제 1 방전 수단을 포함하는 제 1 회로를 포함한다. 제어 매트릭스 수단은, 디스플레이 엘리먼트들 각각에 대하여, 제 2 작동 전압을 개별 디스플레이 엘리먼트의 제 2 노드에 인가하는 것을 관리하기 위한 제 2 충전 수단 및 제 1 노드상의 전압에 응답하여 제 2 노드에 공급되는 전압을 선택적으로 방전시키기 위한 제 2 방전 수단을 포함하는 제 2 회로, 및 제 1 작동 인터커넥트에 의해 공급되는 제 1 작동 전압에 응답하여 제 1 노드 및 제 2 노드의 전압들을 등화시키기 위한 수단을 더 포함한다.
[0013] 일부 구현들에서, 제 1 회로는 제 1 충전 수단의 제 1 단자와 제 1 방전 수단의 제 1 단자 사이에 포지셔닝되고, 제 2 노드상에 저장된 전압에 응답하여 제 1 노드상의 전압을 선택적으로 유지하기 위한 제 3 방전 수단을 더 포함한다. 일부 구현들에서, 장치는 제 1 노드의 전하를 저장하기 위하여 제 1 노드에 커플링되는 제 1 전하 저장 수단 및 제 2 노드의 전하를 저장하기 위하여 제 2 노드에 커플링되는 제 2 전하 저장 수단을 더 포함한다.
[0014] 이 명세서에 설명된 요지의 하나 이상의 구현들의 세부사항들은 첨부 도면들 및 하기의 설명에서 제시된다. 이러한 요약에 제공된 예들이 전기기계 시스템(EMS)-기반 디스플레이들의 측면에서 주로 설명되지만, 본원에서 제공된 개념들은 액정 디스플레이(LCD)들, 유기 발광 다이오드(OLED) 디스플레이들, 전기영동 디스플레이들 및 전계 방출 디스플레이들과 같은 다른 타입들의 디스플레이들 뿐만아니라 EMS 마이크로폰들, 센서들 및 광학 스위치들과 같은 다른 비-디스플레이 EMS 디바이스들에 대해 적용할 수 있다. 다른 특징들, 양상들 및 장점들은 상세한 설명, 도면들 및 청구항들로부터 명백해질 것이다. 이하의 도면들의 상대적 치수들이 실제대로 도시되지 않을 수 있다는 점에 유의한다.
[0015] 도 1a는 예시적인 직시형(direct-view) 마이크로전기기계 시스템(MEMS) 기반 디스플레이 장치의 개략도를 도시한다.
[0016] 도 1b는 예시적인 호스트 디바이스의 블록도를 도시한다.
[0017] 도 2a 및 도 2b는 예시적인 듀얼 액추에이터 셔터 어셈블리의 도면들을 도시한다.
[0018] 도 3은 광 변조기를 제어하기 위하여 구현될 수 있는 예시적인 픽셀 회로를 도시한다.
[0019] 도 4는 도 3에 도시된 픽셀 회로에 대한 예시적인 타이밍 다이어그램을 도시한다.
[0020] 도 5는 예시적인 제어 매트릭스(800)의 개략도를 도시한다.
[0021] 도 6은 픽셀 회로를 사용하여 듀얼 액추에이터 광 변조기를 동작시키기 위한 프로세스의 예시적인 흐름도를 도시한다.
[0022] 도 7a 및 도 7b는 복수의 디스플레이 엘리먼트들을 포함하는 예시적인 디스플레이 디바이스의 시스템 블록도들을 도시한다.
[0023] 다양한 도면들 내의 동일한 참조 부호들 및 표기들은 동일한 엘리먼트들을 표시한다.
[0024] 이하의 상세한 설명은 본 개시내용의 혁신적 양상들을 설명하기 위한 특정 구현들에 관한 것이다. 그러나, 당업자는 본원의 교시들이 다수의 상이한 방식들에 적용될 수 있음을 쉽게 인식할 것이다. 설명된 구현들은, 동화상(예컨대, 비디오) 또는 정지 화상(예컨대, 스틸 이미지들)이든지 간에, 그리고 텍스트, 그래픽 또는 그림이든지 간에, 이미지를 디스플레이하도록 구성될 수 있는 임의의 디바이스, 장치 또는 시스템에서 구현될 수 있다. 더 구체적으로, 설명된 구현들이 모바일 전화들, 멀티미디어 인터넷 인에이블 셀룰러 전화들, 모바일 텔레비전 수신기들, 무선 디바이스들, 스마트폰들, Bluetooth® 디바이스들, 개인 휴대 단말(PDA)들, 무선 전자 메일 수신기들, 핸드-헬드 또는 휴대용 컴퓨터들, 넷북들, 노트북들, 스마트북들, 태블릿들, 프린터들, 복사기들, 스캐너들, 팩시밀리 디바이스들, 글로벌 포지셔닝 시스템(GPS) 수신기들/내비게이터들, 카메라들, 디지털 미디어 플레이어들(예컨대, MP3 플레이어들), 캠코더들, 게임 콘솔들, 손목 시계들, 시계들, 계산기들, 텔레비전 모니터들, 평판 디스플레이들, 전자 판독 디바이스들(예컨대, e-리더기들), 컴퓨터 모니터들, 자동차 디스플레이들(주행기록계 및 속도계 디스플레이들 등을 포함함), 조종석 제어들 및/또는 디스플레이들, 카메라 뷰 디스플레이들(예컨대, 차량의 후방 뷰 카메라의 디스플레이), 전자 사진들, 전자 게시판들 또는 간판(sign)들, 프로젝터들, 건축(architectural) 구조들, 마이크로파들, 냉장고들, 스테레오 시스템들, 카세트 레코더들 또는 플레이어들, DVD 플레이어들, CD 플레이어들, VCR들, 라디오들, 휴대용 메모리 칩들, 세척기들, 건조기들, 세척기/건조기들, 주차요금 징수기(parking meter)들, (예컨대, 마이크로전기기계 시스템(MEMS) 애플리케이션들 뿐만아니라 비-EMS 애플리케이션들을 포함하는 전기기계 시스템(EMS) 애플리케이션들의) 패키징, 심미적 구조들(예컨대, 보석류 또는 의류에 대한 이미지들의 디스플레이) 및 다양한 EMS 디바이스들과 같은 (그러나, 이들에 제한되지 않음) 다양한 전자 디바이스들 내에 포함되거나 또는 이들과 연관될 수 있다는 점이 참작된다. 본원의 교시들은 또한 전자 스위칭 디바이스들, 라디오 주파수 필터들, 센서들, 가속계들, 자이로스코프들, 모션-감지 디바이스들, 자력계들, 가전제품들에 대한 관성 컴포넌트들, 가전제품들의 부품들, 버랙터들, 액정 디바이스들, 전기영동 디바이스들, 구동 방식들, 제조 프로세스들 및 전자 시험 장비와 같은 (그러나, 이들에 제한되지 않음) 비-디스플레이 애플리케이션들에서 사용될 수 있다. 따라서, 교시들은 도면들에 단독으로 도시된 구현들로 제한되는 것으로 의도되지 않고 대신, 당업자에게 쉽게 명백한 바와 같은 넓은 응용가능성을 가진다.
[0025] 듀얼 액추에이터 광 변조기를 구동시키기 위한 픽셀 회로는 작동 회로에 커플링된 데이터 로딩 회로를 포함할 수 있다. 데이터 로딩 회로는 광 변조기와 연관된 픽셀에 대해 제어기로부터 수신된 데이터를 저장하기 위하여 활용된다. 작동 회로는 데이터 로딩 회로에 의해 저장된 데이터에 기초하여, 듀얼 액추에이터 광 변조기의 제 1 액추에이터 및 제 2 액추에이터를 제어하기 위하여 활용된다. 작동 회로는 제 1 액추에이터에 공급되는 전압을 제어하기 위한 제 1 출력 노드 및 제 2 액추에이터에 공급되는 전압을 제어하기 위한 제 2 출력 노드를 포함한다.
[0026] 일부 구현들에서, 픽셀 회로는 제 1 출력 노드 및 제 2 출력 노드에서 각각 전압 안정화를 제공하기 위하여, 제 1 출력 노드 및 제 2 출력 노드에서 각각 제 1 안정화 커패시터 및 제 2 안정화 커패시터를 일체화하여 통합할 수 있다. 일부 구현들에서, 픽셀 회로는 제 1 및 제 2 액추에이터에 공급되는 전압들을 등화(equalize)시키기 위하여 제 1 출력 노드와 제 2 출력 노드사이에 커플링되는 등화 스위치를 통합한다.
[0027] 본 개시내용에서 설명된 요지의 특정 구현들은 이하의 가능한 장점들 중 하나 이상의 장점을 실현하도록 구현될 수 있다. 듀얼 액추에이터 광 변조기를 제어하는 픽셀 회로의 출력 노드들에 등화 커패시터들을 통합시키는 것은 광 변조기의 신뢰성을 증가시킬 수 있다. 픽셀 회로는 또한 픽셀 회로의 출력 노드들 사이에 커플링된 전압 등화 스위치를 통합할 수 있다. 등화 스위치는 픽셀 회로의 출력 노드들 사이의 전압들을 등화시키기 위하여 ON으로 스위칭될 수 있다. 출력 노드들 사이의 전압들을 등화시킴으로써, 커패시터 부트스트랩핑으로 인한, 출력 노드들에서의 바람직하지 않은 전압 변동(voltage swing)들이 완화될 수 있다. 이는 신호 타이밍 요건들을 상당히 완화시키고 픽셀 회로의 동작 복잡성을 감소시킨다.
[0028] 도 1a는 예시적인 직시형 MEMS-기반 디스플레이 장치(100)의 개략도를 도시한다. 디스플레이 장치(100)는 행들 및 열들로 배열되는 복수의 광 변조기들(102a-102d)(일반적으로 "광 변조기들(102)")을 포함한다. 디스플레이 장치(100)에서, 광 변조기들(102a 및 102d)은 광이 통과하도록 하는 개방 상태에 있다. 광 변조기들(102b 및 102c)은 광의 통과를 차단하는 폐쇄상태에 있다. 광 변조기들(102a-102d)의 상태들을 선택적으로 세팅함으로써, 램프 또는 램프들(105)에 의해 조명되는 경우, 백릿(backlit) 디스플레이에 대한 이미지(104)를 형성하는데 디스플레이 장치(100)가 활용될 수 있다. 다른 구현에서, 장치(100)는 장치의 전방으로부터 발생하는 주변 광의 반사에 의해 이미지를 형성할 수 있다. 다른 구현에서, 장치(100)는 디스플레이의 전방에 포지셔닝된 램프 또는 램프들로부터의 광의 반사에 의해, 즉 프런트 라이트(front light)의 사용에 의해 이미지를 형성할 수 있다.
[0029] 일부 구현들에서, 각각의 광 변조기(102)는 이미지(104)의 픽셀(106)에 대응한다. 일부 다른 구현들에서, 디스플레이 장치(100)는 이미지(104)의 픽셀(106)을 형성하기 위해 복수의 광 변조기들을 활용할 수 있다. 예컨대, 디스플레이 장치(100)는 3개의 컬러-특정 광 변조기들(102)을 포함할 수 있다. 특정 픽셀(106)에 대응하는 컬러-특정 광 변조기들(102) 중 하나 이상을 선택적으로 개방함으로써, 디스플레이 장치(100)는 이미지(104)에서 컬러 픽셀(106)을 생성할 수 있다. 다른 예에서, 디스플레이 장치(100)는 이미지(104)의 휘도 레벨을 제공하기 위해 픽셀(106) 당 2개 이상의 광 변조기들(102)을 포함한다. 이미지에 대하여, "픽셀"은 이미지의 해상도에 의해 정의되는 최소 화상 엘리먼트(picture element)에 대응한다. 디스플레이 장치(100)의 구조적 컴포넌트들에 대하여, 용어 "픽셀"은 이미지의 단일 픽셀을 형성하는 광을 변조시키기 위해 활용되는 기계 및 전기 복합 컴포넌트들을 지칭한다.
[0030] 디스플레이 장치(100)는 그것이 프로젝션 애플리케이션들에서 전형적으로 발견되는 이미징 광학계들을 포함하지 않을 수 있다는 점에서 직시형 디스플레이이다. 프로젝션 디스플레이에서, 디스플레이 장치의 표면상에 형성되는 이미지는 스크린상에 또는 벽 상에 투사된다. 디스플레이 장치는 투사된 이미지보다 실질적으로 더 작다. 직시형 디스플레이에서, 사용자는 디스플레이상에서 보여지는 밝기(brightness) 및/또는 콘트라스트(contrast)를 향상시키기 위하여 광 변조기들 및 선택적으로 백라이트 또는 프런트 라이트를 포함하는 디스플레이 장치를 직접 봄으로써 이미지를 본다.
[0031] 직시형 디스플레이들은 투과 모드 또는 반사 모드로 동작할 수 있다. 투과 디스플레이에서, 광 변조기들은 디스플레이 뒤에 포지셔닝되는 램프 또는 램프들로부터 발생하는 광을 필터링하거나 또는 선택적으로 차단한다. 램프들로부터의 광은 각각의 픽셀이 균일하게 조명될 수 있도록 광가이드 또는 "백라이트"에 선택적으로 주입된다. 투과 직시형 디스플레이들은 광 변조기들을 포함하는 하나의 기판이 백라이트의 최상부상에 바로 포지셔닝되는 샌드위치 어셈블리 어레인지먼트를 가능하게 하기 위해 투명 또는 유리 기판들상에 종종 구축된다.
[0032] 각각의 광 변조기(102)는 셔터(108) 및 어퍼처(aperture)(109)를 포함할 수 있다. 이미지(104)의 픽셀(106)을 조명하기 위해, 셔터(108)는 광이 뷰어를 향해 어퍼처(109)를 통과하도록 포지셔닝된다. 픽셀(106)을 미조명 상태(unlit)로 유지하기 위해, 셔터(108)는 어퍼처(109)를 통한 광의 통과를 차단하도록 포지셔닝된다. 어퍼처(109)는 각각의 광 변조기(102)의 반사 또는 광-흡수 물질을 통해 패터닝되는 개구부에 의해 정의된다.
[0033] 디스플레이 장치는 또한 셔터들의 이동을 제어하기 위해 기판 및 광 변조기들에 연결되는 제어 매트릭스를 포함한다. 제어 매트릭스는 픽셀들의 행 당 적어도 하나의 기록-인에이블 인터커넥트(110)(또한 "스캔-라인 인터커넥트"라 지칭됨), 픽셀들의 각각의 열에 대한 하나의 데이터 인터커넥트(112), 및 모든 픽셀들에 또는 적어도 디스플레이 장치(100)의 다수의 열들 및 다수의 행들 모두로부터의 픽셀들에 공통 전압을 제공하는 하나의 공통 인터커넥트(114)를 포함하는, 일련의 전기적 인터커넥트들(예컨대, 인터커넥트들(110, 112 및 114))을 포함한다. 적절한 전압("기록-인에이블 전압, Vwe")의 인가에 응답하여, 픽셀들의 정해진 행에 대한 기록-인에이블 인터커넥트(110)는 새로운 셔터 이동 명령들을 받아들이도록 행의 픽셀들을 준비시킨다. 데이터 인터커넥트들(112)은 데이터 전압 펄스들의 형태로 새로운 이동 명령들을 통신한다. 일부 구현들에서, 데이터 인터커넥트들(112)에 인가되는 데이터 전압 펄스들은 셔터들의 정전기 이동에 직접적으로 기여한다. 일부 다른 구현들에서, 데이터 전압 펄스들은, 통상적으로 데이터 전압들보다 크기가 더 큰 개별 작동 전압들의 광 변조기들(102)로의 인가를 제어하는 스위치들, 예컨대 트랜지스터들 또는 다른 비-선형 회로 엘리먼트들을 제어한다. 그 후에, 이들 작동 전압들의 인가는 셔터들(108)에 대한 정전기 구동 이동을 발생시킨다.
[0034] 도 1b는 예시적인 호스트 디바이스(120)(즉, 셀 폰, 스마트 폰, PDA, MP3 플레이어, 태블릿, e-리더, 넷북, 노트북 등)의 블록도를 도시한다. 호스트 디바이스(120)는 디스플레이 장치(128), 호스트 프로세서(122), 환경 센서들(124), 사용자 입력 모듈(126) 및 전원을 포함한다.
[0035] 디스플레이 장치(128)는 복수의 스캔 드라이버들(130)(또한 "기록 인에이블 전압 소스들"로 지칭됨), 복수의 데이터 드라이버들(132)(또한 "데이터 전압 소스들"로 지칭됨), 제어기(134), 공통 드라이버들(138), 램프들(140-146), 램프 드라이버들(148) 및 도 1a에 도시된 광 변조기들(102)과 같은 디스플레이 엘리먼트들의 어레이(150)를 포함한다. 스캔 드라이버들(130)은 스캔-라인 인터커넥트들(110)에 기록 인에이블 전압들을 인가한다. 데이터 드라이버들(132)은 데이터 인터커넥트들(112)에 데이터 전압들을 인가한다.
[0036] 디스플레이 장치의 일부 구현들에서, 데이터 드라이버들(132)은 특히 이미지(104)의 휘도 레벨이 아날로그 방식으로 유도되어야 하는 경우에, 디스플레이 엘리먼트들의 어레이(150)에 아날로그 데이터 전압들을 제공하도록 구성된다. 아날로그 동작에서, 광 변조기들(102)은 다양한 중간 전압들이 데이터 인터커넥트들(112)을 통해 인가될 때, 셔터들(108)에서 다양한 중간 개방 상태들이 발생하고 이에 따라 이미지(104)에서 다양한 중간 조명 상태들 또는 휘도 레벨들이 발생하도록 설계된다. 다른 경우들에서, 데이터 드라이버들(132)은 데이터 인터커넥트들(112)에 2개, 3개 또는 4개의 디지털 전압 레벨들의 감소된 세트만을 인가하도록 구성된다. 이들 전압 레벨들은 디지털 방식으로, 셔터들(108) 각각에 개방 상태, 폐쇄 상태 또는 다른 개별 상태를 세팅하도록 설계된다.
[0037] 스캔 드라이버들(130) 및 데이터 드라이버들(132)은 디지털 제어기 회로(134)(또한 "제어기(134)"로 지칭됨)에 연결된다. 제어기는 행들 및 이미지 프레임들에 의해 그룹핑된 미리 결정된 시퀀스들로 편성되는 데이터를 주로 직렬 방식으로 데이터 드라이버들(132)에 송신한다. 데이터 드라이버들(132)은 직렬-대-병렬(series to parallel) 데이터 컨버터들, 레벨 시프팅 및 일부 애플리케이션들에 대해서는 디지털-대-아날로그 전압 컨버터들을 포함할 수 있다.
[0038] 디스플레이 장치는, 공통 전압 소스들로 또한 지칭되는 공통 드라이버들(138)의 세트를 선택적으로 포함한다. 일부 구현들에서, 공통 드라이버들(138)은 예컨대, 일련의 공통 인터커넥트들(114)에 전압을 인가함으로써, 디스플레이 엘리먼트들의 어레이(150)내의 모든 디스플레이 엘리먼트들에 DC 공통 전위(potential)를 제공한다. 일부 다른 구현들에서, 제어기(134)로부터의 커맨드들에 따라, 공통 드라이버들(138)은 예컨대 어레이(150)의 다수의 행들 및 열들의 모든 디스플레이 엘리먼트들의 동시적 작동을 구동 및/또는 개시시킬 수 있는 글로벌 구동 펄스들인, 전압 펄스들 또는 신호들을 디스플레이 엘리먼트들의 어레이(150)에 발행(issue)한다.
[0039] 상이한 디스플레이 기능들을 위한 드라이버들(예컨대, 스캔 드라이버들(130), 데이터 드라이버들(132) 및 공통 드라이버들(138)) 모두는 제어기(134)에 의해 시간-동기화된다. 제어기로부터의 타이밍 커맨드들은 램프 드라이버들(148)을 통한 적색, 녹색 및 청색과 백색 램프들(각각, 140, 142, 144 및 146)의 조명, 디스플레이 엘리먼트들의 어레이(150) 내의 특정 행들의 기록-인에이블 및 시퀀싱, 데이터 드라이버들(132)로부터의 전압들의 출력, 및 디스플레이 엘리먼트 작동을 위해 제공하는 전압들의 출력을 조정한다. 일부 구현들에서, 램프들은 발광 다이오드(LED)들이다.
[0040] 제어기(134)는 시퀀싱 또는 어드레싱 방식을 결정하는데, 이 시퀀싱 또는 어드레싱 방식에 의해, 셔터들(108) 각각은 새로운 이미지(104)에 적절한 조명 레벨들로 재-세팅될 수 있다. 새로운 이미지들(104)은 주기적 간격들로 세팅될 수 있다. 예컨대, 비디오 디스플레이들에 대해, 비디오의 프레임들 또는 컬러 이미지들(104)은 10 내지 300 헤르츠(Hz) 범위의 주파수들로 리프레시된다(refreshed). 일부 구현들에서, 어레이(150)에 이미지 프레임의 세팅은, 교번하는 이미지 프레임들이 교번하는 일련의 컬러들, 예컨대 적색, 녹색 및 청색으로 조명되도록, 램프들(140, 142, 144 및 146)의 조명과 동기화된다. 각각의 개별 컬러에 대한 이미지 프레임들은 컬러 서브프레임으로 지칭된다. 필드 순차 컬러 방법으로서 지칭되는 이 방법에서, 컬러 서브프레임들이 20 Hz를 초과한 주파수들에서 교번되는 경우에, 인간의 뇌는 이미지가 광범위하고 연속적인 범위의 컬러들을 갖는다는 인식으로, 교번하는 프레임 이미지들을 평균화할 것이다. 대안적인 구현들에서, 원색들을 사용하는 4개 또는 그 초과의 램프들은, 적색, 녹색 및 청색 이외의 원색들을 사용하는 디스플레이 장치(100)에서 사용될 수 있다.
[0041] 디스플레이 장치(100)가 셔터들(108)을 개방 상태와 폐쇄 상태 사이에서 디지털 스위칭하도록 설계되는 일부 구현들에서, 제어기(134)는 이전에 설명된 바와 같이, 시분할 그레이 스케일의 방법에 의해 이미지를 형성한다. 일부 다른 구현들에서, 디스플레이 장치(100)는 픽셀 당 다수의 셔터들(108)의 사용을 통해 그레이 스케일을 제공할 수 있다.
[0042] 일부 구현들에서, 이미지 상태(104)에 대한 데이터는 또한 스캔 라인들로 지칭되는 개별 행들의 순차적인 어드레싱에 의해 제어기(134)에 의해 디스플레이 엘리먼트 어레이(150)에 로딩된다. 시퀀스의 각각의 행 또는 스캔 라인에 대해, 스캔 드라이버(130)는 어레이(150)의 해당 행에 대한 기록 인에이블 인터커넥트(110)에 기록-인에이블 전압을 인가하고, 후속하여 데이터 드라이버(132)는 선택된 행의 각각의 열에 대해, 원하는 셔터 상태들에 대응하는 데이터 전압들을 공급한다. 이 프로세스는 데이터가 어레이(150)의 모든 행들에 대해 로딩될 때까지 반복된다. 일부 구현들에서, 데이터 로딩을 위해 선택된 행들의 시퀀스는 선형적이어서, 어레이(150)의 최상부로부터 최하부로 진행한다. 일부 다른 구현들에서, 선택된 행들의 시퀀스는 시각적 아티팩트(visual artifact)들을 최소화하기 위해 의사-랜덤화된다. 그리고, 일부 다른 구현들에서, 시퀀싱은 블록들로 편성되며, 여기서 블록에 대해, 예컨대 시퀀스에서 어레이(150)의 매 5 번째 행만을 어드레싱함으로써, 이미지 상태(104)의 단지 특정한 일부분(certain fraction)에 대한 데이터가 어레이(150)로 로딩된다.
[0043] 대안적인 구현들에서, 디스플레이 엘리먼트들의 어레이(150) 및 디스플레이 엘리먼트들을 제어하는 제어 매트릭스는 직사각형 행들 및 열들 이외의 구성들로 배열될 수 있다. 예컨대, 디스플레이 엘리먼트들은 6각형 어레이들 또는 곡선형 행들 및 열들로 배열될 수 있다. 일반적으로, 본원에 사용되는 용어 스캔-라인은 기록-인에이블 인터커넥트를 공유하는 임의의 복수의 디스플레이 엘리먼트들을 지칭할 것이다.
[0044] 호스트 프로세서(122)는 일반적으로 호스트의 동작들을 제어한다. 예컨대, 호스트 프로세서(122)는 휴대용 전자 디바이스를 제어하기 위한 범용 또는 특수 목적 프로세서일 수 있다. 호스트 디바이스(120) 내에 포함된 디스플레이 장치(128)에 관하여, 호스트 프로세서(122)는 이미지 데이터 뿐만 아니라 호스트에 대한 추가 데이터를 출력한다. 이러한 정보는 주변 광 또는 온도와 같은, 환경 센서들로부터의 데이터; 예컨대, 호스트의 전원에 남아있는 전력량 또는 호스트의 동작 모드를 비롯한, 호스트에 관한 정보; 이미지 데이터의 콘텐츠에 관한 정보; 이미지 데이터의 타입에 대한 정보; 및/또는 이미징 모드를 선택하는데 사용하기 위한 디스플레이 장치에 대한 명령들을 포함할 수 있다.
[0045] 사용자 입력 모듈(126)은 사용자의 개인 선호도들을 직접적으로 또는 호스트 프로세서(122)를 통해 제어기(134)에 전달한다. 일부 구현들에서, 사용자 입력 모듈(126)은, "더 짙은 컬러", "더 양호한 콘트라스트", "더 낮은 전력", "증가된 밝기", "스포츠", "라이브 액션" 또는 "애니메이션"과 같은 개인적 선호도들을 사용자가 프로그램하는 소프트웨어에 의해 제어된다. 일부 다른 구현들에서, 이들 선호도들은 스위치 또는 다이얼과 같은 하드웨어를 이용하여 호스트에 입력된다. 제어기(134)에 대한 복수의 데이터 입력들은 최적의 이미징 특성들에 대응하는 다양한 드라이버들(130, 132, 138 및 148)에 데이터를 제공할 것을 제어기에 지시한다.
[0046] 환경 센서 모듈(124)은 또한 호스트 디바이스(120)의 일부로서 포함될 수 있다. 환경 센서 모듈(124)은 온도 및/또는 주변 조명(lighting) 조건들과 같은 주변 환경에 대한 데이터를 수신한다. 센서 모듈(124)은 디바이스가 실내 또는 사무실 환경에서 동작하고 있는지 그리고 밝은 대낮의 실외 환경에서 동작하고 있는지 그리고 야간의 실외 환경에서 동작하고 있는지를 구별하도록 프로그래밍될 수 있다. 센서 모듈(124)은 이 정보를 디스플레이 제어기(134)에 통신하여, 제어기(134)는 주변 환경에 응답하여 보는 조건들을 최적화할 수 있다.
[0047] 도 2a 및 도 2b는 예시적인 셔터 기반 광 변조기(400)의 도면들을 도시한다. 광 변조기(또한, "듀얼 액추에이터 셔터 어셈블리"로 지칭됨)(400)는 셔터를 작동시키기 위한 듀얼 액추에이터들을 포함할 수 있다. 듀얼 액추에이터 셔터 어셈블리(400)는 광 변조기(102)로서 도 1a의 직시형 MEMS-기반 디스플레이 장치(100)내에 통합하기에 적합할 수 있다. 도 2a에 도시된 듀얼 액추에이터 셔터 어셈블리(400)는 개방 상태에 있다. 도 2b는 폐쇄 상태의 듀얼 액추에이터 셔터 어셈블리(400)를 도시한다. 셔터 어셈블리(400)는 셔터(406)의 양쪽에서 액추에이터들(402 및 404)을 포함한다. 각각의 액추에이터(402 및 404)는 독립적으로 제어된다. 제 1 액추에이터, 즉 셔터-개방 액추에이터(402)는 셔터(406)를 개방하는 역할을 한다. 제 2 대향 액추에이터, 즉 셔터-폐쇄 액추에이터(404)는 셔터(406)를 폐쇄하는 역할을 한다. 액추에이터들(402 및 404)의 양자 모두는 컴플라이언트 빔 전극 액추에이터들이다. 액추에이터들(402 및 404)은 어퍼처층(407)(이 어퍼처층(407) 위에 셔터가 부유됨)에 실질적으로 평행한 평면에서 셔터(406)를 구동함으로써 셔터(406)를 개폐한다. 셔터(406)는 액추에이터들(402 및 404)에 부착되는 앵커들(408)에 의해 어퍼처층(407) 위에서 짧은 거리를 두고 부유된다. 셔터(406)의 이동축을 따라 셔터(406)의 양쪽 단부들에 지지부들을 부착하면, 셔터(406)의 평면 외 이동을 감소시키며 실질적으로 기판에 평행한 평면으로 이동을 제한시킨다. 이하에서 설명되는 바와같이, 셔터 어셈블리(400)와 함께 다양한 상이한 제어 매트릭스들이 사용될 수 있다.
[0048] 셔터(406)는 광이 통과할 수 있는 2개의 셔터 어퍼처들(412)을 포함한다. 어퍼처층(407)은 3개의 어퍼처들(409)의 세트를 포함한다. 도 2a에서, 셔터 어셈블리(400)가 개방 상태에 있으며, 따라서 셔터-개방 액추에이터(402)가 작동되었으며, 셔터-폐쇄 액추에이터(404)가 자신의 릴렉스 포지션(relaxed position)에 있으며, 셔터 어퍼처들(412)의 중심라인들은 어퍼처층 어퍼처들(409) 중 2개의 어퍼처들의 중심라인들과 일치한다. 도 2b에서, 셔터 어셈블리(400)가 폐쇄 상태로 이동되었고, 따라서 셔터-개방 액추에이터(402)는 자신의 릴렉스된 포지션에 있으며, 셔터-폐쇄 액추에이터(404)는 작동되었으며, 셔터(406)의 광 차단 부분들은 이제 (점선들로 도시되는) 어퍼처들(409)을 통한 광의 투과를 차단하는 포지션에 있게 된다.
[0049] 각각의 어퍼처는 자신의 주변부에서 적어도 하나의 에지를 갖는다. 예컨대, 직사각형 어퍼처들(409)은 4개의 에지들을 갖는다. 원형, 타원형, 계란형 또는 다른 만곡형 어퍼처들이 어퍼처층(407)에 형성되는 대안적인 구현들에서, 각각의 어퍼처는 단지 단일 에지만을 가질 수 있다. 일부 다른 구현들에서, 어퍼처들은 수학적인 의미에서 나뉘거나 또는 분리될 필요는 없지만, 대신에 연결될 수 있다. 다시 말해서, 어퍼처의 일부들 또는 성형된 섹션들이 각각의 셔터에 대해 대응성을 유지할 수 있는 한편, 이들 섹션들 중 여러 섹션들은 어퍼처의 단일 연속 둘레가 다수의 셔터들에 의해 공유되도록 연결될 수 있다.
[0050] 다양한 출구 각도들을 갖는 광이 개방 상태의 어퍼처들(412 및 409)을 통과하도록 하기 위해서, 어퍼처층(407)의 어퍼처들(409)의 폭 또는 크기보다 더 큰 셔터 어퍼처들(412)에 대한 대응 폭 또는 크기를 제공하는 것이 유리하다. 광이 폐쇄 상태에서 빠져나가는 것을 효과적으로 차단하기 위해 셔터(406)의 광 차단 부분들이 어퍼처들(409)과 오버랩(overlap)하는 것이 바람직하다. 도 2b는 셔터(406)의 광 차단 부분들의 에지와 어퍼처층(407)에 형성되는 어퍼처(409)의 하나의 에지 사이의 미리 정의된 오버랩(416)을 도시한다.
[0051] 정전 액추에이터들(402 및 404)은 그들의 전압-변위(voltage-displacement) 동작이 셔터 어셈블리(400)에 쌍안정 특성을 제공하도록 설계된다. 셔터-개방 및 셔터-폐쇄 액추에이터들의 각각에 대해 작동 전압 미만의 다양한 전압들이 존재하며, 이들 전압들은 (셔터가 개방되거나 폐쇄된 채로) 액추에이터가 폐쇄 상태에 있는 동안 인가되는 경우에, 심지어 작동 전압이 대향 액추에이터에 인가된 후에도, 액추에이터를 폐쇄 상태로 그리고 셔터를 제위치에 홀딩할 것이다. 이러한 대항력에 대해 셔터의 포지션을 유지하기 위해 필요한 최소 전압은 유지 전압 Vm으로 지칭된다.
[0052] 일반적으로, 정전 액추에이터들, 예컨대 액추에이터들(402 및 404)의 전기적 쌍안정(electrical bi-stability)은 액추에이터에 걸친 정전기력이 전압 뿐만아니라 포지션의 강한 함수(strong function)이라는 사실로부터 발생한다. 광 변조기들(400 및 450)에서 액추에이터들의 빔들은 커패시터 플레이트들로서 작용한다. 커패시터 플레이트들 사이의 힘은 1/d2에 비례하며, 여기서 d는 커패시터 플레이트들 사이의 국부 분리 거리이다. 액추에이터가 폐쇄 상태에 있을 때, 액추에이터 빔들 사이의 국부 분리는 매우 짧다. 따라서, 작은 전압의 인가로도 폐쇄 상태의 액추에이터의 액추에이터 빔들 사이에 비교적 강한 힘을 초래할 수 있다. 결과적으로, Vm과 같은 비교적 작은 전압은 다른 엘리먼트들이 액추에이터에 대해 대항력을 가할지라도, 액추에이터를 폐쇄 상태로 유지할 수 있다.
[0053] 400 및 450과 같은 듀얼-액추에이터 광 변조기들에서, 광 변조기의 평형 포지션은 액추에이터들 각각에 걸친 전압차들의 결합 효과에 의해 결정될 것이다. 다시 말해서, 3개의 단자(terminal)들, 즉 셔터 개방 구동 빔, 셔터 폐쇄 구동 빔 및 로드 빔들의 전위들 뿐만아니라 변조기 포지션이 변조기에 대한 평형 힘들을 결정하기 위하여 고려된다.
[0054] 전기적 쌍-안정 시스템의 경우에, 논리 규칙들의 세트가 안정 상태들을 기술할 수 있으며, 주어진 광 변조기에 대한 신뢰성 있는 어드레싱 또는 디지털 제어 방식들을 개발하기 위하여 사용될 수 있다. 셔터-기반 광 변조기(400)를 예로서 참조하면, 이들 논리 규칙들은 다음과 같다.
[0055] 셔터 또는 로드 빔에 대한 전위를 Vs로 놓는다. 셔터-개방 구동 빔에 대한 전위를 Vo로 놓는다. 셔터-폐쇄 구동 빔에 대한 전위를 Vc로 놓는다. 표현 |Vo-Vs|이 셔터와 셔터-개방 구동 빔 사이의 전압차의 절대 값을 의미하게 한다. 유지 전압을 Vm으로 놓는다. 작동 임계 전압, 즉 대향 구동 빔에 Vm을 인가하지 않은 경우 액추에이터를 작동시키는 전압을 Vat으로 놓는다. Vo 및 Vc에 대한 최대 허용가능 전위를 Vmax으로 놓는다. Vm < Vat<Vmax로 놓는다. 이후, Vo 및 Vc이 Vmax 미만으로 유지된다고 가정하면:
만일 |Vo-Vs| < Vm 및 |Vc-Vs| < Vm 이면, (규칙 1)
셔터는 자신의 기계적 스프링의 평형 포지션으로 릴렉스할 것이다.
만일 |Vo-Vs| > Vm 및 |Vc-Vs| > Vm 이면, (규칙 2)
셔터는 이동하지 않을 것인데, 즉 셔터는, 포지션이 마지막 작동 이벤트에 의해 설정되었을지라도, 개방 상태 또는 폐쇄 상태로 유지될 것이다.
만일 |Vo-Vs| > Vat 및 |Vc-Vs| < Vm 이면, (규칙 3)
셔터는 개방 포지션으로 이동할 것이다.
만일 |Vo-Vs| < Vm 및 |Vc-Vs| > Vat 이면, (규칙 4)
셔터는 폐쇄 포지션으로 이동할 것이다.
[0056] 규칙 1 이후에, 각각의 액추에이터에 대한 전압차들이 거의 0인 경우에, 셔터는 릴렉스할 것이다. 많은 셔터 어셈블리들에서, 기계적으로 릴렉스된 포지션은 단지 부분적으로 개방되거나 또는 폐쇄되며, 따라서 이러한 전압 조건은 보통 어드레싱 방식에서 회피된다.
[0057] 규칙 2의 조건은 글로벌 작동 기능을 어드레싱 방식에 포함시키는 것을 가능하게 만든다. 적어도 유지 전압 Vm인 빔 전압차들을 제공하는 셔터 전압을 유지함으로써, 셔터 개방 및 셔터 폐쇄 전위들의 절대값들은 (전압차들이 Vat을 초과하는 경우에 조차) 의도치 않은 셔터 움직임의 위험성 없이 넓은 전압 범위들에 걸쳐 어드레싱 시퀀스의 중앙에서 변경 또는 전환될 수 있다.
[0058] 규칙들 3 및 4의 조건들은 셔터의 쌍-안정 작동을 보장하기 위하여 어드레싱 시퀀스 동안 일반적으로 목표가 되는 조건들이다.
[0059] 유지 전압차 Vm는 작동 임계 전압 Vat의 특정 부분으로서 설계 또는 표현될 수 있다. 충분한 정도의 쌍-안정을 위해 설계된 시스템들의 경우에, 유지 전압은 Vat의 약 20% 내지 약 80%의 범위내에 존재할 수 있다. 이는 시스템에서의 전하 누설 또는 기생 전압 변동들이 시스템의 유지 범위 밖에서 설정 홀딩 전압의 편차, 즉 셔터의 의도치 않은 작동을 유발할 수 있는 편차를 유발하지 않도록 보장하는 것을 돕는다. 일부 시스템들에서는 Vm이 Vat의 약 2% 및 98%의 범위에 걸쳐 존재하는 경우에 특별한 정도의 쌍-안정 또는 히스테리시스(hysteresis)가 제공될 수 있다. 그러나, 이들 시스템들에서, V<Vm의 전극 전압 조건이 이용가능한 어드레싱 및 작동 시간내에서 신뢰성 있게 획득될 수 있도록 보장하는 것이 고려되어야 한다.
[0060] 일부 구현들에서, 각각의 광 변조기의 제 1 및 제 2 액추에이터들은 광 변조기의 제 1 및 제 2 상태들이, 광 변조기가 취할 수 있는 단지 2가지 안정한 상태들이 되도록 보장하기 위하여 래치 또는 구동 회로에 커플링된다.
[0061] 도 3은 광 변조기(502)를 제어하기 위하여 구현될 수 있는 예시적인 픽셀 회로(500)를 도시한다. 특히, 픽셀 회로(500)는 도 2a 및 도 2b에 도시된 광 변조기(400)와 같은 듀얼 액추에이터 광 변조기들을 제어하기 위하여 사용될 수 있다. 픽셀 회로(500)는 광 변조기(502)와 유사한 광 변조기들을 통합한 픽셀들의 어레이를 제어하는 제어 매트릭스의 부분일 수 있다.
[0062] 픽셀 회로(500)는 작동 회로(506)에 커플링된 데이터 로딩 회로(504)를 포함한다. 데이터 로딩 회로(504)는 픽셀과 연관된 데이터를 수신하고 저장하는 반면에, 작동 회로(506)는 데이터 로딩 회로(504)에 의해 저장된 데이터에 기초하여 광 변조기(502)를 작동시킨다. 도 3에 도시된 구현과 같은 일부 구현들에서, 픽셀 회로(500)의 다양한 컴포넌트들이 MOSFET들을 사용하여 구현될 수 있다. 당업자에 의해 용이하게 이해될 수 있는 바와같이, MOSFET들은 게이트 단자, 소스 단자 및 드레인 단자를 가진 3 단자 트랜지스터들이다. 게이트 단자는 소스 단자에 대한 게이트 단자에 공급된 전압이 MOFET를 ON 또는 OFF로 스위칭하도록 제어 단자로서 작용할 수 있다. ON 상태에서, MOSFET는 소스 단자로부터 드레인 단자로 전류가 흐르도록 하며, 드레인 단자로부터 소스 단자로도 마찬가지다. OFF 상태에서, MOSFET는 소스로부터 드레인으로의 어떤 전류 흐름이라도 실질적으로 차단하며, 드레인으로부터 소스로도 마찬가지다. 그러나, 픽셀 회로(500)의 구현은 MOSFET들에 제한되지 않으며, 바이폴라 접합 트랜지스터들과 같은 다른 트랜지스터들도 또한 활용될 수 있다. 도 3에 도시된 구현과 같은 일부 구현들에서, 픽셀 회로(500)의 다양한 컴포넌트들은 단지 nMOS 타입 트랜지스터들만을 사용하여 구현될 수 있다. 그러나, 픽셀 회로(500)는 단지 nMOS 타입 트랜지스터들만을 사용하거나 또는 nMOS 타입 트랜지스터 및 pMOS 트랜지스터 둘다를 사용하여 용이하게 구현될 수 있다.
[0063] 앞서 언급된 바와같이, 데이터 로딩 회로(504)는 픽셀과 연관된 데이터를 로드(load)하기 위하여 사용된다. 특히, 데이터 로딩 회로(504)는 동일한 열의 모든 픽셀들에 공통인 데이터 인터커넥트(DI: data interconnect)(505)에 커플링된다. 데이터 인터커넥트(505)는 픽셀에 로드될 데이터에 대응하는 전압으로 에너지가 공급된다. 일부 구현들에서, 1의 데이터 값에 대응하는 전압은 0의 데이터 값에 대응하는 전압보다 높을 수 있다. 데이터 로딩 회로(504)는 또한 픽셀과 동일한 행에 있는 모든 픽셀들에 공통인 기록 인에이블링 인터커넥트(WEI: write enabling interconnect)(507)에 커플링된다. 기록 인에이블링 인터커넥트(507)가 기록 인에이블링 전압으로 에너지가 공급될 때, 데이터 로딩 회로(504)는 데이터 인터커넥트(505)상에 제공된 데이터를 로드한다.
[0064] 데이터 로딩 기능을 달성하기 위하여, 데이터 로딩 회로(504)는 기록 인에이블 트랜지스터(Mwe)(508) 및 데이터 저장 커패시터(Cdata)(510)를 포함한다. 기록 인에이블링 트랜지스터(508)는 제어가능 트랜지스터 스위치일 수 있으며, 이의 동작은 기록 인에이블링 인터커넥트(507)상의 기록 인에이블링 전압에 의해 제어될 수 있다. 기록 인에이블 트랜지스터(508)의 게이트 단자는 기록 인에이블링 인터커넥트(507)에 커플링될 수 있다. 기록 인에이블 트랜지스터(508)의 드레인 또는 소스 단자들 중 하나는 데이터 인터커넥트(505)에 커플링될 수 있는 반면에, 소스 또는 드레인 단자의 다른 하나는 데이터 저장 커패시터(510)에 커플링될 수 있다. 데이터 저장 커패시터(510)는 데이터 인터커넥트(505)에 의해 제공되는 데이터를 나타내는 전압을 저장하기 위하여 사용될 수 있다. 데이터 저장 커패시터(510)의 하나의 단자는 기록 인에이블 트랜지스터(508)에 커플링되는 반면에, 데이터 저장 커패시터(510)의 다른 단자는 공통 인터커넥트(COM)(509)에 커플링된다. 공통 인터커넥트는 디스플레이 장치의 모든 픽셀들에 공통 기준 또는 접지 전압을 제공한다.
[0065] 앞서 언급한 바와같이, 데이터 로딩 회로(504)는 작동 회로(506)에 커플링된다. 특히, 데이터 저장 커패시터(510)는 제 1 작동 서브-회로(512)에 커플링된다. 작동 회로(506)는 또한 제 1 작동 서브-회로(512)에 교차-커플링된 제 2 작동 서브-회로(514)를 포함한다. 제 1 작동 서브-회로(512)는 광 변조기(502)의 제 1 액추에이터(516)에 공급된 제 1 출력 전압을 관리한다. 제 1 작동 서브-회로(512)는 제 1 출력 노드(Out1)(520)를 통해 제 1 액추에이터(516)에 커플링된다. 제 2 작동 서브-회로(514)는 광 변조기(502)의 제 2 액추에이터(522)에 공급된 제 2 출력 전압을 관리한다. 제 2 작동 서브-회로(514)는 제 2 출력 노드(Out2)(524)를 통해 제 2 액추에이터(522)에 커플링된다. 광 변조기는 또한 디스플레이 장치의 모든 셔터들에 공통인 셔터 인터커넥트(SH)(525)에 통상적으로 연결되는 셔터 단자(523)를 포함한다. 도 2a 및 도 2b의 셔터 어셈블리(400)와 관련하여 앞서 논의된 셔터 전압 Vs와 유사한 셔터 전압은 광 변조기(502)의 셔터 단자(523)에 제공될 수 있다.
[0066] 제 1 작동 서브-회로(512)는 제 1 출력 노드(520)를 통해 제 1 액추에이터(516)에 커플링된 제 1 안정화 커패시터(Cs1)(532)를 포함한다. 제 1 안정화 커패시터(532)에 걸친 전압은 제 1 액추에이터(516)에서 요구되는 전압에 따라 제어된다(이 전압은 데이터 인터커넥트(505)에 의해 제공된 데이터에 기초함). 제 1 안정화 커패시터(532)상의 전압은 제 1 작동 서브-회로(512)의 충전 및 방전 엘리먼트들에 의해 제어된다. 특히, 제 1 안정화 커패시터(532)는 충전 엘리먼트들을 통해 충전되며, 이후 방전 엘리먼트들을 통해 선택적으로 방전된다. 이를 위하여, 제 1 작동 서브-회로(512)는 충전 엘리먼트로서 제 1 충전 트랜지스터(Mc1)(530)를 포함하며, 방전 엘리먼트들로서 제 1 방전 트랜지스터(Md1)(526) 및 제 2 방전 트랜지스터(Md2)(528)를 포함한다. 제 1 작동 서브-회로(512)에 커플링된 제 1 작동 인터커넥트(AC1)(534)는 제 1 안정화 커패시터(532)를 충전 및 방전시키기 위한 소스 및 싱크로서 역할을 한다.
[0067] 제 1 작동 인터커넥트(534)는 다이오드 연결된 구성을 가진 제 1 충전 트랜지스터(530)를 통해 제 1 안정화 커패시터(532)에 커플링된다. 특히, 제 1 작동 인터커넥트(534)는 제 1 충전 트랜지스터(530)의 게이트 단자 및 드레인 단자 모두에 커플링된다. 제 1 안정화 커패시터(532)의 다른 단자는 공통 인터커넥트(509)에 커플링된다. 이하에서 논의되는 바와같이, 제 1 안정화 커패시터(532)는 다이오드 연결된 제 1 충전 트랜지스터(530)를 통해 제 1 작동 인터커넥트(534)에 공급되고 있는 전압에 의해 충전된다.
[0068] 제 1 안정화 커패시터(532)로부터 제 1 작동 인터커넥트(534)로의 방전 경로는 제 1 방전 트랜지스터(Md1)(526) 및 제 2 방전 트랜지스터(Md2)(528)를 포함한다. 특히, 제 1 안정화 커패시터(532)는 제 1 출력 노드(520)에서 제 2 방전 트랜지스터(528)의 드레인 단자에 커플링된다. 제 2 방전 트랜지스터(528)의 소스 단자는 제 1 방전 트랜지스터(526)의 드레인 단자에 커플링된다. 마지막으로, 방전 경로는 제 1 작동 인터커넥트(534)에 커플링되고 있는 제 1 방전 트랜지스터의 소스 단자에 의해 완성된다.
[0069] 제 2 작동 서브-회로(514)는 제 2 출력 노드(524)에서 제 2 액추에이터(522)에 커플링된 제 2 안정화 커패시터(Cs2)(540)를 포함한다. 제 2 작동 서브-회로(514)는 제 2 안정화 커패시터(540)의 전압을 제어함으로써 제 2 액추에이터(522)에 제공된 전압을 제어한다. 제 1 작동 서브-회로(512)와 유사하게, 제 2 작동 서브-회로(514)는 또한 제 2 안정화 커패시터(540)를 충전 및 방전시키기 위한 충전 엘리먼트들 및 방전 엘리먼트들을 포함한다. 특히, 제 2 작동 서브-회로(514)는 충전 엘리먼트로서 제 1 충전 트랜지스터(Mc2)(536)를 포함하고 방전 엘리먼트로서 제 3 방전 트랜지스터(Md3)(538)를 포함한다. 제 2 작동 인터커넥트(AC2)(542)는 제 2 안정화 커패시터(540)를 충전 및 방전시키기 위한 소스 및 싱크로서 역할을 한다.
[0070] 도 3에 도시된 바와같이, 제 2 작동 인터커넥트(542)는 다이오드 연결된 구성을 가진 제 2 충전 트랜지스터(536)를 통해 제 2 안정화 커패시터(540)에 커플링된다. 특히, 제 2 작동 인터커넥트(542)는 제 2 충전 트랜지스터(536)의 게이트 단자 및 드레인 단자 모두에 커플링된다. 제 2 충전 트랜지스터(536)의 소스 단자는 제 2 출력 노드(524)에서 제 2 안정화 커패시터(540)에 커플링된다. 이하에서 논의되는 바와같이, 제 2 안정화 커패시터(540)는 다이오드 연결된 제 2 충전 트랜지스터(536)를 통해 제 2 작동 인터커넥트(542)상의 전압에 의해 충전된다.
[0071] 제 2 안정화 커패시터(540)로부터 제 2 작동 인터커넥트(542)로의 방전 경로는 제 3 방전 트랜지스터(538)를 포함한다. 특히, 제 2 안정화 커패시터(540)는 제 2 출력 노드(524)에서 제 3 방전 트랜지스터(538)의 드레인 단자에 커플링되는 반면에, 제 3 방전 트랜지스터의 소스는 제 2 작동 인터커넥트(542)에 커플링된다.
[0072] 앞서 언급한 바와같이, 제 1 작동 서브-회로(512) 및 제 2 작동 서브-회로(514)는 교차-커플링된다. 특히, 제 2 방전 트랜지스터(528)의 게이트 단자는 제 2 출력 노드(524)에 커플링되는 반면에, 제 3 방전 트랜지스터(538)의 게이트 단자는 제 1 방전 트랜지스터(526)의 드레인이 제 2 방전 트랜지스터(528)의 소스에 커플링되는 노드에 커플링된다. 이러한 교차 커플링은 작동 회로(506)로 하여금, 제 1 안정화 커패시터(532)의 제 1 액추에이터(516) 및 제 2 안정화 커패시터(540)의 제 2 액추에이터(522)와 각각 연관된 출력 전압들을 저장하기 위한 래치(latch)로서 작용하도록 한다.
[0073] 일부 구현들에서, 제 1 작동 서브-회로(512) 및 제 2 작동 서브-회로(514)는 또한 등화 트랜지스터(Meq)(544)를 통해 커플링된다. 특히, 등화 트랜지스터(544)는 제 1 작동 서브-회로(512)의 제 1 출력 노드(520)와 제 2 작동 서브-회로(514)의 제 2 출력 노드(524)사이에 연결된다. 등화 트랜지스터(544)의 게이트 단자는 제 1 작동 인터커넥트(534)에 커플링된다. 등화 트랜지스터(544)를 제어함으로써, 제 1 출력 노드(520) 및 제 2 출력 노드(524)의 전압들은 등화될 수 있다.
[0074] 특히, 등화 트랜지스터(544)를 ON으로 스위칭함으로써, 제 1 안정화 커패시터(532)와 제 2 안정화 커패시터(540) 사이에서 전류 흐름이 허용될 수 있다. 따라서, 만일 안정화 커패시터들 중 하나에 걸친 전압이 이전 어드레싱 사이클들 동안 다른 안정화 커패시터들에 걸친 전압보다 더 크게 되면, 등화 트랜지스터(544)의 스위칭 ON은 안정화 커패시터들(532 및 540) 사이에서 전류가 흐르게 할 수 있다. 전류의 흐름은 안정화 커패시터들(532 및 540) 둘다가 실질적으로 동일한 전위에 있을 때까지 계속될 수 있다. 제 1 출력 노드(520) 및 제 2 출력 노드(524)의 전압들이 각각 제 1 안정화 커패시터(532) 및 제 2 안정화 커패시터(540)에 걸친 전압들과 동일하기 때문에, 제 1 출력 노드(520)의 전압들은 또한 제 2 출력 노드(524)의 전압으로 등화된다.
[0075] 도 4는 도 3에 도시된 픽셀 회로(500)에 대한 예시적인 타이밍 다이어그램(600)을 도시한다. 특히, 타이밍 다이어그램(600)은 2개의 어드레싱 사이클들 A1 및 A2에 걸쳐 도 3의 픽셀 회로(500)의 다양한 노드들에서의 전압 레벨들을 도시한다. 전압(Vwe)(602)은 기록 인에이블링 인터커넥트(507)상의 기록 인에이블링 전압을 나타내며, 전압(Vdata)(604)은 데이터 인터커넥트(505)의 데이터 전압을 나타내며, 전압(VAC1)(608)은 제 1 작동 인터커넥트(534)상의 제 1 작동 전압을 나타내며, 전압(VAC2)(610)은 제 2 작동 인터커넥트(542)상의 제 2 작동 전압을 나타내며, 전압(VOut1)(612)은 제 1 출력 노드(520)상의 제 1 출력 전압을 나타내며, 그리고 전압(VOut2)(614)은 제 2 출력 노드(524)상의 제 2 출력 전압을 나타낸다. 도 4에 도시된 각각의 전압은 일반적으로 높은 값과 낮은 값 사이에서 변동한다. 그러나, 어느 한 전압에 대한 높은 값 및 낮은 값은 다른 전압에 대한 높은 값 및 낮은 값과 동일하거나 또는 동일하지 않을 수 있다. 타이밍 다이어그램(600)에서 다양한 전압들에 대한 상승 시간 및 하강 시간은 단지 예시를 위한 것이며, 이들 전압들의 실제 상승 및 하강 시간을 나타내지 않을 수 있다.
[0076] 제 1 어드레싱 사이클 A1은 기록 인에이블링 인터커넥트상의 기록 인에이블링 전압(602)이 높게 전환되는 시간 t0에서 시작한다. 도 3를 참조하면, 기록 인에이블링 인터커넥트(507)는 데이터 로딩 회로(504)의 기록 인에이블링 트랜지스터(508)의 게이트 단자에 커플링된다. 따라서, 기록 인에이블링 전압(602)이 높게 전환될 때, 기록 인에이블링 트랜지스터(508)는 ON으로 스위칭된다. 따라서, 기록 인에이블링 트랜지스터(508)는 데이터 인터커넥트(505)와 데이터 저장 커패시터(510) 사이에서 전류가 흐르도록 할 것이다. 도 4에 도시된 바와같이, 시간 t0에서, 데이터 인터커넥트(505)상의 데이터 전압(602)은 높다. 따라서, 데이터 저장 커패시터(510)는 또한 높은 전압으로 충전될 것이다. 일정 시간 이후에, 기록 인에이블링 전압(602)은 낮게 전환되며, 이는 기록 인에이블링 트랜지스터(508)가 OFF로 스위칭되게 한다. 따라서, 데이터 인터커넥트(505)상의 데이터를 나타내는 전압은 데이터 저장 커패시터(510)에 저장된다. 낮게 전환되는 기록 인에이블링 전압(602)은 픽셀 회로(500)와 연관된 픽셀을 포함하는 행에 대한 데이터가 로드되었음을 표시한다. 이러한 시간 이후에, 데이터 인터커넥트(505)는 디스플레이 장치의 다른 행들의 픽셀들에 데이터를 로딩하기 위하여 사용될 수 있다. 따라서, 픽셀 회로(500)와 연관된 픽셀에 대한 데이터가 로드된 이후에, 픽셀 회로(500)는 데이터 전압(604)에서 크로스 해치드 패턴(cross-hatched pattern)에 의해 표시된 지속 시간 동안 데이터 인터커넥트(505)상의 데이터 전압(604)을 무시할 수 있다.
[0077] 시간 t1에서, 도 3의 픽셀 회로(500)는 사전-충전 페이즈(pre-charge phase)로 진입한다. 사전-충전 페이즈에서, 제 1 작동 전압(608) 및 제 2 작동 전압(610)은 높게 된다. 도 3을 다시 참조하면, 제 1 작동 인터커넥트(534)상의 높은 제 1 작동 전압(608)은 다이오드 연결된 제 1 충전 트랜지스터(530)가 ON으로 스위칭되는 것을 야기한다. 이는 제 1 안정화 커패시터(532)가 높은 전압으로 사전-충전되는 것을 야기한다. 유사하게, 높은 제 2 작동 전압(610)은 제 2 안정화 커패시터(540)가 다이오드 연결된 제 2 충전 트랜지스터(536)를 통해 높은 전압으로 또한 사전-충전되는 것을 야기한다. 따라서, 제 1 출력 노드(520) 및 제 2 출력 노드(524) 각각은 각각 제 1 안정화 커패시터(532) 및 제 2 안정화 커패시터(540)에 대응하는 전압들에 놓인다.
[0078] 도 3 및 도 4를 계속 참조하면, 제 1 작동 인터커넥트(534)상의 높은 전압은 또한 전압 등화 트랜지스터(544)를 ON으로 스위칭한다. 도 3에 도시된 바와같이, 전압 등화 트랜지스터(544)는 제 1 출력 노드(520)와 제 2 출력 노드(524) 사이에 커플링된다. 따라서, 전압 등화 트랜지스터(544)가 ON으로 스위칭될 때, 전압 등화 트랜지스터(544)는 제 1 출력 노드(520)에 커플링된 제 1 안정화 커패시터(532)와 제 2 출력 노드(524)에 커플링된 제 2 안정화 커패시터(540)사이에서 전류가 흐르도록 한다. 제 1 안정화 커패시터(532)와 제 2 안정화 커패시터(540) 사이의 전류 흐름은 이들 2개의 커패시터들상의 전압을 등화시킨다.
[0079] 전압 등화가 없는 경우에 제 2 출력 노드(524)의 전압은 커패시터 부트스트랩핑으로 인해 바람직하지 않게 부스트(boost)될 수 있다는 것에 주목해야 한다. 특히, 제 2 방전 트랜지스터(528)의 게이트 단자와 드레인 단자(즉, 제 1 출력 노드(520)에 커플링된 단자) 사이의 커패시턴스는 제 1 출력 노드(520)와 제 2 출력 노드(524) 사이에 커플링된다. 제 1 출력 노드(520)상의 전압은 제 1 안정화 커패시터(532)가 사전-충전 페이즈 동안 충전될 때 증가한다. 그러나, 제 1 출력 노드(520)의 이러한 전압의 증가는 또한 제 2 방전 트랜지스터(528)의 게이트 단자 및 소스 단자에 의해 형성된 커패시터의 한 단자상의 전압을 증가시킨다. 결과적으로, 커패시터 부트스트랩핑으로 인해, 제 2 출력 노드(524)의 전압이 또한 증가한다. 제 2 출력 노드(524)의 전압의 바람직하지 않은 증가는 사전-충전 페이즈의 지속 시간의 일부분 동안 계속될 수 있다. 그럼에도 불구하고, 제 2 출력 노드(524)에서의 전압의 증가는 광 변조기(502)의 제 2 액추에이터(522)의 신뢰성에 영향을 미칠 수 있다.
[0080] 따라서, 등화 트랜지스터(544)를 통해 제 1 출력 노드(520)와 제 2 출력 노드(524) 사이에 전압 등화를 제공함으로써, 제 1 액추에이터(512) 및 제 2 액추에이터(522)의 전압들은 실질적으로 동일하게 유지되며, 따라서 제 2 액추에이터(522)의 부적절한 동작의 위험성이 감소된다.
[0081] 시간 t2에서, 도 3의 픽셀 회로(500)가 업데이트 페이즈로 진입한다. 업데이트 페이즈에서, 제 1 작동 전압(608)은 낮게 당겨지는 반면에 제 2 작동 전압(610)은 높은 값으로 유지된다. 낮게 전환되는 제 1 작동 전압(608)은 제 1 충전 트랜지스터(530) 및 전압 등화 트랜지스터(544)가 OFF로 스위칭되는 것을 야기하며; 따라서, 제 1 출력 노드(520)와 제 2 출력 노드(524) 사이에서 어느 추가 전압 등화도 방지된다. 낮게 전환되는 제 1 작동 전압(608)은 또한 제 1 방전 트랜지스터(526)가 데이터 저장 커패시터(510)에 저장된 데이터 전압에 의해 제어되도록 하는 것을 야기한다.
[0082] 앞서 논의된 바와같이, 데이터 저장 커패시터(510)는 기록 인에이블링 트랜지스터(508)가 ON으로 스위칭되었을 때 데이터 인터커넥트(505)에 의해 제공된 데이터 전압(604)이 높게 되었기 때문에 높은 전압으로 충전된다. 따라서, 제 1 방전 트랜지스터(526)의 게이트 단자는 높은 반면에 제 1 방전 트랜지스터(526)의 소스 단자는 낮다. 따라서, 제 1 방전 트랜지스터(526)가 ON으로 스위칭되어, 제 2 방전 트랜지스터(528)의 소스 단자를 낮게 끌어당긴다. 제 2 방전 트랜지스터(528)의 게이트 단자가 높은 제 2 출력 노드(524)에 커플링되기 때문에, 제 2 방전 트랜지스터(528)는 또한 ON으로 스위칭된다. 제 1 방전 트랜지스터(526) 및 제 2 방전 트랜지스터(528) 모두가 ON으로 스위칭되고 제 1 작동 인터커넥트(534)가 낮은 전압에 있을 때, 제 1 안정화 커패시터(532)에 저장된 전하는 제 1 방전 트랜지스터(526) 및 제 2 방전 트랜지스터(528)를 통해 방전된다. 따라서, 도 4에 도시된 바와같이, 제 1 작동 전압(612)은 낮게 전환된다.
[0083] 도 3 및 도 4를 다시 참조하면, 제 1 안정화 트랜지스터(530)가 방전되는 동안, 제 2 안정화 커패시터(540)는 충전된 상태로 유지된다. 이는 제 2 작동 인터커넥트(542)가 여전히 높아서 제 2 안정화 커패시터(540)상의 전하가 유지되기 때문이다. 더욱이, 제 3 방전 트랜지스터(538)의 게이트 단자는 낮은데, 왜냐하면 이것이 제 1 방전 트랜지스터(526)의 드레인 단자에 커플링되기 때문이다. 따라서, 제 3 방전 트랜지스터(538)는 OFF로 스위칭된다. 결과적으로, 제 3 방전 트랜지스터(538)는 제 2 안정화 커패시터(540)에 저장된 전하가 소멸되는 경로를 제공하지 않는다.
[0084] 도 4에서 도시된 바와같이, 도 3의 픽셀 회로(500)는 시간 t3에서 업데이트 페이즈로부터 작동 페이지로 전환하며, 이 시간에, 제 2 작동 전압(610)은 낮게 전환된다. 이는 다이오드 연결된 제 2 충전 트랜지스터(536)가 OFF로 스위칭하게 한다. 따라서, 제 2 안정화 커패시터(540)는 제 2 작동 인터커넥트(542)로부터 격리된다. 부가적으로, 제 3 방전 트랜지스터(538)는 계속 OFF로 스위칭된다. 따라서, 제 2 안정화 커패시터(540)에 저장된 전하가 소멸되는 전류 경로가 존재하지 않는다. 따라서, 제 2 안정화 커패시터(540)는 선행하는 사전-충전 및 업데이트 페이즈들에서 충전되었던 높은 전압을 유지한다. 결과적으로, 제 2 출력 노드(524)는 높은 제 2 출력 전압(614)으로 유지된다.
[0085] 앞서 언급한 바와같이, 도 3의 광 변조기(502)는 작동 회로(506)에 커플링된다. 특히, 제 1 액추에이터(516)는 제 1 출력 노드(520)에 커플링되는 반면에, 제 2 액추에이터(522)는 제 2 출력 노드(524)에 커플링된다. 작동 페이즈 동안, 제 1 출력 노드(520)의 제 1 출력 전압(612)은 낮은 반면에, 제 2 출력 노드(524)의 제 2 출력 전압(612)은 높다. 일부 구현에서, 이는 제 1 액추에이터(516)가 작동해제되는 것을 그리고 제 2 액추에이터(522)가 작동되는 것을 야기한다. 광 변조기(502)의 제 2 액추에이터(522)가 작동될 때, 광 변조기(502)는 개방상태에 있다. 즉, 광 변조기(502)는 백라이트로부터의 광이 디스플레이 장치의 전방 쪽으로 전달되도록 한다. 일부 다른 구현들에서, 제 1 및 제 2 출력 노드들(520 및 540)상의 전압들이 광 변조기(502)에서 반대 행위를 유발할 수 있다는 것이 이해되어야 한다. 예컨대, 낮은 제 1 출력 전압(612)은 제 1 액추에이터(516)가 작동되는 것을 야기할 수 있는 반면에, 높은 제 2 출력 전압(612)은 제 2 액추에이터(522)가 작동해제되는 것을 야기할 수 있다. 결과적으로, 광 변조기(502)는 폐쇄 상태로 스위칭될 수 있으며, 따라서 백라이트로부터의 광이 디스플레이 장치의 전방 쪽으로 전달되는 것이 방지된다. 전하 빌드업(charge buildup)을 감소시키기 위하여, 제어기는 제 1 액추에이터(516) 및 제 2 액추에이터(522)가 상이한 시간 기간들에 상이한 전압들로 작동될 수 있도록 하는 것에 부응하기 위하여 제 1 액추에이터(516) 및 제 2 액추에이터(522)의 구성을 자주 변경시킬 수 있다.
[0086] 도 4를 참조하면, 작동 페이즈는 시간 t4까지 계속되며, 이 시간에, 제 2 어드레싱 사이클 A2이 시작한다. 그러나, 제 2 어드레싱 사이클 A2의 시작 전에, 데이터 인터커넥트(505)상의 데이터 전압은 낮게 전환된다. 이는 픽셀 회로(500)와 연관된 픽셀에 대응하는 데이터의 변화("1"로부터 "0"으로의 변화) 때문일 수 있다. 시간 t4에, 기록 인에이블링 인터커넥트(507)상의 기록 인에이블링 전압(602)은 높게 전환된다. 제 1 어드레싱 사이클 A1과 관련하여 앞서 설명된 바와같이, 기록 인에이블링 전압(602)은 데이터 인터커넥트(505)상에 제공된 데이터가 데이터 저장 커패시터(510)에 저장되도록 한다. 따라서, 기록 인에이블링 전압(602)이 낮게 전환된 이후에, 데이터 저장 커패시터(510)는 데이터 인터커넥트(505)상의 "0"의 데이터 값을 나타내는 낮은 값으로 방전된다.
[0087] 시간 t5에, 도 3의 픽셀 회로(500)는 사전-충전 페이즈에 진입한다. 제 1 어드레싱 사이클 A1에서 처럼, 제 2 어드레싱 사이클 A2의 사전-충전 페이즈는 또한 제 1 안정화 커패시터(532) 및 제 2 안정화 커패시터(540)를 고전압으로 사전-충전한다. 이는 제 1 작동 전압(608) 및 제 2 작동 전압(610)을 높게 전환시킴으로써 달성된다. 더욱이, 제 1 작동 전압(608)이 높기 때문에, 등화 트랜지스터(544)는 ON으로 스위칭된다. 이는 제 1 안정화 커패시터(532) 및 제 2 안정화 커패시터(540)의 전압들을 등화시킨다. 제 2 안정화 커패시터(540)상의 제 2 작동 전압(614)이 또한 높기 때문에, 제 2 방전 트랜지스터(528)는 ON으로 스위칭되는데, 이는 제 3 방전 트랜지스터(538)의 게이트 단자상의 전압이 높게 되게 한다. 그러나, 제 2 작동 전압(610)이 높기 때문에, 제 3 방전 트랜지스터(538)는 ON으로 스위칭되지 않으며, 따라서 제 2 안정화 커패시터(540)를 방전시키지 않는다. 사전-충전 페이즈의 끝에서, 제 1 출력 노드(520)상의 제 1 작동 전압(612) 및 제 2 출력 노드(524)상의 제 2 작동 전압(614) 모두는 각각 높다.
[0088] 시간 t6에서, 도 3의 픽셀 회로(500)는 업데이트 페이즈로 진입한다. 업데이트 페이즈에서, 제 1 작동 인터커넥트(534)상의 제 1 작동 전압(604)은 낮게 전환된다. 이는 제 1 방전 트랜지스터(526)가 데이터 저장 커패시터(510)에 저장된 데이터 값에 응답하도록 한다. 그러나, 데이터 저장 커패시터(510)의 데이터 전압은 낮다. 따라서, 제 1 방전 트랜지스터(526)는 OFF로 스위칭된채 유지된다. 더욱이, 제 1 작동 전압(608)이 낮기 때문에, 제 1 충전 트랜지스터(530)는 OFF로 스위칭된다. 게다가, 등화 트랜지스터(544)는 또한 OFF로 스위칭되어, 제 2 출력 노드(524)로부터 제 1 출력 노드(530)를 격리시킨다. 따라서, 제 1 안정화 커패시터(532)상의 전하가 유지되어, 제 1 작동 전압(612)이 높게 유지되게 한다.
[0089] 시간 t7에서, 업데이트 페이즈는 제 2 작동 인터커넥트(542)상의 제 2 작동 전압(610)이 낮게 전환되면서 종료한다. 결과적으로, 제 2 충전 트랜지스터(536)의 게이트 단자 전압이 낮게 전환된다. 이는 제 2 충전 트랜지스터(536)가 OFF로 스위칭하는 것을 야기한다. 더욱이, 제 2 작동 전압(610)을 수신하는 제 3 방전 트랜지스터(538)의 소스 단자는 또한 낮게 전환된다. 제 3 방전 트랜지스터(538)의 게이트가 높기 때문에, 제 3 방전 트랜지스터(538)는 ON으로 스위칭된다. 따라서, 제 2 안정화 커패시터(540)는 방전된다. 결과적으로, 제 2 출력 노드(524)상의 제 2 작동 전압(612)은 낮게 당겨진다.
[0090] 따라서, 제 2 어드레싱 사이클 A2의 작동 페이즈 동안, 광 변조기(502)의 제 1 액추에이터(516)에 공급된 제 1 작동 전압은 높은 반면에, 제 2 액추에이터(522)에 제공된 제 2 작동 전압(614)은 낮다. 따라서, 제 1 액추에이터(516)는 작동되는 반면에 제 2 액추에이터(522)는 작동되지 않는다. 광 변조기(502)의 제 1 액추에이터(522)가 작동될 때, 광 변조기(502)는 폐쇄 상태에 있다. 즉, 광 변조기(502)는 백라이트로부터의 광이 디스플레이 장치의 전방 쪽으로 전달되지 않도록 한다.
[0091] 도 5는 예시적인 제어 매트릭스(800)의 개략도를 도시한다. 제어 매트릭스(800)는 도 1a의 MEMS-기반 디스플레이 장치(100)에 통합된 광 변조기들을 제어하기에 적합하다. 제어 매트릭스(800)는 픽셀들(802)의 어레이를 어드레싱할 수 있다. 각각의 픽셀(802)은 도 2a 및 도 2b의 듀얼 액추에이터 셔터 어셈블리(400)와 같은 광 변조기(804)를 포함할 수 있다. 각각의 픽셀(802)은 또한 도 3의 픽셀 회로(500)와 같은 픽셀 회로(806)를 포함할 수 있다. 도 5가 단지 픽셀(802)의 2개의 행들 및 2개의 열들을 가진 제어 매트릭스를 도시하지만, 제어 매트릭스(800)가 픽셀들(802)의 추가의 다수의 행들 및 다수의 열들을 포함할 수 있다는 것이 이해된다.
[0092] 제어 매트릭스(800)는 제어 매트릭스(800)에서 픽셀들(802)의 각각의 행에 대한 기록 인에이블 인터커넥트(WEI)(808) 및 제어 매트릭스(800)에서 픽셀들(802)의 각각의 열에 대한 데이터 인터커넥트(DI)(810)를 포함한다. 도 3에 도시된 기록 인에이블 인터커넥트(507) 및 데이터 인터커넥트(505)는 이러한 인터커넥트들의 예들이다. 각각의 기록 인에이블 인터커넥트(808)는 픽셀들(802)의 대응 행에 있는 픽셀들(802)에 기록-인에이블링 전압 소스를 전기적으로 연결한다. 각각의 데이터 인터커넥트(810)는 픽셀들(802)의 대응 열에 있는 픽셀들(802)에 데이터 전압 소스를 전기적으로 연결한다.
[0093] 제어 매트릭스(800)는 또한 제어 매트릭스(800)의 다수의 행들 및 다수의 열들에 있는 픽셀들(802)에 공통적인 인터커넥트들을 포함한다. 일부 구현들에서, 인터커넥트들은 제어 매트릭스(800)의 모든 행들 및 열들에 있는 픽셀들(802)에 공통적이다. 제어 매트릭스(800)는 제 1 작동 인터커넥트(AC1)(812), 제 2 작동 인터커넥트(AC2)(814), 공통 인터커넥트(COM)(816), 및 셔터 인터커넥트(SH)(818)를 포함한다. 도 3에 도시된 제 1 작동 인터커넥트(534), 제 2 작동 인터커넥트(542), 공통 인터커넥트(509) 및 셔터 인터커넥트(525)는 이러한 인터커넥트들의 예들이다. 따라서, 제 1 작동 인터커넥트(812) 및 제 2 작동 인터커넥트(814)는 픽셀 회로(802)의 동작을 위한 제 1 작동 전압 및 제 2 작동 전압을 제공할 수 있으며, 공통 인터커넥트(816)는 픽셀 회로들(806)의 동작을 위한 공통 또는 접지 기준 전압을 제공할 수 있으며, 그리고 셔터 인터커넥트(818)는 각각의 광 변조기(804)의 각각의 셔터에 셔터 전압을 제공할 수 있다.
[0094] 동작시, 이미지를 형성하기 위하여, 제어 매트릭스(800)는 기록 인에이블링 전압을 각각의 기록 인에이블 인터커넥트(808)에 차례로 공급함으로써 매트릭스(800)의 각각의 행을 순차적으로 기록-인에이블한다. 행이 기록-인에이블되는 동안, 데이터 전압들은 데이터 인터커넥트들(810)에 선택적으로 공급된다. 기록-인에이블링된 행에 대하여, 기록 인에이블링 전압의 인가는 각각의 픽셀 회로(806)의 데이터 로딩 회로가 데이터 인터커넥트(810)상에 제공된 데이터 전압을 저장하는 것을 가능하게 한다. 모든 행들의 모든 픽셀들(802)에 데이터를 제공한 이후에, 제어 매트릭스(800)는 앞의 도 3 및 도 4와 관련하여 제 1 작동 인터커넥트(534) 및 제 2 작동 인터커넥트(542)에 대해 도시된 것과 유사한 방식으로 제 1 작동 인터커넥트(812) 및 제 2 작동 인터커넥트(814)상의 전압들을 제어한다.
[0095] 도 6은 픽셀 회로를 사용하여 듀얼 액추에이터 광 변조기를 동작시키기 위한 프로세스(700)의 예시적인 흐름도를 도시한다. 특히, 프로세스(700)는 제 1 작동 인터커넥트에 의해 공급된 전압에 응답하여 광 변조기의 제 1 액추에이터에 커플링된, 픽셀 회로의 제 1 출력 노드를 충전시키는 단계(스테이지(702)), 제 2 작동 인터커넥트에 의해 공급된 전압에 응답하여 광 변조기의 제 2 액추에이터에 커플링된, 픽셀 회로의 제 2 출력 노드를 충전시키는 단계(스테이지(704)), 제 1 작동 인터커넥트에 의해 공급된 전압에 응답하여 제 1 출력 노드 및 제 2 출력 노드의 전압들을 등화시키는 단계(스테이지(706)), 및 데이터 인터커넥트에 의해 제공된 데이터 전압에 응답하여 제 1 출력 노드 및 제 2 출력 노드를 선택적으로 방전시키는 단계(스테이지(708))를 포함한다.
[0096] 프로세스(700)는 제 1 작동 인터커넥트에 의해 공급된 전압에 응답하여 광 변조기의 제 1 액추에이터에 커플링된, 픽셀 회로의 제 1 출력 노드를 충전시키는 단계(스테이지(702))와 함께 시작한다. 이러한 프로세스 스테이지의 하나의 예는 도 3 및 도 4와 관련하여 앞서 논의되었다. 특히, 도 3은 픽셀 회로(500)에 의해 제어되는 광 변조기(502)를 도시한다. 픽셀 회로(500)의 제 1 출력 노드(520)는 광 변조기(502)의 제 1 액추에이터(516)에 커플링된다. 도 4에 도시된 제 1 출력 노드(520)는 제 1 작동 인터커넥트(534)에 의해 제공된 제 1 작동 전압(608)에 응답하여, 시간 t1에 사전-충전된다. 특히, 제 1 작동 전압(608)이 높게 전환될 때, 제 1 출력 노드(520)에 커플링되는 제 1 안정화 커패시터(532)는 다이오드 연결된 제 1 충전 트랜지스터(530)를 통해 충전된다.
[0097] 프로세스(700)는 또한 제 2 작동 인터커넥트에 의해 공급된 전압에 응답하여 광 변조기의 제 2 액추에이터에 커플링되는, 픽셀 회로의 제 2 출력 노드를 충전시키는 단계(스테이지(704))를 포함한다. 이러한 프로세스 스테이지의 하나의 예는 도 3 및 도 4와 관련하여 앞서 논의되었다. 특히, 도 3은 픽셀 회로(500)의 제 2 출력 노드(524)가 광 변조기(502)의 제 2 액추에이터(522)에 커플링되는 것을 도시한다. 도 4에 도시된 제 2 출력 노드(524)는 제 2 작동 인터커넥트(542)에 의해 제공된 제 2 작동 전압(610)에 응답하여 시간 t1에 사전-충전된다. 특히, 제 2 작동 전압(610)이 높게 전환되면, 제 2 출력 노드(524)에 커플링되는 제 2 안정화 회로(540)는 다이오드 연결된 제 2 충전 트랜지스터(536)를 통해 충전된다.
[0098] 프로세스(700)는 또한 제 1 작동 인터커넥트에 의해 공급된 전압에 응답하여 제 1 출력 노드 및 제 2 출력 노드의 전압들을 등화시키는 단계(스테이지(706))를 포함한다. 이러한 프로세스 스테이지의 하나의 예는 도 3 및 도 4와 관련하여 앞서 논의되었다. 특히, 도 4는 시간 t1에 제 1 작동 전압(608)이 높게 전환될 때, 제 1 출력 노드(520)의 제 1 출력 전압(612)이 제 2 출력 노드(524)의 제 2 출력 전압(614)과 동일함을 도시한다. 전압들의 등화는 제 1 작동 인터커넥트(534)상의 제 1 작동 전압(608)에 의해, 도 3에 도시된 등화 트랜지스터(544)를 ON으로 스위칭함으로써 수행된다.
[0099] 프로세스(700)는 또한 데이터 인터커넥트에 의해 제공된 데이터 전압에 응답하여 제 1 출력 노드 및 제 2 출력 노드를 선택적으로 방전시키는 단계(스테이지(708))를 포함한다. 이러한 프로세스 스테이지의 하나의 예는 도 3 및 도 4와 관련하여 앞서 논의되었다. 특히, 도 4는 시간 t2에서 그리고 다시 시간 t6에서, 제 1 출력 노드 전압(612) 및 제 2 출력 노드 전압(614) 중 하나가 낮게 당겨지는 것을 도시하며, 이는 방전된 대응 노드를 표시한다. 도 3에 도시된 바와같이, 제 1 출력 노드(520) 또는 제 2 출력 노드(524)의 방전은 제 1 방전 트랜지스터(526)의 베이스 단자에 입력되는 데이터 전압에 기초한다. 만일 데이터 전압이 높으면 제 1 출력 노드(520)는 방전되나, 만일 데이터 전압이 낮으면 제 2 출력 노드(524)는 방전된다.
[0100] 도 7a 및 도 7b는 복수의 디스플레이 엘리먼트들을 포함하는 예시적인 디스플레이 디바이스(40)의 시스템 블록을 도시한다. 디스플레이 장치(40)는 예컨대, 스마트 폰, 셀룰러 또는 모바일 전화일 수 있다. 그러나, 디스플레이 디바이스(40)의 동일한 컴포넌트들 또는 이들의 약간의 변형들이 또한 텔레비전들, 컴퓨터들, 태블릿들, e-리더들, 핸드-헬드 디바이스들 및 휴대용 매체 디바이스들과 같은 다양한 타입들의 디스플레이 디바이스들을 예시한다.
[0101] 디스플레이 디바이스(40)는 하우징(41), 디스플레이(30), 안테나(43), 스피커(45), 입력 디바이스(48) 및 마이크로폰(46)을 포함한다. 하우징(41)은 사출 성형 및 진공 성형(vacuum forming)을 포함하는, 다양한 제조 프로세스들 중 임의의 것으로부터 형성될 수 있다. 더욱이, 하우징(41)은 플라스틱, 금속, 유리, 고무 및 세라믹 또는 이들의 조합을 포함하는(그러나 이들로 제한되지 않음) 다양한 물질들 중 임의의 물질로 만들어질 수 있다. 하우징(41)은 상이한 컬러의 다른 제거가능한 부분들과 상호교환될 수 있거나, 또는 서로 다른 로고들, 사진들 또는 심볼들을 포함하는 제거가능한 부분들(도시안됨)을 포함할 수 있다.
[0102] 디스플레이(30)는 본원에 설명된 바와 같은, 쌍안정 또는 아날로그 디스플레이를 포함하는 다양한 디스플레이들 중 임의의 것일 수 있다. 디스플레이(30)는 또한, 플라즈마, EL(electroluminescent) 디스플레이들, OLED, STN(super twisted nematic) 디스플레이, LCD 또는 TFT(thin-film transistor) LCD와 같은 평판 디스플레이 또는 CRT(cathode ray tube) 또는 다른 튜브 디바이스와 같은 비-평판 디스플레이를 포함하도록 구성될 수 있다. 더욱이, 디스플레이(30)는 본원에서 설명된 바와같은 기계적 광 변조기-기반 디스플레이를 포함할 수 있다.
[0103] 디스플레이 디바이스(40)의 컴포넌트들은 도 7b에 개략적으로 예시된다. 디스플레이 디바이스(40)는 하우징(41)을 포함하며, 하우징 내에 적어도 부분적으로 넣어진(enclosed) 추가 컴포넌트들을 포함할 수 있다. 예컨대, 디스플레이 디바이스(40)는 트랜시버(47)에 커플링될 수 있는 안테나(43)를 포함하는 네트워크 인터페이스(27)를 포함한다. 네트워크 인터페이스(27)는 디스플레이 디바이스(40) 상에 디스플레이될 수 있는 이미지 데이터에 대한 소스일 수 있다. 따라서, 네트워크 인터페이스(27)는 이미지 소스 모듈의 일례이지만, 프로세서(21) 및 입력 디바이스(48)는 또한 이미지 소스 모듈의 역할을 할 수 있다. 트랜시버(47)는 프로세서(21)에 연결되며, 프로세서(21)는 컨디셔닝 하드웨어(52)에 연결된다. 컨디셔닝 하드웨어(52)는 (신호를 필터링하거나 또는 그렇지 않은 경우 신호를 조작하는 것과 같이) 신호를 컨디셔닝하도록 구성될 수 있다. 컨디셔닝 하드웨어(52)는 스피커(45) 및 마이크로폰(46)에 연결될 수 있다. 프로세서(21)는 또한 입력 디바이스(48) 및 드라이버 제어기(29)에 연결될 수 있다. 드라이버 제어기(29)는 프레임 버퍼(28) 및 어레이 드라이버(22)에 커플링될 수 있으며, 어레이 드라이버(22)는 차례로 디스플레이 어레이(30)에 커플링될 수 있다. 도 7a에 구체적으로 도시되지 않는 엘리먼트들을 포함하는, 디스플레이 디바이스(40)의 하나 이상의 엘리먼트들은 메모리 디바이스로서 기능을 하도록 구성될 수 있으며 프로세서(21)와 통신하도록 구성될 수 있다. 일부 구현들에서, 전원(50)은 특정 디스플레이 디바이스(40) 설계의 실질적으로 모든 컴포넌트들에 전력을 제공할 수 있다.
[0104] 네트워크 인터페이스(27)는 안테나(43) 및 트랜시버(47)를 포함하고, 따라서 디스플레이 디바이스(40)가 네트워크를 통해 하나 이상의 디바이스들과 통신할 수 있다. 네트워크 인터페이스(27)는 또한 예컨대, 프로세서(21)의 데이터 프로세싱 요건들을 완화시키기 위한 일부 프로세싱 능력들을 가질 수 있다. 안테나(43)는 신호들을 전송 및 수신할 수 있다. 일부 구현들에서, 안테나(43)는 IEEE 16.11(a), (b), 또는 (g)를 포함하는 IEEE 16.11 표준, 또는 IEEE 802.11a, b, g, n 및 이들의 추가 구현들을 포함하는 IEEE 802.11 표준에 따라 RF 신호들을 전송 및 수신한다. 일부 다른 구현들에서, 안테나(43)는 Bluetooth®표준에 따라 RF 신호들을 전송 및 수신한다. 셀룰러 전화의 경우, 안테나(43)는 코드 분할 다중 액세스(CDMA), 주파수 분할 다중 액세스(FDMA), 시분할 다중 액세스(TDMA), 모바일 통신들을 위한 글로벌 시스템(GSM), GSM/범용 패킷 라디오 서비스(GPRS), 강화된 데이터 GSM 환경(EDGE), TETRA(Terrestrial Trunked Radio), 광대역-CDMA(W-CDMA), EV-DO(Evolution Data Optimized), 1xEV-DO, EV-DO Rev A, EV-DO Rev B, 고속 패킷 액세스(HSPA), 고속 다운링크 패킷 액세스(HSDPA), 고속 업링크 패킷 액세스(HSUPA), 이벌브드 고속 패킷 액세스(HSPA+), 롱 텀 에벌루션(LTE), AMPS, 또는 3G, 4G 또는 5G 기술을 활용하는 시스템과 같은 무선 네트워크 내에서 통신하기 위해 사용되는 다른 공지된 신호들을 수신하도록 설계될 수 있다. 트랜시버(47)는 안테나(43)로부터 수신되는 신호들을 사전-프로세싱할 수 있고, 따라서, 신호들은 프로세서(21)에 의해 수신되어 프로세서(21)에 의해 추가로 조작될 수 있다. 트랜시버(47)는 또한 프로세서(21)로부터 수신되는 신호들을 프로세싱할 수 있고, 따라서, 신호들은 디스플레이 디바이스(40)로부터 안테나(43)를 통해 전송될 수 있다.
[0105] 일부 구현들에서, 트랜시버(47)는 수신기에 의해 대체될 수 있다. 더욱이, 일부 구현들에서, 네트워크 인터페이스(27)는, 프로세서(21)에 송신될 이미지 데이터를 저장하거나 생성할 수 있는 이미지 소스에 의해 대체될 수 있다. 프로세서(21)는 디스플레이 디바이스(40)의 전체 동작을 제어할 수 있다. 프로세서(21)는, 네트워크 인터페이스(27) 또는 이미지 소스로부터의 압축된 이미지 데이터와 같은 데이터를 수신하고, 데이터를 미가공(raw) 이미지 데이터로 또는 미가공 이미지 데이터로 용이하게 프로세싱될 수 있는 포맷으로 프로세싱한다. 프로세서(21)는 프로세싱된 데이터를 드라이버 제어기(29)에 또는 저장을 위한 프레임 버퍼(28)에 송신할 수 있다. 미가공 데이터는 통상적으로, 이미지 내의 각각의 위치에서의 이미지 특징들을 식별하는 정보를 지칭한다. 예컨대, 이러한 이미지 특징들은, 색상(color), 포화도(saturation) 및 그레이-스케일(gray-scale) 레벨을 포함할 수 있다.
[0106] 프로세서(21)는 디스플레이 디바이스(40)의 동작을 제어하기 위하여 마이크로제어기, CPU, 또는 논리 유닛을 포함할 수 있다. 컨디셔닝 하드웨어(52)는 스피커(45)에 신호들을 전송하기 위한, 그리고 마이크로폰(46)으로부터 신호들을 수신하기 위한 증폭기들 및 필터들을 포함할 수 있다. 컨디셔닝 하드웨어(52)는 디스플레이 디바이스(40) 내의 이산 컴포넌트들일 수 있거나, 또는 프로세서(21) 또는 다른 컴포넌트들 내에 통합될 수 있다.
[0107] 드라이버 제어기(29)는 프로세서(21)에 의해 생성된 미가공 이미지 데이터를 프로세서(21)로부터 직접 또는 프레임 버퍼(28)로부터 받아서, 어레이 드라이버(22)로의 고속 전송을 위해 미가공 이미지 데이터를 적절하게 재포맷팅할 수 있다. 일부 구현들에서, 드라이버 제어기(29)는 미가공 이미지 데이터를 래스터-형 포맷을 가지는 데이터 흐름으로 재포맷팅할 수 있으며, 따라서, 미가공 이미지 데이터는 디스플레이 어레이(30)에 걸쳐 스캐닝하기에 적절한 시간 순서를 가진다. 이후, 드라이버 제어기(29)는 포맷팅된 정보를 어레이 드라이버(22)로 송신한다. 비록 LCD 제어기와 같은 드라이버 제어기(29)가 종종 독립형 집적 회로(IC)로서 시스템 프로세서(21)와 연관될지라도, 이러한 제어기들은 다수의 방식들로 구현될 수 있다. 예컨대, 제어기들은 하드웨어로서 프로세서(21)에 임베디드(embedded)되거나, 소프트웨어로서 프로세서(21)에 임베디드되거나, 또는 어레이 드라이버(22)와 함께 하드웨어로 완전히 통합될 수 있다.
[0108] 어레이 드라이버(22)는 포맷팅된 정보를 드라이버 제어기(29)로부터 수신할 수 있고, 디스플레이 엘리먼트들의 디스플레이의 x-y 매트릭스로부터 오는 수백 개, 및 가끔은 수천 개(또는 그 초과)의 리드(lead)들에 초당 여러 번 인가되는 파형들의 병렬 세트로 비디오 데이터를 재포맷팅할 수 있다. 일부 구현들에서, 어레이 드라이버(22) 및 디스플레이 어레이(30)는 디스플레이 모듈의 부분이다. 일부 구현들에서, 드라이버 제어기(29), 어레이 드라이버(22) 및 디스플레이 어레이(30)는 디스플레이 모듈의 부분이다.
[0109] 일부 구현들에서, 드라이버 제어기(29), 어레이 드라이버(22) 및 디스플레이 어레이(30)는 본원에서 설명된 디스플레이들의 타입들 중 임의의 타입에 대해 적합하다. 예컨대, 드라이버 제어기(29)는 종래의 디스플레이 제어기 또는 쌍안정 디스플레이 제어기(예컨대, 기계적 광 변조기 디스플레이 엘리먼트 제어기)일 수 있다. 부가적으로, 어레이 드라이버(22)는 종래의 드라이버 또는 쌍안정 디스플레이 드라이버(예컨대, 기계적 광 변조기 디스플레이 엘리먼트 제어기)일 수 있다. 또한, 디스플레이 어레이(30)는 종래의 디스플레이 어레이 또는 쌍안정 디스플레이 어레이(예컨대, 기계적 광 변조기 디스플레이 엘리먼트들의 어레이를 포함하는 디스플레이)일 수 있다. 일부 구현들에서, 드라이버 제어기(29)는 어레이 드라이버(22)와 통합될 수 있다. 이러한 구현은 고집적 시스템들, 예컨대, 모바일 폰들, 휴대용-전자 디바이스들, 시계들 또는 소형(small-area) 디스플레이들에서 유용할 수 있다.
[0110] 일부 구현들에서, 입력 디바이스(48)는 예컨대, 사용자로 하여금 디스플레이 디바이스(40)의 동작을 제어하게 하도록 구성될 수 있다. 입력 디바이스(48)는, 키패드, 예컨대 QWERTY 키보드 또는 전화 키패드, 버튼, 스위치, 락커, 터치-감지 스크린, 디스플레이 어레이(30)가 통합된 터치-감지 스크린 또는 압력- 또는 열-감지 멤브레인을 포함할 수 있다. 마이크로폰(46)은 디스플레이 디바이스(40)에 대한 입력 디바이스로서 구성될 수 있다. 일부 구현들에서, 마이크로폰(46)을 통한 음성 커맨드들이 디스플레이 디바이스(40)의 동작들을 제어하기 위해 사용될 수 있다.
[0111] 전원(50)은 다양한 에너지 저장 디바이스들을 포함할 수 있다. 예컨대, 전원(50)은 니켈-카드뮴 배터리 또는 리튬-이온 배터리와 같은 재충전가능한 배터리일 수 있다. 재충전가능한 배터리를 사용하는 구현들에서, 재충전가능한 배터리는, 예컨대, 벽 소켓 또는 광전지(photovoltaic) 디바이스 또는 어레이로부터 나오는 전력을 사용하여 충전가능할 수 있다. 대안적으로, 재충전가능한 배터리는 무선으로 충전가능할 수 있다. 전원(50)은 또한, 재생 에너지원, 커패시터, 또는 플라스틱 태양 전지 또는 태양 전지 페인트를 포함하는 태양 전지일 수 있다. 전원(50)은 또한 벽 콘센트로부터 전력을 수신하도록 구성될 수 있다.
[0112] 일부 구현들에서, 제어 프로그래머빌리티(control programmability)는 전자 디스플레이 시스템의 몇몇 장소들에 위치될 수 있는 드라이버 제어기(29)에 상주한다. 일부 다른 구현들에서, 제어 프로그래머빌리티는 어레이 드라이버(22)에 상주한다. 전술된 최적화는 임의의 개수의 하드웨어 및/또는 소프트웨어 컴포넌트들로 그리고 다양한 구성들로 구현될 수 있다.
[0113] 본원에서 사용되는 바와같이, 항목들의 리스트 "중 적어도 하나"를 지칭하는 문구는 단일 부재들을 비롯하여 이들 항목들의 임의의 조합을 지칭한다. 예로서, "a, b 또는 c 중 적어도 하나"는 a, b, c, a-b, a-c, b-c, 및 a-b-c를 커버하는 것으로 의도된다.
[0114] 본원에 개시된 구현들과 관련하여 설명되는 다양한 예시적인 로직들, 논리 블록들, 모듈들, 회로들 및 알고리즘 프로세스들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 둘의 조합들로서 구현될 수 있다. 하드웨어 및 소프트웨어의 상호 교환 가능성은 일반적으로 기능의 측면에서 설명되었으며, 위에서 설명된 다양한 예시적 컴포넌트들, 블록들, 모듈들, 회로들 및 프로세스들로 예시되었다. 이러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 의존한다.
[0115] 본원에 개시된 양상들에 관련하여 설명된 다양한 예시적인 로직들, 논리 블록들, 모듈들, 및 회로들을 구현하는데 사용되는 하드웨어 및 데이터 프로세싱 장치는 범용 단일-칩 또는 다중-칩 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA) 또는 다른 프로그램 가능 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서 또는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예컨대, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다. 일부 구현들에서, 특정한 프로세스들 및 방법들이 주어진 기능에 대해 특정한 회로소자에 의하여 수행될 수 있다.
[0116] 하나 이상의 양상들에서, 설명된 기능들은 본 명세서에서 개시된 구조들 및 이 개시된 구조들의 구조적 균등물들을 포함한 하드웨어, 디지털 전자 회로소자, 컴퓨터 소프트웨어, 펌웨어로, 또는 이들의 임의의 조합으로 구현될 수 있다. 본 명세서에서 설명된 요지의 구현들은 또한 데이터 프로세싱 장치에 의한 실행을 위해, 또는 그 장치의 동작을 제어하기 위해 컴퓨터 저장 매체들 상에 인코딩된, 하나 이상의 컴퓨터 프로그램들, 즉 컴퓨터 프로그램 명령들의 하나 이상의 모듈들로서 구현될 수 있다.
[0117] 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터-판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 또는 이들을 통해 전송될 수 있다. 본원에 개시된 알고리즘 또는 방법의 단계들은 컴퓨터-판독가능 매체상에 상주할 수 있는 프로세서-실행가능 소프트웨어 모듈로 구현될 수 있다. 컴퓨터-판독가능 매체는 컴퓨터 저장 매체, 및 한 위치로부터 다른 위치로의 컴퓨터 프로그램을 이전하도록 인에이블될 수 있는 임의의 매체를 포함하는 통신 매체 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결수단은 컴퓨터-판독가능 매체로서 적절하게 지칭될 수 있다. 본원에서 사용되는 디스크(disk 및 disc)는 컴팩트 disc(CD), 레이저 disc , 광 disc, DVD(digital versatile disc), 플로피 disk, 및 블루-레이 disc를 포함하며, 여기서 disk들은 보통 데이터를 자기적으로 재생하지만, disc들은 레이저들을 사용하여 광학적으로 데이터를 재생한다. 앞의 것들의 조합들은 또한 컴퓨터-판독가능 매체의 범위내에 포함되어야 한다. 부가적으로, 방법 또는 알고리즘의 동작들은 컴퓨터 프로그램 물건에 통합될 수 있는 기계 판독가능 매체 및 컴퓨터-판독가능 매체상에 코드들 및 명령들 중 하나 또는 임의의 조합 또는 세트로서 상주할 수 있다.
[0118] 본 개시내용에서 설명된 구현들에 대한 다양한 수정들은 당업자들에게 용이하게 명백할 것이고, 본원에서 정의된 일반적인 원리들은 본 개시내용의 사상 또는 범위를 벗어나지 않고 다른 구현들에 적용될 수 있다. 따라서, 청구항들은 본원에서 제시된 구현들로 제한되도록 의도되는 것이 아니라, 본원에 개시된 이러한 개시내용, 원리들 및 신규한 특징들과 일치하는 최광의 범위를 따른다.
[0119] 부가적으로, 당업자는 용어들 "상부" 및 "하부" 가 때때로 도면들의 설명을 용이하게 하기 위해 이용되며, 적절하게 배향된 페이지 상의 도면의 배향에 대응하는 상대적인 포지션들을 표시하고, 구현된 바와 같은 임의의 디바이스의 적절한 배향을 반영하지 않을 수 있다는 것을 용이하게 인식할 것이다.
[0120] 개별적인 구현들의 맥락에서 이 명세서에서 설명되는 특정 특징들은 또한 결합되어 단일 구현으로 구현될 수 있다. 반대로, 단일 구현의 맥락에서 설명되는 다양한 특징들은 또한 개별적으로 다수의 구현들로 또는 임의의 적절한 서브-조합으로 구현될 수 있다. 아울러, 특징들이 특정한 조합들로 작용하는 것으로 앞서 설명되고 심지어 초기에 이와 같이 청구될지라도, 일부 경우들에서, 청구된 조합으로부터의 하나 이상의 특징들은 그 조합으로부터 제거될 수 있고, 청구된 조합은 서브-조합 또는 서브-조합의 변화에 관련될 수 있다.
[0121] 유사하게, 동작들은 도면들에서 특정한 순서로 도시되지만, 이는, 바람직한 결과들을 달성하기 위해, 이러한 동작들이 도시된 특정한 순서로 또는 순차적 순서로 수행되어야 하거나 또는 모든 예시된 동작들이 수행되어야 한다는 것을 요구하는 것으로 이해되지 않아야 한다. 추가로, 도면들은 하나 이상의 예시적인 프로세스들을 흐름도의 형태로 개략적으로 도시할 수 있다. 그러나, 도시되지 않은 다른 동작들이, 개략적으로 예시된 예시적인 프로세스들에 통합될 수 있다. 예컨대, 하나 이상의 추가적인 동작들이, 예시된 동작들 중 임의의 동작 이전에, 이 임의의 동작 이후에, 이 임의의 동작과 동시에, 또는 이 임의의 동작 사이에서 수행될 수 있다. 특정한 환경들에서, 멀티태스킹 및 병렬적 프로세싱이 유리할 수 있다. 아울러, 앞서 설명된 구현들에서 다양한 시스템 컴포넌트들의 분리는 모든 구현들에서 이러한 분리를 요구하는 것으로 이해되어서는 안 되며, 설명된 프로그램 컴포넌트들 및 시스템들이 일반적으로 단일 소프트웨어 물건으로 함께 통합되거나 또는 다수의 소프트웨어 물건들로 패키징될 수 있음이 이해되어야 한다. 추가적으로, 다른 구현들은 하기 청구항들의 범위 내에 있다. 일부의 경우들에서, 청구항들에서 인용되는 동작들은 상이한 순서로 수행될 수 있고, 그럼에도 불구하고 바람직한 결과들을 달성할 수 있다.

Claims (20)

  1. 디스플레이 엘리먼트들의 어레이; 및
    상기 디스플레이 엘리먼트들의 어레이의 광 출력을 제어하도록 구성된 제어 매트릭스를 포함하며;
    상기 제어 매트릭스는, 상기 디스플레이 엘리먼트들 각각에 대하여,
    제 1 작동 전압 인터커넥트에 의해 공급되는 제 1 작동 전압을 개별 디스플레이 엘리먼트의 제 1 노드에 인가하는 것을 관리하도록 구성되는 제 1 충전 트랜지스터, 및 상기 제 1 방전 트랜지스터의 게이트에 공급되는 데이터 신호에 응답하여 상기 제 1 노드에 공급되는 전압을 선택적으로 방전시키도록 구성되는 제 1 방전 트랜지스터를 포함하는 제 1 회로;
    제 2 작동 전압을 상기 개별 디스플레이 엘리먼트의 제 2 노드에 인가하는 것을 관리하도록 구성되는 제 2 충전 트랜지스터, 및 상기 제 1 노드상의 전압에 응답하여 상기 제 2 노드에 공급되는 상기 전압을 선택적으로 방전시키도록 구성되는 제 2 방전 트랜지스터를 포함하는 제 2 회로; 및
    상기 제 1 작동 인터커넥트에 의해 공급되는 상기 제 1 작동 전압에 응답하여 상기 제 2 노드에 상기 제 1 노드를 선택적으로 커플링하는 전압 등화 스위치를 포함하는, 장치.
  2. 제 1항에 있어서, 상기 제 1 회로는 상기 제 1 충전 트랜지스터의 제 1 단자와 상기 제 1 방전 트랜지스터의 제 1 단자 사이에 포지셔닝되고, 상기 제 2 노드상에 저장된 전압에 응답하여 상기 제 1 노드상의 전압을 선택적으로 유지하도록 구성되는 제 3 방전 트랜지스터를 더 포함하는, 장치.
  3. 제 1항에 있어서, 상기 제 1 작동 전압 인터커넥트는 상기 전압 등화 스위치의 게이트와 상기 제 1 충전 트랜지스터의 게이트 및 드레인에 커플링되는, 장치.
  4. 제 3항에 있어서, 상기 제 1 작동 전압 인터커넥트는 상기 제 1 방전 트랜지스터의 제 2 단자에 추가로 커플링되는, 장치.
  5. 제 1항에 있어서, 상기 제 1 노드에 커플링되는 제 1 커패시터 및 상기 제 2 노드에 커플링되는 제 2 커패시터를 더 포함하는, 장치.
  6. 제 1항에 있어서, 상기 제 1 방전 트랜지스터의 게이트에 커플링되는 데이터 저장 회로를 더 포함하며, 상기 데이터 저장 회로는 데이터 입력에 대응하는 데이터 신호를 저장하고 상기 제 1 방전 트랜지스터의 게이트에 상기 데이터 신호를 공급하도록 구성되는, 장치.
  7. 제 6항에 있어서, 상기 데이터 저장 회로는 상기 제 1 방전 트랜지스터의 게이트에 커플링된 데이터 저장 커패시터를 포함하며, 상기 데이터 저장 커패시터는 상기 데이터 신호에 대응하는 전하를 저장하도록 구성되는, 장치.
  8. 제 1항에 있어서, 상기 제 1 회로 및 상기 제 2 회로의 모든 트랜지스터들은 nMOS 트랜지스터들인, 장치.
  9. 제 1항에 있어서, 상기 디스플레이 엘리먼트들의 어레이 및 제어 매트릭스를 포함하는 디스플레이;
    상기 디스플레이와 통신하며 이미지 데이터를 프로세싱하도록 구성되는 프로세서; 및
    상기 프로세서와 통신하도록 구성되는 메모리 디바이스를 더 포함하는, 장치.
  10. 제 9항에 있어서, 상기 디스플레이는,
    상기 디스플레이에 적어도 하나의 신호를 송신하도록 구성된 드라이버 회로; 및
    상기 드라이버 회로에 상기 이미지 데이터의 적어도 일부분을 송신하도록 구성된 제어기를 더 포함하는, 장치.
  11. 제 9항에 있어서, 상기 프로세서에 상기 이미지 데이터를 송신하도록 구성된 이미지 소스 모듈을 더 포함하며;
    상기 이미지 소스 모듈은 수신기, 트랜시버 및 송신기 중 적어도 하나를 포함하는, 장치.
  12. 제 9항에 있어서, 상기 디스플레이 디바이스는 입력 데이터를 수신하고 상기 입력 데이터를 상기 프로세서에 통신하도록 구성된 입력 디바이스를 더 포함하는, 장치.
  13. 픽셀 회로를 사용하여 제 1 액추에이터 및 제 2 액추에이터를 가진 광 변조기 ― 상기 픽셀 회로는 상기 광 변조기에 커플링됨 ―를 작동시키기 위한 방법으로서,
    제 1 작동 인터커넥트에 의해 공급되는 전압에 응답하여, 상기 픽셀 회로의 제 1 출력 노드를 충전시키는 단계 ― 상기 제 1 출력 노드는 상기 제 1 액추에이터에 커플링됨 ―;
    제 2 작동 인터커넥트에 의해 공급되는 전압에 응답하여, 상기 픽셀 회로의 제 2 출력 노드를 충전시키는 단계 ― 상기 제 2 출력 노드는 상기 제 2 액추에이터에 커플링됨 ―;
    상기 제 1 작동 인터커넥트에 의해 공급되는 전압에 응답하여 상기 제 1 출력 노드 및 상기 제 2 출력 노드의 전압들을 등화(equalize)시키는 단계; 및
    데이터 인터커넥트에 의해 제공되는 데이터 전압에 응답하여, 상기 제 1 출력 노드 및 상기 제 2 출력 노드를 선택적으로 방전시키는 단계를 포함하는, 광 변조기를 작동시키기 위한 방법.
  14. 제 13항에 있어서, 상기 제 1 출력 노드 및 상기 제 2 출력 노드를 선택적으로 방전시킨 후에 상기 제 1 출력 노드 및 상기 제 2 출력 노드의 전압들을 유지하기 위한 래칭 회로(latching circuitry)를 활성화시키는 단계를 더 포함하는, 광 변조기를 작동시키기 위한 방법.
  15. 제 13항에 있어서, 상기 제 1 출력 노드 및 상기 제 2 출력 노드의 전압들을 등화시키는 상기 단계는 상기 제 1 작동 인터커넥트에 의해 제공되는 전압에 의해 구동되는 스위치를 통해 상기 제 1 출력 노드와 상기 제 2 출력 노드사이에서 전류가 흐르도록 하는 단계를 포함하는, 광 변조기를 작동시키기 위한 방법.
  16. 제 15항에 있어서, 상기 제 1 출력 노드 및 상기 제 2 출력 노드의 전압들을 등화시키는 상기 단계는 상기 제 1 출력 노드 및 상기 제 2 출력 노드를 선택적으로 방전시키기 전에 상기 스위치를 통해 상기 제 1 출력 노드와 상기 제 2 출력 노드 사이에서의 전류 흐름을 중단시키는 단계를 더 포함하는, 광 변조기를 작동시키기 위한 방법.
  17. 제 13항에 있어서, 상기 제 1 출력 노드를 충전시키기 위한 지속 시간은 상기 제 2 출력 노드를 충전시키기 위한 지속 시간보다 더 짧은, 광 변조기를 작동시키기 위한 방법.
  18. 디스플레이 엘리먼트들의 어레이; 및
    상기 디스플레이 엘리먼트들의 어레이의 광 출력을 제어하기 위한 제어 매트릭스 수단을 포함하며;
    상기 제어 매트릭스 수단은, 상기 디스플레이 엘리먼트들 각각에 대하여,
    제 1 작동 전압 인터커넥트에 의해 공급되는 제 1 작동 전압을 개별 디스플레이 엘리먼트의 제 1 노드에 인가하는 것을 관리하기 위한 제 1 충전 수단, 및 상기 제 1 방전 트랜지스터의 게이트에 공급되는 데이터 신호에 응답하여 상기 제 1 노드에 공급되는 전압을 선택적으로 방전시키기 위한 제 1 방전 수단을 포함하는 제 1 회로;
    제 2 작동 전압을 상기 개별 디스플레이 엘리먼트의 제 2 노드에 인가하는 것을 관리하기 위한 제 2 충전 수단, 및 상기 제 1 노드상의 전압에 응답하여 상기 제 2 노드에 공급되는 상기 전압을 선택적으로 방전시키기 위한 제 2 방전 수단을 포함하는 제 2 회로; 및
    상기 제 1 작동 인터커넥트에 의해 공급되는 상기 제 1 작동 전압에 응답하여 상기 제 1 노드 및 상기 제 2 노드의 전압들을 등화시키기 위한 수단을 포함하는, 장치.
  19. 제 18항에 있어서, 상기 제 1 회로는 상기 제 1 충전 수단의 제 1 단자와 상기 제 1 방전 수단의 제 1 단자 사이에 포지셔닝되고, 상기 제 2 노드상에 저장된 전압에 응답하여 상기 제 1 노드상의 전압을 선택적으로 유지하기 위한 제 3 방전 수단을 더 포함하는, 장치.
  20. 제 18항에 있어서, 상기 제 1 노드의 전하를 저장하기 위하여 상기 제 1 노드에 커플링되는 제 1 전하 저장 수단 및 상기 제 2 노드의 전하를 저장하기 위하여 상기 제 2 노드에 커플링되는 제 2 전하 저장 수단을 더 포함하는, 장치.
KR1020157031235A 2013-04-01 2014-03-28 전압 등화를 사용하는 디스플레이 엘리먼트 픽셀 회로 KR20150139562A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/854,687 US9135867B2 (en) 2013-04-01 2013-04-01 Display element pixel circuit with voltage equalization
US13/854,687 2013-04-01
PCT/US2014/032206 WO2014165405A1 (en) 2013-04-01 2014-03-28 Display element pixel circuit with voltage equalization

Publications (1)

Publication Number Publication Date
KR20150139562A true KR20150139562A (ko) 2015-12-11

Family

ID=50555292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031235A KR20150139562A (ko) 2013-04-01 2014-03-28 전압 등화를 사용하는 디스플레이 엘리먼트 픽셀 회로

Country Status (6)

Country Link
US (1) US9135867B2 (ko)
JP (1) JP2016521376A (ko)
KR (1) KR20150139562A (ko)
CN (1) CN105051807A (ko)
TW (1) TW201503090A (ko)
WO (1) WO2014165405A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235047B2 (en) 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US20170092183A1 (en) * 2015-09-24 2017-03-30 Pixtronix, Inc. Display apparatus including pixel circuits for controlling light modulators
US9818347B2 (en) * 2016-03-29 2017-11-14 Snaptrack, Inc. Display apparatus including self-tuning circuits for controlling light modulators
CN106169275B (zh) * 2016-09-20 2019-01-22 武汉华星光电技术有限公司 一种oled显示面板及其制造方法
TWI659340B (zh) * 2018-01-25 2019-05-11 大陸商北京集創北方科技股份有限公司 用以使顯示器之tft矩陣充電狀態均勻化的控制方法及利用其之驅動裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801289B2 (ja) 2000-07-11 2011-10-26 株式会社半導体エネルギー研究所 マイクロミラーデバイス、プロジェクター、プリンター、及び複写機
US6781742B2 (en) 2000-07-11 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Digital micromirror device and method of driving digital micromirror device
US6775048B1 (en) 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
US7129925B2 (en) 2003-04-24 2006-10-31 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
US7292235B2 (en) 2003-06-03 2007-11-06 Nec Electronics Corporation Controller driver and display apparatus using the same
US7161728B2 (en) 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7843410B2 (en) * 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7345805B2 (en) 2004-09-27 2008-03-18 Idc, Llc Interferometric modulator array with integrated MEMS electrical switches
US8482496B2 (en) * 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US7501862B2 (en) 2007-06-22 2009-03-10 Himax Technologies Limited Comparator with low offset voltage
CN101999091B (zh) 2008-02-12 2013-08-14 皮克斯特隆尼斯有限公司 带有应力梁的机械式光调制器
US9235047B2 (en) 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US8692582B1 (en) * 2012-01-06 2014-04-08 Altera Corporation Latched comparator circuitry

Also Published As

Publication number Publication date
TW201503090A (zh) 2015-01-16
CN105051807A (zh) 2015-11-11
US20140292738A1 (en) 2014-10-02
US9135867B2 (en) 2015-09-15
JP2016521376A (ja) 2016-07-21
WO2014165405A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
US9423449B2 (en) Display apparatus including dummy display element for TFT testing
US20160203801A1 (en) Low capacitance display address selector architecture
US9818347B2 (en) Display apparatus including self-tuning circuits for controlling light modulators
US20140333598A1 (en) Display Apparatus Incorporating Varying Threshold Voltage Transistors
US20170092183A1 (en) Display apparatus including pixel circuits for controlling light modulators
KR20160064220A (ko) 낮은 해상도 합성 컬러 서브필드들의 디스플레이를 위해 구성된 디스플레이 장치
US9224324B2 (en) Cascode driver circuit
KR20150139562A (ko) 전압 등화를 사용하는 디스플레이 엘리먼트 픽셀 회로
WO2016094326A1 (en) Signal adjustment circuit
US20150194102A1 (en) Digital light modulator circuit including charge compensation capacitor
US9082340B2 (en) Digital light modulator configured for analog control
KR101739530B1 (ko) 디스플레이 디바이스를 위한 앵커링된 셔터 전극 및 서스펜딩된 셔터 전극을 포함하는 mems 액추에이터들
US9378686B2 (en) Display circuit incorporating data feedback loop
US20150192772A1 (en) Display aperture pixel circuit architecture including planarization layer
US9195051B2 (en) Multi-state shutter assembly for use in an electronic display
US20160313824A1 (en) Capacitance change tracking circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination