CN105051807A - 具有电压等化的显示元件像素电路 - Google Patents

具有电压等化的显示元件像素电路 Download PDF

Info

Publication number
CN105051807A
CN105051807A CN201480017824.8A CN201480017824A CN105051807A CN 105051807 A CN105051807 A CN 105051807A CN 201480017824 A CN201480017824 A CN 201480017824A CN 105051807 A CN105051807 A CN 105051807A
Authority
CN
China
Prior art keywords
voltage
output node
data
circuit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480017824.8A
Other languages
English (en)
Inventor
姚建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of CN105051807A publication Critical patent/CN105051807A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供用于通过等化提供到双致动器光调制器的两个致动器的电压而改进所述光调制器的可靠性的系统、方法和设备。用于驱动所述双致动器光调制器的像素电路可包含耦合到致动电路的数据加载电路。利用所述数据加载电路存储从控制器接收的针对与所述光调制器相关联的像素的数据。利用所述致动电路以基于通过所述数据加载电路存储的所述数据控制所述双致动器光调制器的第一致动器和第二致动器。所述致动电路包含用于稳定化提供到所述第一和第二致动器的电压的第一稳定化电容器和第二稳定化电容器。所述致动电路还包含用于等化提供到所述第一和第二致动器的电压的等化开关。

Description

具有电压等化的显示元件像素电路
相关申请案
本专利申请案主张2013年4月1日申请的标题为“具有电压等化的显示元件像素电路(DISPLAYELEMENTPIXELCIRCUITWITHVOLTAGEEQUALIZATION)”的第13/854,687号美国实用新型申请案的优先权，且所述实用新型申请案已转让给本受让人且在此以引用的方式明确地并入本文中。
技术领域
本发明涉及成像显示器的领域，且特定来说涉及用于显示元件的像素电路。
背景技术
各种显示设备包含具有透射光以形成图像的对应光调制器的显示像素阵列。所述光调制器包含用于在第一状态与第二状态之间驱动所述光调制器的致动器。一些显示设备利用可通过第一致动器驱动到所述第一状态中且通过第二致动器驱动到所述第二状态中的双致动光调制器。所述光调制器通过像素电路或控制矩阵加以控制。
在一些实施方案中，像素电路可包含各自驱动双致动光调制器的一个致动器的互补支电路。此等支电路可遭受电容自举，这可能不合需要地增加驱动致动器的一者的电压。此增加的电压可降低像素电路的可靠性。
发明内容
本发明的系统、方法和装置各自具有若干新颖方面，所述新颖方面中没有单一方面单独负责本文中所揭示的所要属性。
本发明中所描述的标的物的一个新颖方面可实施于一设备中，所述设备包含显示元件阵列和经配置以控制所述显示元件阵列的光学输出的控制矩阵。所述控制矩阵包含针对所述显示元件的每一者的第一电路，所述第一电路具有：第一充电晶体管，其经配置以管理将通过第一致动电压互连件供应的第一致动电压施加到相应显示元件的第一节点；以及第一放电晶体管，其经配置以响应于供应到所述第一放电晶体管的栅极的数据信号使施加到所述第一节点的电压选择性地放电。所述控制矩阵进一步包含针对所述显示元件的每一者的第二电路，所述第二电路具有：第二充电晶体管，其经配置以管理将第二致动电压施加到相应显示元件的第二节点；以及第二放电晶体管，其经配置以响应于所述第一节点上的电压使施加到所述第二节点的电压选择性地放电。所述控制矩阵进一步包含响应于通过第一致动互连件供应的第一致动电压将所述第一节点选择性耦合到所述第二节点的电压等化开关。
在一些实施方案中，第一电路进一步包含定位于第一充电晶体管的第一端子与第一放电晶体管的第一端子之间的经配置以响应于存储于第二节点上的电压选择性保留第一节点上的电压的第三放电晶体管。在一些实施方案中，第一致动电压互连件耦合到第一充电晶体管的栅极和漏极以及电压等化开关的栅极。在一些实施方案中，第一致动电压互连件进一步耦合到第一放电晶体管的第二端子。在一些实施方案中，所述设备进一步包含耦合到第一节点的第一电容器和耦合到第二节点的第二电容器。
在一些实施方案中，所述设备进一步包含耦合到第一放电晶体管的栅极的数据存储电路，所述数据存储电路经配置以存储对应于数据输入的数据信号和将所述数据信号供应到所述第一放电晶体管的所述栅极。在一些实施方案中，数据存储电路包含耦合到第一放电晶体管的栅极的数据存储电容器，所述数据存储电容器经配置以存储对应于数据信号的电荷。在一些实施方案中，第一电路和第二电路的全部晶体管为n型金属氧化物半导体nMOS晶体管。
在一些实施方案中，所述设备进一步包含：显示器，其包含显示元件阵列和控制矩阵；处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；以及存储器装置，其经配置以与所述处理器通信。在一些实施方案中，所述设备进一步包含：驱动器电路，其经配置以将至少一信号发送到显示器；以及控制器，其经配置以将图像数据的至少一部分发送到所述驱动器电路。在一些实施方案中，所述设备进一步包含经配置以将图像数据发送到处理器的图像源模块，其中所述图像源模块包含接收器、收发器和发射器的至少一者。在一些实施方案中，显示装置进一步包含经配置以接收输入数据且将所述输入数据传送到处理器的输入装置。
本发明中所描述的标的物的另一新颖方面可实施于用于使用耦合到具有第一致动器和第二致动器的光调制器的像素电路致动所述光调制器的方法中。所述方法包含：响应于通过第一致动互连件供应的电压对所述像素电路的第一输出节点充电，所述第一输出节点耦合到第一致动器；响应于通过第二致动互连件供应的电压对所述像素电路的第二输出节点充电，所述第二输出节点耦合到第二致动器；响应于通过所述第一致动互连件供应的电压等化在所述第一输出节点和所述第二输出节点处的电压；以及响应于通过数据互连件提供的数据电压使所述第一输出节点和所述第二输出节点选择性放电。
在一些实施方案中，所述方法进一步包含在使第一输出节点和第二输出节点选择性放电之后致动闩锁电路以用于维持所述第一输出节点和所述第二输出节点处的电压。在一些实施方案中，等化第一输出节点和第二输出节点处的电压包含经由通过凭借第一致动互连件提供的电压驱动的开关容许电流在所述第一输出节点与所述第二输出节点之间流动。在一些其它实施方案中，等化第一输出节点和第二输出节点处的电压进一步包含在使第一输出节点和第二输出节点选择性放电之前经由开关中断所述第一输出节点与所述第二输出节点之间的电流流动。在一些实施方案中，对第一输出节点充电的持续时间小于对第二输出节点充电的持续时间。
本发明中所描述的标的物的另一新颖方面可实施于包含显示元件阵列和用于控制所述显示元件阵列的光学输出的控制矩阵装置的设备中。所述控制矩阵装置包含针对显示元件的每一者的第一电路，所述第一电路具有：第一充电装置，其用于管理将通过第一致动电压互连件供应的第一致动电压施加到相应显示元件的第一节点；以及第一放电装置，其用于响应于供应到所述第一放电晶体管的栅极的数据信号使施加到所述第一节点的电压选择性地放电。所述控制矩阵装置进一步包含针对显示元件的每一者的第二电路和用于响应于通过第一致动互连件供应的第一致动电压等化第一节点和第二节点处的电压的装置，所述第二电路具有：第二充电装置，其用于管理将第二致动电压施加到相应显示元件的第二节点；第二放电装置，其用于响应于所述第一节点上的电压使施加到所述第二节点的电压选择性地放电。
在一些实施方案中，第一电路进一步包含定位于第一充电装置的第一端子与第一放电装置的第一端子之间的用于响应于存储于第二节点上的电压选择性保留第一节点上的电压的第三放电装置。在一些实施方案中，所述设备进一步包含耦合到第一节点以用于存储所述第一节点处的电荷的第一电荷存储装置和耦合到第二节点以用于存储所述二节点处的电荷的第二电荷存储装置。
在以下附图和描述中阐述本说明书中所描述的标的物的一或多个实施方案的细节。尽管主要在基于机电系统(EMS)的显示器方面描述此概述中所提供的实例，然而本文中所提供的概念可应用于其它类型的显示器(例如液晶显示器(LCD)、有机发光二极管(OLED)显示器、电泳显示器和场发射显示器)以及其它非显示器EMS装置(例如EMS麦克风、传感器和光学开关)。从描述内容、图式和权利要求书将明白其它特征、方面和优点。注意，以下图式的相对尺寸可不按比例绘制。
附图说明
图1A展示示范性直观式基于微机电系统(MEMS)的显示设备的示意图。
图1B展示示范性主机装置的框图。
图2A和2B展示示范性双致动器快门组合件的视图。
图3展示可经实施以用于控制光调制器的示范性像素电路。
图4展示图3中所展示的像素电路的示范性时序图。
图5展示示范性控制矩阵800的示意图。
图6展示使用像素电路操作双致动器光调制器的过程的示范性流程图。
图7A和7B展示包含多个显示元件的示范性显示装置的系统框图。
相同元件符号和命名在各图中指示相同元件。
具体实施方式
以下描述针对出于描述本发明的新颖方面的目的的特定实施方案。然而，所属领域的一般技术人员将易于认知本文中的教示可以大量不同方式应用。所描述的实施方案可实施于可经配置以显示无论是处于运动中(例如视频)还是静止(例如静态图像)且无论是文字、图形还是图示的图像的任何装置、设备或系统中。更特定来说，设想所描述实施方案可包含于各种电子装置中或与各种电子装置相关联，所述电子装置例如(但不限于)：移动电话、具备多媒体因特网功能的蜂窝式电话、移动电视接收器、无线装置、智能型电话、装置、个人数据助理(PDA)、无线电子邮件接收器、手持式或便携式计算机、迷你笔记型计算机、笔记型计算机、智能型计算机、平板计算机、打印机、复印机、扫描器、传真装置、全球定位系统(GPS)接收器/导航器、相机、数字媒体播放器(例如MP3播放器)、摄录影机、游戏控制台、腕表、时钟、计算器、电视监视器、平板显示器、电子读取装置(例如，电子阅读器)、计算机监视器、自动显示器(包含里程计和速度计显示器等)、座舱控制和/或显示器、相机视图显示器(例如一车辆中的后视相机的显示器)、电子照片、电子广告牌或招牌、投影仪、建筑结构、微波、冷冻机、立体系统、卡式录音机或播放器、DVD播放器、CD播放器、VCR、无线电、便携式存储器芯片、清洗机、干燥机、清洗机/干燥机、停车计时器、包装(例如在包含微机电系统(MEMS)应用的机电系统(EMS)应用中以及非EMS应用中)、美学结构(例如对一件珠宝或衣物的图像的显示器)和各种EMS装置。本文中的教示还可用于非显示器应用中，例如(但不限于)：电子开关件、射频滤波器、传感器、加速计、回转仪、运动感测装置、磁强计、用于家用电器的惯性组件、家用电器产品的部分、变容二极管、液晶装置、电泳装置、驱动方案、工艺和电子测试设备。因此，所述教示并非意图限于仅在图式中描绘的实施方案，而是具有如所属领域的一般技术人员将易于明白的广泛适用性。
用于驱动双致动器光调制器的像素电路可包含耦合到致动电路的数据加载电路。利用所述数据加载电路存储从控制器接收的针对与所述光调制器相关联的像素的数据。利用所述致动电路以基于通过所述数据加载电路存储的所述数据控制所述双致动器光调制器的第一致动器和第二致动器。所述致动电路包含控制供应到所述第一致动器的电压的第一输出节点和控制供应到所述第二致动器的电压的第二输出节点。
在一些实施方案中，像素电路可分别在第一输出节点和第二输出节点处并入第一稳定化电容器和第二稳定化电容器以分别提供所述第一输出节点和所述第二输出节点处的电压稳定化。在一些实施方案中，像素电路并入耦合于第一输出节点与第二输出节点之间的等化开关以等化供应到第一致动器和第二致动器的电压。
可实施本发明中所描述的标的物的特定实施方案以实现以下潜在优点的一或多者。在控制双致动器光调制器的像素电路的输出节点处并入稳定化电容器可增加所述光调制器的可靠性。所述像素电路还可并入耦合于所述像素电路的输出节点之间的电压等化开关。所述等化开关可切换为开启状态以等化像素电路的输出节点之间的电压。通过等化所述输出节点之间的电压，在所述输出节点处归因于电容器自举的非所要电压摆动减轻。这很大程度上放宽信号时序要求且降低像素电路的操作复杂性。
图1A展示示范性直观式基于MEMS的显示设备100的示意图。所述显示设备100包含以行和列布置的多个光调制器102a到102d(一般来说“光调制器102”)。在显示设备100中，光调制器102a和102d处于容许光穿过的开启状态中。光调制器102b和102c处于阻挡光的通道的关闭状态中。通过选择性地设定光调制器102a到102d的状态，如果通过一(或若干)灯105照明显示设备100，那么可利用显示设备100对背光式显示器形成图像104。在另一实施方案中，设备100可通过反射源从所述设备正面的周围光而形成图像。在另一实施方案中，设备100可通过反射来自定位于显示器正面的一(或若干)灯的光(即，通过使用正面光)而形成图像。
在一些实施方案中，每一光调制器102对应于图像104中的像素106。在一些其它实施方案中，显示设备100可利用多个光调制器以形成图像104中的像素106。例如，显示设备100可包含三个特定颜色的光调制器102。通过选择性地开启对应于特定像素106的所述特定颜色的光调制器102的一或多者，显示设备100可产生图像104中的彩色像素106。在另一实例中，显示设备100包含每像素106两个或两个以上光调制器102以提供图像104中的明度电平。相对于图像，“像素”对应于通过图像的分辨率定义的最小图元。相对于显示设备100的结构组件，术语“像素”是指经利用以调制形成图像的单一像素的光的经组合机械组件和电组件。
显示设备100是直观式显示器，因为其可能不包含通常在投影应用中找到的成像光学装置。在投影显示器中，将形成于显示设备的表面上的图像投影到屏幕上或投影到壁上。所述显示设备实质上小于经投影的图像。在直观式显示器中，用户通过直接看向所述显示设备而看见图像，所述显示设备含有光调制器且视需要用于加强所述显示器上所见的亮度和/或对比度的背光或正面光。
直观式显示器可在透射模式或反射性模式中操作。在透射显示器中，光调制器过滤或选择性地阻断源自定位于显示器后面的一(或若干)灯的光。来自所述灯的光视需要注入到光导或“背光”中使得可均匀照明每一像素。透射直观式显示器常常建置于透明衬底或玻璃衬底上以促进其中含有光调制器的衬底直接定位于背光的顶部上的夹层式组合件布置。
每一光调制器102可包含快门108和孔隙109。为照明图像104中的像素106，定位快门108使得其容许光穿过孔隙109朝向观看者。为保持像素106未被照亮，定位快门108使得其阻挡穿过孔隙109的光的通道。在每一光调制器102中通过经由反射性材料或光吸收材料图案化的开口界定孔隙109。
显示设备还包含连接到衬底和光调制器的用于控制快门的移动的控制矩阵。所述控制矩阵包含一系列电互连件(例如，互连件110、112和114)，所述电互连件包含每像素行至少一写入启用互连件110(也称为“扫描线互连件”)、用于每一像素列的数据互连件112和将共同电压提供到全部像素或至少到来自显示设备100中的多列和多行两者的像素的共同互连件114。响应于施加适当电压(“写入启用电压VWE”)，用于给定像素行的写入启用互连件110使所述行中的像素准备接受新的快门移动指令。数据互连件112以数据电压脉冲形式传送所述新的移动指令。在一些实施方案中，施加到数据互连件112的数据电压脉冲直接促成快门的静电移动。在一些其它实施方案中，数据电压脉冲控制开关(例如，晶体管或其它非线性电路元件)，所述开关控制将通常在量值上高于数据电压的分离致动电压施加到光调制器102。接着，施加此等致动电压导致快门108的静电驱动移动。
图1B展示示范性主机装置120(即蜂窝式电话、智能型电话、PDA、MP3播放器、平板计算机、电子阅读器、迷你笔记型计算机、笔记型计算机等)的框图。主机装置120包含显示设备128、主机处理器122、环境传感器124、用户输入模块126和电源。
显示设备128包含多个扫描驱动器130(也称为“写入启用电压源”)、多个数据驱动器132(也称为“数据电压源”)、控制器134、共同驱动器138、灯140到146、灯驱动器148和显示元件阵列150(例如图1A所展示的光调制器102)。扫描驱动器130将写入启用电压施加到扫描线互连件110。数据驱动器132将数据电压施加到数据互连件112。
在显示设备的一些实施方案中，数据驱动器132经配置以将模拟数据电压提供到显示元件阵列150，尤其在以模拟方式导出图像104的明度水平的情况下。在模拟操作中，设计光调制器102使得当经由数据互连件112施加中间范围的电压时导致快门108中的中间范围的开启状态且因此图像104中的中间范围的照明状态或明度水平。在其它情况中，数据驱动器132经配置以仅将一组降低的2个、3个或4个数字电压电平施加到数据互连件112。此等电压电平经设计以依数字方式对快门108的每一者设定开启状态、关闭状态或其它离散状态。
扫描驱动器130和数据驱动器132连接到数字控制器电路134(也称为“控制器134”)。所述控制器主要以串行方式将按行和按图像帧分组以预定序列组织的数据发送到数据驱动器132。数据驱动器132可包含串行到并行数据转换器、电平偏移且对于一些应用包含数/模电压转换器。
显示设备视需要包含一组共同驱动器138(也称为共同电压源)。在一些实施方案中，共同驱动器138(例如)通过将电压供应到一系列共同互连件114而将DC共同电位提供到显示元件阵列150内的全部显示元件。在一些其它实施方案中，共同驱动器138遵循来自控制器134的命令将电压脉冲(例如能够驱动和/或起始在阵列150的多个行和列中的全部显示元件的同时致动的全域致动脉冲)或信号发出到显示元件阵列150。
用于不同显示功能的全部驱动器(例如，扫描驱动器130、数据驱动器132和共同驱动器138)通过控制器134时间同步。来自控制器的时序命令协调经由灯驱动器148的红色灯、绿色灯和蓝色灯以及白色灯(分别为140、142、144和146)的照明、显示元件阵列150内的特定行的写入启用和序列化、来自数据驱动器132的电压的输出以及提供显示元件致动的电压的输出。在一些实施方案中，所述灯是发光二极管(LED)。
控制器134确定序列化或寻址方案，可通过所述序列化或寻址方案将快门108的每一者复位到适于新图像104的照明水平。可按周期间隔设定新图像104。例如，对于视频显示器，以从10赫兹(Hz)到300赫兹的范围内的频率刷新彩色图像104或视频的帧。在一些实施方案中，将图像帧设定到阵列150是与灯140、142、144和146的照明同步使得用交替系列颜色(例如红色、绿色和蓝色)照明交替图像帧。对每一相应颜色的图像帧称为彩色子帧。在此方法(称为场序彩色方法)中，如果彩色子帧以超过20Hz的频率交替，那么人脑将把交替帧图像平均化成对具有宽广和连续范围的颜色的图像的感知。在交替实施方案中，可在显示设备100中采用具有原色的四个或四个以上灯，采用除红色、绿色和蓝色以外的原色.
在一些实施方案中，其中显示设备100经设计以用于快门108在开启状态与关闭状态之间的数字切换，控制器134通过时分灰阶方法形成图像，如先前所描述。在一些其它实施方案中，显示设备100可经由使用每像素多个快门108而提供灰阶。
在一些实施方案中，通过控制器134凭借个别行(也称为扫描线)的循序寻址而将用于图像状态104的数据加载到显示元件阵列150。对于序列中的每一行或扫描线，扫描驱动器130将写入启用电压施加到用于阵列150的所述行的写入启用互连件110且随后数据驱动器132对应于所要快门状态对选定行中的每一列供应数据电压。此过程重复直到已对阵列150中的全部行加载数据为止。在一些实施方案中，用于数据加载的选定行的序列是线性的，在阵列150中从顶部进行到底部。在一些其它实施方案中，选定行的序列经伪随机化以最小化视觉假影。且在一些其它实施方案中，通过块组织序列化，其中，对于一块，(例如)通过依序仅寻址阵列150的每第五行而将仅用于图像状态104的特定分率的数据加载到阵列150。
在替代实施方案中，显示元件阵列150和控制所述显示元件的控制矩阵可布置成除矩形行和列以外的配置。例如，所述显示元件可布置成六边形阵列或曲线行和列。一般来说，如本文中所使用，术语扫描线将指代共享写入启用互连件的任何多个显示元件。
主机处理器122通常控制主机的操作。例如，主机处理器122可为用于控制便携式电子装置的通用处理器或专用处理器。相对于包含于主机装置120内的显示设备128，主机处理器122输出图像数据以及关于主机的额外数据。此信息可包含来自环境传感器的数据(例如周围光或温度)；关于主机的信息(例如，包含主机的操作模式或剩余在所述主机的电源中的电量)；关于图像数据的内容的信息；关于图像数据的类型的信息；和/或使显示设备用于选择成像模式的指令。
用户输入模块126直接或经由主机处理器122将用户的个人偏好输送到控制器134。在一些实施方案中，用户输入模块126通过其中用户编程个人偏好(例如“较深颜色”、“较佳对比度”、“较低功率”、“增加的亮度”、“运动”、“现场演出”或“动画”)的软件加以控制。在一些其它实施方案中，此等偏好使用硬件(例如开关或拨号盘)输入到主机。到控制器134的多个数据输入引导所述控制器将数据提供到对应于最佳成像特性的各种驱动器130、132、138和148。
还可包含环境传感器模块124作为主机装置120的部分。环境传感器模块124接收关于周围环境(例如温度和/或周围光照条件)的数据。传感器模块124可经编程以区分所述装置是在室内或办公室环境中还是在明亮日光下的室外环境中或是在夜间的室外环境中操作。传感器模块124将此信息传送到显示控制器134使得控制器134可响应于周围环境而优化观看条件。
图2A和2B展示示范性基于快门的光调制器400的视图。所述光调制器(也称为“双致动器快门组合件”)400可包含用于致动快门的双致动器。双致动器快门组合件400可适于作为光调制器102并入图1A的直观式基于MEMS的显示设备100中。如图2A中所描绘，双致动器快门组合件400处于开启状态中。图2B展示处于关闭状态中的双致动器快门组合件400。快门组合件400包含在快门406的任一侧上的致动器402和404。每一致动器402和404独立受控。第一致动器(快门开启致动器402)用于开启快门406。第二相对致动器(快门关闭致动器404)用于关闭快门406。致动器402和404二者均为顺应式梁电极致动器。致动器402和404通过实质上在平行于孔隙层407(快门悬置于孔隙层407上方)的平面中驱动快门406而开启和关闭快门406。快门406通过附接到致动器402和404的锚408而悬置于孔隙层407上方的短距离处。包含沿着快门406的移动轴的附接到快门406的两端的支撑件减少快门406的平面外运动且将所述运动实质上局限于平行于衬底的平面。如下文将描述，各种不同控制矩阵可与快门组合件400一起使用。
快门406包含光可穿过的两个快门孔隙412。孔隙层407包含一组三个孔隙409。在图2A中，快门组合件400处于开启状态中且就此点来说，已致动快门开启致动器402，快门关闭致动器404处于其松弛位置中且快门孔隙412的中心线与孔隙层孔隙409的两者的中心线重合。在图2B中，快门组合件400已移动到关闭状态且就此点来说，快门开启致动器402位于其松弛位置中，已致动快门关闭致动器404且快门406的光阻断部分现处于适当位置以阻断光透射穿过孔隙409(描绘为点线)。
每一孔隙具有围绕其周边的至少一边缘。例如，矩形孔隙409具有四个边缘。在其中圆形、椭圆形、卵形或其它弯曲孔隙形成于孔隙层407中的替代实施方案中，每一孔隙可仅具有单一边缘。在一些其它实施方案中，孔隙在数学意义上无需分离或不相交而代替性地可连接。换句话说，虽然孔隙的部分或塑形区段可维持对应于每一快门，但可连接此等区段的若干者使得由多个快门共享所述孔隙的单一连续周边。
为容许具有各种出射角的光穿过处于开启状态中的孔隙412和409，有利的是对快门孔隙412提供大于孔隙层407中的孔隙409的对应宽度或尺寸的宽度或尺寸。为在关闭状态中有效地阻断光逸出，优选的是快门406的光阻断部分与孔隙409重叠。图2B展示快门406中的光阻断部分的边缘与形成于孔隙层407中的孔隙409的边缘之间的预定义重叠部416。
设计静电致动器402和404使得其电压位移行为向快门组合件400提供双稳定特性。对于快门开启致动器和快门关闭致动器的每一者，存在低于致动电压的电压范围，如果在所述致动器处于关闭状态中(其中快门经开启或关闭)时施加所述范围的电压，那么将使所述致动器保持关闭且将快门保持于适当位置(即使在将致动电压施加到相对致动器之后)。抵抗此相对力维持快门的位置所需的最小电压称为维持电压Vm。
一般来说，静电致动器(例如致动器402和404)中的电双稳定性由跨致动器的静电力是位置以及电压的强函数的事实引起。在光调制器400和450中的致动器的梁作为电容器极板。电容器极板之间的力与1/d2成比例，其中d为电容器极板之间的局部分离距离。当致动器处于关闭状态中时，致动器梁之间的局部分离非常小。因此，施加小电压可导致处于关闭状态中的致动器的致动器梁之间的相对较强力。因此，即使其它元件将相对力施加于致动器上，相对较小电压(例如Vm)也可保持所述致动器处于关闭状态中。
在双致动器光调制器(例如400和450)中，光调制器的平衡位置将通过跨致动器的每一者的电压差的组合效应确定。换句话说，考虑三个端子(即，快门开启驱动梁、快门关闭驱动梁和加载梁)的电位以及调制器位置以确定调制器上的平衡力。
对于电双稳定系统，一组逻辑规则可描述稳定状态且可用于发展对于给定光调制器的可靠寻址或数字控制方案。参考基于快门的光调制器400作为一实例，此等逻辑规则如下：
使Vs为快门或加载梁上的电位。使Vo为快门开启驱动梁上的电位。使Vc为快门关闭驱动梁上的电位。使运算式|Vo-Vs|指代快门与快门开启驱动梁之间的电压差的绝对值。使Vm为维持电压。使Vat为致动阈值电压，即，在未将Vm施加到相对驱动梁的情况下致动致动器的电压。使Vmax为对于Vo和Vc的最大可容许电位。使Vm<Vat<Vmax。接着，假定Vo和Vc保持低于Vmax：
如果|Vo-Vs|<Vm且|Vc-Vs|<Vm(规则1)
那么快门将松弛到其机械弹簧的平衡位置。
如果|Vo-Vs|>Vm且|Vc-Vs|>Vm(规则2)
那么快门将不移动，即，其将保持处于开启状态或关闭状态中，无论哪一个位置通过最后致动事件设立。
如果|Vo-Vs|>Vat且|Vc-Vs|<Vm(规则3)
那么快门将移动到开启位置中。
如果|Vo-Vs|<Vm且|Vc-Vs|>Vat(规则4)
那么快门将移动到关闭位置中。
遵循规则1，在每一致动器上的电压差接近零的情况下，快门将松弛。在许多快门组合件中，机械松弛位置仅部分开启或关闭且因此此电压条件通常在寻址方案中避免。
规则2的条件使得可能将全域致动函数包含于寻址方案中。通过维持提供至少为维持电压Vm的梁电压差的快门电压，可在不具有无意快门运动的危险的情况下在跨宽广电压范围(即使在电压差超过Vat的情况下)的寻址序列中间变更或切换快门开启电位和快门关闭电位的绝对值。
规则3和规则4的条件是一般在寻址序列期间被定为目标以确保快门的双稳定致动的条件。
维持电压差Vm可经设计或表现为致动阈值电压Vat的特定分率。对于针对有用程度的双稳定性而经设计的系统，维持电压可存在于Vat的约20％与约80％之间的范围中。此有助于确保所述系统中的电荷泄漏或寄生电压波动并不导致设定固持电压偏离出其维持范围——可导致快门的无意致动的偏离。在一些系统中，可提供特殊程度的双稳定性或滞后，其中Vm存在于Vat的约2％与约98％的范围中。然而，在此等系统中，必须注意以确保可在可用的寻址和致动时间内可靠获得V<Vm的电极电压条件。
在一些实施方案中，每一光调制器的第一致动器和第二致动器耦合到闩锁或驱动电路以确保所述光调制器的第一状态和第二状态是所述光调制器仅可呈现的两个稳定状态。
图3展示可经实施以用于控制光调制器502的示范性像素电路500。特定来说，像素电路500可用于控制双致动器光调制器，例如图2A和2B中所展示的光调制器400。像素电路500可为控制并入类似于光调制器502的光调制器的像素阵列的控制矩阵的部分。
像素电路500包含耦合到致动电路506的数据加载电路504。数据加载电路504接收和存储与像素相关联的数据，而致动电路506基于通过数据加载电路504存储的所述数据致动光调制器502。在一些实施方案(例如图3中所展示的一实施方案)中，使用金属氧化物半导体场效晶体管(MOSFET)实施像素电路500的各种组件。如所属领域的技术人员可易于理解，MOSFET是具有栅极端子、源极端子和漏极端子的三端子晶体管。所述栅极端子可作为控制端子使得关于源极端子施加到所述栅极端子的电压可将所述MOSFET切换为开启或关闭状态。在所述开启状态中，MOSFET容许从源极端子到漏极端子的电流流动或反之亦然。在所述关闭状态中，MOSFET实质上阻断从源极到漏极的任何电流流动或反之亦然。然而，像素电路500的实施方案并不限于MOSFET，且还可利用其它晶体管(例如双极结晶体管)。在一些实施方案(例如图3中所展示的实施方案)中，可仅使用nMOS型晶体管实施像素电路500的各种组件。然而，可仅使用nMOS型晶体管或使用nMOS和p型金属氧化物半导体(pMOS)型晶体管两者易于实施像素电路500。
如上文所提及，数据加载电路504用于加载与像素相关联的数据。明确来说，数据加载电路504耦合到对相同列中的全部像素为共同的数据互连件(DI)505。数据互连件505使用对应于加载到像素中的数据的电压供能。在一些实施方案中，对应于数据值1的电压可高于对应于数据值0的电压。数据加载电路504还耦合到对与像素相同的行中的全部像素为共同的写入启用互连件(WEI)507。当写入启用互连件507使用写入启用电压供能时，数据加载电路504加载提供于数据互连件505上的数据。
为完成数据加载功能，数据加载电路504包含写入启用晶体管(Mwe)508和数据存储电容器(Cdata)510。写入启用晶体管508可为可控制晶体管开关，所述可控制晶体管开关的操作可通过写入启用互连件507上的写入启用电压加以控制。写入启用晶体管508的栅极端子可耦合到写入启用互连件507。写入启用晶体管508的漏极端子或源极端子的一者可耦合到数据互连件505，而所述源极端子或所述漏极端子的另一者可耦合到数据存储电容器510。数据存储电容器510可用于存储表示通过数据互连件505提供的数据的电压。数据存储电容器510的一端子耦合到写入启用晶体管508，而数据存储电容器510的另一端子耦合到共同互连件(COM)509。所述共同互连件将共同参考电压或接地电压提供到显示设备中的全部像素。
如上文所提及，数据加载电路504耦合到致动电路506。明确来说，数据存储电容器510耦合到第一致动支电路512。致动电路506还包含交叉耦合到第一致动支电路512的第二致动支电路514。第一致动支电路512管理供应到光调制器502的第一致动器516的第一输出电压。第一致动支电路512经由第一输出节点(Out1)520耦合到第一致动器516。第二致动支电路514管理供应到光调制器502的第二致动器522的第二输出电压。第二致动支电路514经由第二输出节点(Out2)524耦合到第二致动器522。光调制器还包含快门端子523，快门端子523通常连接到对显示设备中的全部快门为共同的快门互连件(SH)525。类似于上文关于图2A和2B的快门组合件400所论述的快门电压Vs的快门电压可提供到光调制器502的快门端子523。
第一致动支电路512包含经由第一输出节点520耦合到第一致动器516的第一稳定化电容器(Cs1)532。根据第一致动器516处所要的电压(其基于通过数据互连件505提供的数据)控制跨第一稳定化电容器532的电压。第一稳定化电容器532上的电压通过第一致动支电路512中的充电和放电元件加以控制。更特定来说，第一稳定化电容器532经由所述充电元件充电且接着经由所述放电元件选择性放电。为此目的，第一致动支电路512包含作为充电元件的第一充电晶体管(Mc1)530且包含作为放电元件的第一放电晶体管(Md1)526和第二放电晶体管(Md2)528。耦合到第一致动支电路512的第一致动互连件(AC1)534用作对第一稳定化电容器532充电和使其放电的源极和槽。
第一致动互连件534经由具有一个二极管连接配置的第一充电晶体管530耦合到第一稳定化电容器532。更特定来说，第一致动互连件534耦合到第一充电晶体管530的栅极端子和漏极端子两者。第一稳定化电容器532的另一端子耦合到共同互连件509。如下文将论述，第一稳定化电容器532经由二极管连接的第一充电晶体管530通过施加到第一致动互连件534的电压充电。
从第一稳定化电容器532到第一致动互连件534的放电路径包含第一放电晶体管(Md1)526和第二放电晶体管(Md2)528。明确来说，第一稳定化电容器532在第一输出节点520处耦合到第二放电晶体管528的漏极端子。第二放电晶体管528的源极端子耦合到第一放电晶体管526的漏极端子。最终所述放电路径通过耦合到第一致动互连件534的第一放电晶体管的源极端子完成。
第二致动支电路514包含在第二输出节点524处耦合到第二致动器522的第二稳定化电容器(Cs2)540。第二致动支电路514通过控制第二稳定化电容器540的电压而控制提供到第二致动器522的电压。类似于第一致动支电路512，第二致动支电路514还包含用于对第二稳定化电容器540充电和使其放电的充电元件和放电元件。特定来说，第二致动支电路514包含作为充电元件的第一充电晶体管(Mc2)536和作为放电元件的第三放电晶体管(Md3)538。第二致动互连件(AC2)542用作对第二稳定化电容器540充电和使其放电的源极和槽。
如图3中所展示，第二致动互连件542经由具有一个二极管连接配置的第二充电晶体管536耦合到第二稳定化电容器540。更特定来说，第二致动互连件542耦合到第二充电晶体管536的栅极端子和漏极端子两者。第二充电晶体管536的源极端子在第二输出节点524处耦合到第二稳定化电容器540。如下文将论述，第二稳定化电容器540经由二极管连接的第二充电晶体管536通过第二致动互连件542上的电压充电。
从第二稳定化电容器540到第二致动互连件542的放电路径包含第三放电晶体管538。明确来说，第二稳定化电容器540在第二输出节点524处耦合到第三放电晶体管538的漏极端子，而所述第三放电晶体管的源极耦合到第二致动互连件542。
如上文所提及，第一致动支电路512和第二致动支电路514交叉耦合。明确来说，第二放电晶体管528的栅极端子耦合到第二输出节点524，而第三放电晶体管538的栅极端子耦合到其中第一放电晶体管526的漏极耦合到第二放电晶体管528的源极的节点。此交叉耦合容许致动电路506作为用于存储分别在第一稳定化电容器532和第二稳定化电容器540中的与第一致动器516和第二致动器522相关联的输出电压的闩锁。
在一些实施方案中，第一致动支电路512和第二致动支电路514还经由等化晶体管(Meq)544耦合。明确来说，等化晶体管544连接于第一致动支电路512的第一输出节点520与第二致动支电路514的第二输出节点524之间。等化晶体管544的栅极端子耦合到第一致动互连件534。通过控制等化晶体管544，可等化在第一输出节点520和第二输出节点524处的电压。
明确来说，通过将等化晶体管544切换为开启状态，可允许在第一稳定化电容器532与第二稳定化电容器540之间的电流电动。因此，如果在先前寻址循环期间跨所述稳定化电容器的一者的电压变得大于跨另一者的电压，那么将等化晶体管544切换为开启状态将导致电流在稳定化电容器532与540之间流动。所述电流流动可持续直到稳定化电容器532和540两者均处于实质上相同电位为止。当第一输出节点520和第二输出节点524处的电压分别与跨第一稳定化电容器532和第二稳定化电容器540的电压相同时，第一输出节点520处的电压还与第二输出节点524处的电压等化。
图4展示图3中所展示的像素电路500的示范性时序图600。特定来说，时序图600展示在两个寻址循环A1和A2期间的图3的像素电路500的各种节点处的电压电平。电压(Vwe)602表示写入启用互连件507上的写入启用电压，电压(Vdata)604表示数据互连件505上的数据电压，电压(VAC1)608表示第一致动互连件534上的第一致动电压，电压(VAC2)610表示第二致动互连件542上的第二致动电压，电压(VOut1)612表示第一输出节点520上的第一输出电压且电压(VOut2)614表示第二输出节点524上的第二输出电压。图4中所展示的每一电压一般在高值与低值之间摆动。但对于任何一个电压的高值和低值可或可不等于对于另一电压的高值和低值。在时序图600中各种电压的升高和降低时间仅为说明目的且不可表示此等电压的实际升高和降低时间。
第一寻址循环A1在时间t0处以写入启用互连件上的写入启用电压602升高而开始。参考图3，写入启用互连件507耦合到数据加载电路504的写入启用晶体管508的栅极端子。因此，当写入启用电压602升高时，写入启用晶体管508切换为开启状态。因此，写入启用晶体管508将容许电流在数据互连件505与数据存储电容器510之间流动。如图4中所展示，在时间t0处，数据互连件505上的数据电压602为高。因此，数据存储电容器510同样将充电到高电压。在一些时间之后，写入启用电压602降低，此导致写入启用晶体管508切换为关闭状态。因此，表示数据互连件505上的数据的电压存储于数据存储电容器510中。写入启用电压602降低指示已加载对于包含与像素电路500相关联的像素的行的数据。在此时间之后，数据互连件505可用于将数据加载到显示设备的其它行上的像素。因此，在已加载对于与像素电路500相关联的像素的数据之后，像素电路500可无视数据互连件505上的数据电压604达通过数据电压604中的交叉阴影图案指示的持续时间。
在时间t1处，图3的像素电路500进入预充电阶段。在所述预充电阶段中，第一致动电压608和第二致动电压610变高。再次参考图3，第一致动互连件534上的高的第一致动电压608引起二极管连接的第一充电晶体管530切换为开启状态。此引起将第一稳定化电容器532预充电到高电压。类似地，高的第二致动电压610引起经由二极管连接的第二充电晶体管536还将第二稳定化电容器540预充电到高电压。因此，第一输出节点520和第二输出节点524每一者置于分别对应于第一稳定化电容器532和第二稳定化电容器540的电压处。
仍参考图3和图4，第一致动互连件534上的高电压还将电压等化晶体管544切换为开启状态。如图3中所展示，电压等化晶体管544耦合于第一输出节点520与第二输出节点524之间。因此，当电压等化晶体管544切换为开启状态时，其容许电流在耦合到第一输出节点520的第一稳定化电容器532与耦合到第二输出节点524的第二稳定化电容器540之间流动。第一稳定化电容器532与第二稳定化电容器540之间的电流流动等化此两个电容器上的电压。
应注意，在不存在电压等化的情况下，第二输出节点524处的电压可归因于电容器自举而非所要地升压。明确来说，第二放电晶体管528的栅极端子与漏极端子(即，耦合到第一输出节点520的端子)之间的电容耦合于第一输出节点520与第二输出节点524之间。当在预充电阶段期间对第一稳定化电容器532充电时，第一输出节点520上的电压升高。但第一输出节点520的电压的此增加还增加通过第二放电晶体管528的栅极端子和源极端子形成的电容器的一个端子上的电压。因此，归因于电容器自举，第二输出节点524处的电压也增加。第二输出节点524处的电压的所述非所要增加可持续预充电阶段的持续时间的分率。尽管如此，第二输出节点524处的电压的增加仍可影响光调制器502的第二致动器522的可靠性。
因此，通过经由等化晶体管544提供第一输出节点520与第二输出节点524之间的电压等化，第一致动器512与第二致动器522处的电压维持实质上相等，借此降低第二致动器522的非所要操作的危险。
在时间t2处，图3的像素电路500进入更新阶段。在所述更新阶段中，第一致动电压608被拉低而第二致动电压610维持于高值。第一致动电压608降低引起第一充电晶体管530和电压等化晶体管544切换为关闭状态；因此，防止第一输出节点520与第二输出节点524之间的任何进一步电压等化。第一致动电压608降低还引起第一放电晶体管526通过存储于数据存储电容器510中的数据电压加以控制。
如上文所论述，将数据存储电容器510充电到高电压，这是因为当写入启用晶体管508切换为开启状态时通过数据互连件505提供的数据电压604为高。因此，第一放电晶体管526的栅极端子为高而其源极端子为低。因此，第一放电晶体管526切换为开启状态，将第二放电晶体管528的源极端子拉低。当第二放电晶体管528的栅极端子耦合到第二输出节点524(第二输出节点524为高)时，第二放电晶体管528也切换为开启状态。当第一放电晶体管526与第二放电晶体管528两者均切换为开启状态且第一致动互连件534处于低电压时，存储于第一稳定化电容器532中的电荷经由第一放电晶体管526和第二放电晶体管528放电。因此，如图4中所展示，第一致动电压612降低。
再次参考图3和4，当使第一稳定化电容器530放电时，第二稳定化电容器540维持于充电状态中。这是因为第二致动互连件542仍为高，此维持第二稳定化电容器540上的电荷。此外，第三放电晶体管538的栅极端子为低，这是因为其耦合到第一放电晶体管526的漏极端子。因此，第三放电晶体管538切换为关闭状态。因此，第三放电晶体管538并不对存储于第二稳定化电容器540中的电荷耗散提供路经。
如图4中所展示，图3的像素电路500在时间t3处从更新阶段转变到致动阶段，在时间t3处第二致动电压610降低。此导致二极管连接的第二充电晶体管536切换为关闭状态。因此，第二稳定化电容器540与第二致动互连件542隔离。此外，第三放电晶体管538仍切换为关闭状态。因此，不存在使存储于第二稳定化电容器540中的电荷耗散的电流路径。因此，第二稳定化电容器540维持高电压(在先前预充电阶段和更新阶段中将第二稳定化电容器540充电到所述高电压)。因此，第二输出节点524维持于高的第二输出电压614处。
如上文所提及，图3的光调制器502耦合到致动电路506。明确来说，第一致动器516耦合到第一输出节点520而第二致动器522耦合到第二输出节点524。在致动阶段期间，第一输出节点520处的第一输出电压612为低，而第二输出节点524处的第二输出电压612为高。在一些实施方案中，此引起第一致动器516被解除致动且第二致动器522经致动。当致动光调制器502的第二致动器522时，光调制器502处于开启状态中。即，光调制器502容许来自背光的光通向显示设备的正面。应理解，在一些其它实施方案中，第一输出节点520和第二输出节点540上的电压可引起光调制器502中的相对行为。例如，低的第一输出电压612可引起第一致动器516经致动，而高的第二输出电压612可引起第二致动器522被解除致动。因此，光调制器502可切换到关闭状态，借此阻断来自背光的光通向显示设备的正面。为降低电荷累积，控制器可定期改变第一致动器516和第二致动器522的配置以响应使得其可使用不同时间周期中的不同电压致动。
参考图4，致动阶段持续直到时间t4，在时间t4处第二寻址循环A2开始。然而，在第二寻址循环A2开始之前，数据互连件505上的数据电压降低。此可归因于对应于与像素电路500相关联的像素的数据的变化(从“1”到“0”)。在时间t4处，写入启用互连件507上的写入启用电压602升高。如上文相对于第一寻址循环A1所描述，写入启用电压602容许提供于数据互连件505上的数据存储于数据存储电容器510中。因此，在写入启用电压602降低之后，数据存储电容器510放电到表示数据互连件505上的数据值“0”的低值。
在时间t5处，图3的像素电路500进入预充电阶段。如在第一寻址循环A1中，第二寻址循环A2的预充电阶段还将第一稳定化电容器532和第二稳定化电容器540预充电到高电压。这是通过使第一致动电压608和第二致动电压610升高而完成。此外，当第一致动电压608为高时，等化晶体管544切换为开启状态。此等化第一稳定化电容器532和第二稳定化电容器540的电压。当第二稳定化电容器540上的第二致动电压614也为高时，第二放电晶体管528切换为开启状态，此导致第三放电晶体管538的栅极端子上的电压为高。但，因为第二致动电压610为高，第三放电晶体管538并不切换为开启状态且因此并不使第二稳定化电容器540放电。在预充电阶段结束时，分别在第一致动节点520和第二致动节点524上的第一输出电压612和第二输出电压614为高。
在时间t6处，图3的像素电路500进入更新阶段。在所述更新阶段中，第一致动互连件534上的第一致动电压604降低。此容许第一放电晶体管526响应于存储于数据存储电容器510中的数据值。但数据存储电容器510的数据电压为低。因此，第一放电晶体管526保持切换为关闭状态。此外，因为第一致动电压608为低，第一充电晶体管530切换为关闭状态。此外，等化晶体管544也切换为关闭状态，使第一输出节点530与第二输出节点524隔离。因此，维持第一稳定化电容器532上的电荷导致第一致动电压612保持为高。
在时间t7处，更新阶段以第二致动互连件542上的第二致动电压610降低而结束。因此，第二充电晶体管536的栅极端子电压降低。此引起第二充电晶体管536切换为关闭状态。此外，第三放电晶体管538的源极端子(其接收第二致动电压610)也降低。当第三放电晶体管538的栅极为高时，第三放电晶体管538切换为开启状态。因此，第二稳定化电容器540放电。因此，第二输出节点524上的第二致动电压612被拉低。
因此，在第二寻址循环A2的致动阶段期间，供应到光调制器502的第一致动器516的第一致动电压为高，而提供到第二致动器522的第二致动电压614为低。因此，致动第一致动器516而并未致动第二致动器522。当致动光调制器502的第一致动器522时，光调制器502处于关闭状态中。即，光调制器502并不容许来自背光的光通向显示设备的正面。
图5展示示范性控制矩阵800的示意图。控制矩阵800适用于控制并入到图1A的基于MEMS的显示设备100中的光调制器。控制矩阵800可寻址像素802阵列。每一像素802可包含光调制器804，例如图2A和2B的双致动器快门组合件400。每一像素802还可包含像素电路806，例如图3的像素电路500。虽然图5展示具有仅两个像素802行和两个像素802列的控制矩阵，但应理解控制矩阵800可包含额外多个像素802行和额外多个像素802列。
控制矩阵800包含针对控制矩阵800中的每一像素802行的写入启用互连件(WEI)808和针对控制矩阵800中的每一像素802列的数据互连件(DI)810。图3中所展示的写入启用互连件507和数据互连件505是此等互连件的实例。每一写入启用互连件808将写入启用电压源电连接到对应像素802行中的像素802。每一数据互连件810将数据电压源电连接到对应像素802列中的像素802。
控制矩阵800还包含对控制矩阵800的多个行和多个列中的像素802为共同的互连件。在一些实施方案中，互连件对控制矩阵800的全部行和列中的像素802为共同的。控制矩阵800包含第一致动互连件(AC1)812、第二致动互连件(AC2)814、共同互连件(COM)816和快门互连件(SH)818。图3中所展示的第一致动互连件534、第二致动互连件542、共同互连件509和快门互连件525是此等互连件的实例。就此点来说，第一致动互连件812和第二致动互连件814可对像素电路802的操作提供第一致动电压和第二致动电压，共同互连件816可对像素电路806的操作提供共同或接地参考电压且快门互连件818可将快门电压提供到每一光调制器804中的每一快门。
在操作中，为形成图像，控制矩阵800通过依次将写入启用电压施加到每一写入启用互连件808而按序写入启用矩阵800中的每一行。当所述行经写入启用时，数据电压选择性地施加到数据互连件810。对于经写入启用行，施加写入启用电压使每一像素电路806的数据加载电路能够存储提供于数据互连件810上的数据电压。在将数据提供到全部行中的全部像素802之后，控制矩阵800以类似于上文关于图3和4的针对第一致动互连件534和第二致动互连件542所展示的方式的方式控制第一致动互连件812和第二致动互连件814上的电压。
图6展示使用像素电路操作双致动器光调制器的过程700的示范性流程图。特定来说，过程700包含：响应于通过第一致动互连件供应的电压对像素电路的第一输出节点充电，所述第一输出节点耦合到光调制器的第一致动器(阶段702)；响应于通过第二致动互连件供应的电压对所述像素电路的第二输出节点充电，所述第二输出节点耦合到所述光调制器的第二致动器(阶段704)；响应于通过所述第一致动互连件供应的电压等化在所述第一输出节点和所述第二输出节点处的电压(阶段706)；以及响应于通过数据互连件提供的数据电压使所述第一输出节点和所述第二输出节点选择性放电(阶段708)。
过程700以响应于通过第一致动互连件供应的电压对像素电路的第一输出节点(所述第一输出节点耦合到光调制器的第一致动器)充电开始(阶段702)。此过程阶段的一实例已在上文关于图3和4论述。明确来说，图3展示通过像素电路500控制的光调制器502。像素电路500的第一输出节点520耦合到光调制器502的第一致动器516。如图4中所展示，第一输出节点520在时间t1处响应于通过第一致动互连件534提供的第一致动电压608而预充电。特定来说，当第一致动电压608升高时，耦合到第一输出节点520的第一稳定化电容器532经由二极管连接的第一充电晶体管530充电。
过程700还包含响应于通过第二致动互连件供应的电压对像素电路的第二输出节点(所述第二输出节点耦合到光调制器的第二致动器)充电(阶段704)。此过程阶段的一实例已在上文关于图3和4论述。明确来说，图3展示像素电路500的第二输出节点524耦合到光调制器502的第二致动器522。如图4中所展示，第二输出节点524在时间t1处响应于通过第二致动互连件542提供的第二致动电压610而预充电。特定来说，当第二致动电压610升高时，耦合到第二输出节点524的第二稳定化电容器540经由二极管连接的第二充电晶体管536充电。
过程700还包含响应于通过第一致动互连件供应的电压等化在第一输出节点和第二输出节点处的电压(阶段706)。此过程阶段的一实例已在上文关于图3和4论述。特定来说，图4展示在时间t1处，当第一致动电压608升高时，第一输出节点520处的第一输出电压612等于第二输出节点524处的第二输出电压614。所述电压的等化通过凭借第一致动互连件534上的第一致动电压608将图3中所展示的等化晶体管544切换为开启状态而进行。
过程700还包含响应于通过数据互连件提供的数据电压使第一输出节点和第二输出节点选择性放电(阶段708)。此过程阶段的一实例已在上文关于图3和4论述。特定来说，图4展示在时间t2处且再次在时间t6处，第一输出节点电压612和第二输出节点电压614的一者被拉低，指示经放电的对应节点。如图3中所展示，第一输出节点520或第二输出节点524的放电基于在第一放电晶体管526的基极端子处输入的数据电压。如果所述数据电压为高，那么第一输出节点520放电，但如果所述数据电压为低，那么第二输出节点524放电。
图7A和7B展示包含多个显示元件的示范性显示装置40的系统块。显示装置40可为(例如)智能型电话、蜂窝式电话或移动电话。然而，显示装置40的相同组件或其轻微变动也说明各种类型的显示装置，例如电视、计算机、平板计算机、电子阅读器、手持式装置和便携式媒体装置。
显示装置40包含壳体41、显示器30、天线43、扬声器45、输入装置48和麦克风46。壳体41可由包含射出成型和真空形成的各种工艺的任一者形成。此外，壳体41可由各种材料的任一者制成，所述材料包含(但不限于)：塑胶、金属、玻璃、橡胶和陶瓷或其组合。壳体41可包含可与具有不同颜色或含有不同标识、图像或符号的其它可移除部分互换的可移除部分(未展示)。
如本文中所描述，显示器30可为包含双稳定或模拟显示器的各种显示器的任一者。显示器30还可经配置以包含平板显示器(例如等离子体、电致发光(EL)显示器、OLED、超扭转向列型(STN)显示器、LCD或薄膜晶体管(TFT)LCD)或非平板显示器(例如阴极射线管(CRT)或其它管式装置)。此外，如本文中所描述，显示器30可包含机械的基于光调制器的显示器。
显示装置40的组件示意性地展示于图7B中。显示装置40包含壳体41且可包含至少部分围封于所述壳体中的额外组件。例如，显示装置40包含网络接口27，网络接口27包含可耦合到收发器47的天线43。网络接口27可为可显示于显示装置40上的图像数据源。因此，网络接口27是图像源模块的一个实例，但处理器21和输入装置48也可用作图像源模块。收发器47连接到处理器21，处理器21连接到调节硬件52。调节硬件52可经配置以调节信号(例如滤波或以其它方式操纵信号)。调节硬件52可连接到扬声器45和麦克风46。处理器21还可连接到输入装置48和驱动器控制器29。驱动器控制器29可耦合到帧缓冲器28和阵列驱动器22，阵列驱动器22继而可耦合到显示阵列30。显示装置40中包含图7A中未特定描绘的元件的一或多个元件可经配置以作为存储器装置运作且经配置以与处理器21通信。在一些实施方案中，电力供应器50可将电力提供到特定显示装置40设计中的实质上全部组件。
网络接口27包含天线43和收发器47使得显示装置40可经由网络与一或多个装置通信。网络接口27还可具有一些处理能力以舒解(例如)处理器21的数据处理要求。天线43可发射和接收信号。在一些实施方案中，天线43根据包含IEEE16.11(a)、(b)或(g)的IEEE16.11标准或包含IEEE802.11a、b、g、n的IEEE802.11标准及其进一步实施方案发射和接收RF信号。在一些其它实施方案中，天线43根据标准发射和接收RF信号。在蜂窝式电话的情况中，天线43可经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用包无线电服务(GPRS)、增强型数据GSM环境(EDGE)、地面中继式无线电(TETRA)、宽带-CDMA(W-CDMA)、演进数据优化(EV-DO)、1xEV-DO、EV-DORevA、EV-DORevB、高速包存取(HSPA)、高速下行链路包存取(HSDPA)、高速上行链路包存取(HSUPA)、演进高速包存取(HSPA+)、长期演进(LTE)、AMPS或用于在无线网络(例如利用3G、4G或5G技术的系统)内通信的其它已知信号。收发器47可预处理从天线43接收的信号使得所述信号可通过处理器21接收且通过处理器21进一步操纵。收发器47还可处理从处理器21接收的信号使得可从显示装置40经由天线43发射所述信号。
在一些实施方案中，收发器47可由接收器取代。此外，在一些实施方案中，网络接口27可由图像源取代，所述图像源可存储或产生待发送到处理器21的图像数据。处理器21可控制显示装置40的整体操作。处理器21接收数据(例如来自网络接口27或图像源的经压缩图像数据)且将所述数据处理成原始图像数据或处理成可易于处理成原始图像数据的格式。处理器21可将经处理数据发送到驱动器控制器29或发送到帧缓冲器28以用于存储。原始数据通常指代识别图像内的每一位置处的图像特性的信息。例如，此等图像特性可包含颜色、饱和度和灰阶电平。
处理器21可包含用以控制显示装置40的操作的微控制器、CPU或逻辑单元。调节硬件52可包含用于将信号发射到扬声器45和用于从麦克风46接收信号的放大器和滤波器。调节硬件52可为显示装置40内的离散组件或可并入于处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28获取通过处理器21产生的原始图像数据且可将所述原始图像数据适当重新格式化以用于高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化成具有类光栅格式的数据流使得其具有适于跨显示阵列30扫描的时间次序。接着，驱动器控制器29将经格式化的信息发送到阵列驱动器22。尽管驱动器控制器29(例如LCD控制器)通常作为独立集成电路(IC)与系统处理器21相关联，然而可以许多方式实施此等控制器。例如，控制器可作为硬件嵌入于处理器21中，作为软件嵌入于处理器21中或与阵列驱动器22完全集成于硬件中。
阵列驱动器22可从驱动器控制器29接收经格式化的信息且可将视频数据重新格式化成每秒多次施加到来自显示器的显示元件的x-y矩阵的数百个和有时数千个(或更多)引线的一组平行波形。在一些实施方案中，阵列驱动器22和显示阵列30是显示模块的一部分。在一些实施方案中，驱动器控制器29、阵列驱动器22和显示阵列30是显示模块的一部分。
在一些实施方案中，驱动器控制器29、阵列驱动器22和显示阵列30适于本文中所描述的显示器类型的任一者。例如，驱动器控制器29可为常规显示控制器或双稳定显示控制器(例如机械光调制器显示元件控制器)。此外，阵列驱动器22可为常规驱动器或双稳定显示驱动器(例如机械光调制器显示元件控制器)。此外，显示阵列30可为常规显示阵列或双稳定显示阵列(例如包含机械光调制器显示元件阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成。此实施方案在高度集成系统(例如，移动电话、便携式电子装置、表或小区域显示器)中可为有用的。
在一些实施方案中，输入装置48可经配置以容许(例如)用户控制显示装置40的操作。输入装置48可包含小键盘(例如QWERTY键盘或电话小键盘)、按钮、开关、摇杆、触敏屏幕、与显示阵列30集成的触敏屏幕或压感或热感薄膜。麦克风46可经配置作为显示装置40的输入装置。在一些实施方案中，经由麦克风46的语音命令可用于控制显示装置40的操作。
电力供应器50可包含各种能量存储装置。例如，电力供应器50可为可再充电电池，例如镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，所述可再充电电池可使用来自(例如)壁式插座或光伏装置或阵列的电力充电。替代性地，所述可再充电电池可无线充电。电力供应器50还可为可再生能源、电容器或包含塑胶太阳能电池或太阳能电池涂料的太阳能电池。电力供应器50还可经配置以从壁式插座接收电力。
在一些实施方案中，控制可编程性驻留于可定位于电子显示系统中的若干位置处的驱动器控制器29中。在一些其它实施方案中，控制可编程性驻留于阵列驱动器22中。可在任何数目个硬件和/或软件组件中和在各种配置中实施上文所描述的优化。
如本文中所使用，指代一项目列表“的至少一者”的短语指代包含单一部件的所述项目的任何组合。作为一实例，“a、b或c的至少一者”意图涵盖：a、b、c、a-b、a-c、b-c和a-b-c。
结合本文中所揭示的实施方案描述的各种说明性逻辑、逻辑块、模块、电路和算法过程可实施为电子硬件、计算机软件或两者的组合。已在功能性方面大体上描述硬件和软件的可互换性且已在上文所描述的各种说明性组件、块、模块、电路和过程中展示所述可互换性。在硬件中还是在软件中实施此功能性取决于施加于整体系统上的特定应用和设计约束。
可使用通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中所描述的功能的其任何组合实施或执行用于实施结合本文中所揭示的方面描述的各种说明性逻辑、逻辑块、模块和电路的硬件和数据处理设备。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合)、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置。在一些实施方案中，可通过特定针对给定功能的电路执行特定过程和方法。
在一或多个方面中，可在包含本说明书中所揭示的结构及其结构等效物的硬件、数字电子电路、计算机软件、固件中或在其任何组合中实施所描述的功能。本说明书中所描述的标的物的实施方案还可实施为在计算机存储媒体上编码的用于通过数据处理设备执行或用以控制数据处理设备的操作的一或多个计算机程序(即，计算机程序指令的一或多个模块)。
如果实施于软件中，那么所述功能可作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体发射。本文中所揭示的方法或算法的过程可实施于可驻留于计算机可读媒体上的处理器可执行的软件模块中。计算机可读媒体包含计算机存储媒体和通信媒体(所述通信媒体包含可经启用以将计算机程序从一处传递到另一处的任何媒体)两者。一存储媒体可为可通过计算机存取的任何可用媒体。通过实例且非限制方式，此等计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于以指令或数据结构的形式存储所要程序码且可通过计算机存取的任何其它媒体。并且，可将任何连接适当地称为计算机可读媒体。如本文中所使用的磁盘和光盘包含紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘和蓝光光盘(其中磁盘通常以磁性方式再现数据，而光盘使用激光以光学方式再现数据)。以上的组合也应包含在计算机可读媒体的范围内。此外，一方法或算法的操作可作为代码和指令的一个或任何组合或集合驻留于可并入到计算机程序产品中的机械可读媒体和计算机可读媒体上。
所属领域的技术人员可易于明白本发明中所描述的对实施方案的各种修改，且本文中所定义的一般原理可在不脱离本发明的精神或范围的情况下应用于其它实施方案。因此，权利要求书并非意图限于本文中所展示的实施方案，而是应被赋予与本文中所揭示的本发明、原理和新颖特征一致的最广泛范围。
此外，所属领域的一般技术人员将易于理解，术语“上部”和“下部”有时为了易于描述图式而使用且指示对应于在适当定向页面上的图式的定向的相对位置且可能并不反映如所实施的任何装置的适当定向。
还可在单一实施方案中组合实施在单独实施方案的上下文中描述于本说明书中的特定特征。相反地，还可在多个实施方案中个别地实施或在任何合适子组合中实施在单一实施方案的上下文中描述的各种特征。此外，尽管在上文可将特征描述为以特定组合起作用且即使最初如此主张，然而在一些情况中，来自所主张的组合的一或多个特征可从所述组合删去且所述所主张的组合可指向子组合或子组合的变动。
类似地，虽然在图式中以特定次序描绘操作，但此不应理解为需要以所展示的特定次序或以循序次序执行此等操作或执行全部经展示的操作以实现所要结果。此外，图式可以流程图形式示意性地描绘一或多个示范性过程。然而，未经描绘的其它操作可并入经示意性展示的示范性过程中。例如，可在经展示操作的任一者之前、之后、同时或期间执行一或多个额外操作。在特定情况中，多任务和并行处理可为有利的。此外，在上文所描述的实施方案中的各种系统组件的分离不应理解为在全部实施方案中均需要此分离，且应理解所描述的程序组件和系统通常可一起集成于单一软件产品中或经封装到多个软件产品中。此外，其它实施方案在所附权利要求书的范围内。在一些情况中，叙述于权利要求书中的动作可以不同次序执行且仍实现所要结果。

Claims (20)

1.一种设备，其包括：
显示元件阵列；以及
控制矩阵，其经配置以控制所述显示元件阵列的光学输出，所述控制矩阵包含针对所述显示元件的每一者的：
第一电路，其包含：
第一充电晶体管，其经配置以管理将通过第一致动电压互连件供应的第一致动电压施加到相应显示元件的第一节点，以及
第一放电晶体管，其经配置以响应于供应到所述第一放电晶体管的栅极的数据信号使施加到所述第一节点的所述电压选择性地放电；
第二电路，其包含：
第二充电晶体管，其经配置以管理将第二致动电压施加到所述相应显示元件的第二节点，以及
第二放电晶体管，其经配置以响应于所述第一节点上的所述电压使施加到所述第二节点的所述电压选择性地放电；以及
电压等化开关，其响应于通过所述第一致动互连件供应的所述第一致动电压将所述第一节点选择性耦合到所述第二节点。
2.根据权利要求1所述的设备，其中所述第一电路进一步包含：
定位于所述第一充电晶体管的第一端子与所述第一放电晶体管的第一端子之间的经配置以响应于存储于所述第二节点上的电压选择性保留所述第一节点上的电压的第三放电晶体管。
3.根据权利要求1所述的设备，其中所述第一致动电压互连件耦合到所述第一充电晶体管的栅极和漏极以及所述电压等化开关的栅极。
4.根据权利要求3所述的设备，其中所述第一致动电压互连件进一步耦合到所述第一放电晶体管的第二端子。
5.根据权利要求1所述的设备，其进一步包括耦合到所述第一节点的第一电容器和耦合到所述第二节点的第二电容器。
6.根据权利要求1所述的设备，其进一步包含耦合到所述第一放电晶体管的所述栅极的数据存储电路，所述数据存储电路经配置以存储对应于数据输入的所述数据信号和将所述数据信号供应到所述第一放电晶体管的所述栅极。
7.根据权利要求6所述的设备，其中所述数据存储电路包含耦合到所述第一放电晶体管的所述栅极的数据存储电容器，所述数据存储电容器经配置以存储对应于所述数据信号的电荷。
8.根据权利要求1所述的设备，其中所述第一电路和所述第二电路的全部晶体管是nMOS晶体管。
9.根据权利要求1所述的设备，其进一步包括：
显示器，其包含：
所述显示元件阵列，以及
所述控制矩阵，
处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；以及
存储器装置，其经配置以与所述处理器通信。
10.根据权利要求9所述的设备，所述显示器进一步包含：
驱动器电路，其经配置以将至少一信号发送到所述显示器；以及
控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。
11.根据权利要求9所述的设备，其进一步包含：
经配置以将所述图像数据发送到所述处理器的图像源模块，其中所述图像源模块包括接收器、收发器和发射器的至少一者。
12.根据权利要求9所述的设备，所述显示装置进一步包含：
输入装置，其经配置以接收输入数据且将所述输入数据传送到所述处理器。
13.一种用于使用耦合到具有第一致动器和第二致动器的光调制器的像素电路致动所述光调制器的方法，所述方法包括：
响应于通过第一致动互连件供应的电压对所述像素电路的第一输出节点充电，所述第一输出节点耦合到所述第一致动器；
响应于通过第二致动互连件供应的电压对所述像素电路的第二输出节点充电，所述第二输出节点耦合到所述第二致动器；
响应于通过所述第一致动互连件供应的所述电压等化在所述第一输出节点和所述第二输出节点处的电压；以及
响应于通过数据互连件提供的数据电压使所述第一输出节点和所述第二输出节点选择性放电。
14.根据权利要求13所述的方法，其进一步包括：
在使所述第一输出节点和所述第二输出节点选择性放电之后致动闩锁电路以用于维持所述第一输出节点和所述第二输出节点处的电压。
15.根据权利要求13所述的方法，其中等化所述第一输出节点和所述第二输出节点处的电压包含经由通过凭借所述第一致动互连件提供的所述电压驱动的开关容许电流在所述第一输出节点与所述第二输出节点之间流动。
16.根据权利要求15所述的方法，其中等化所述第一输出节点和所述第二输出节点处的电压进一步包含在使所述第一输出节点和所述第二输出节点选择性放电之前经由所述开关中断所述第一输出节点与所述第二输出节点之间的电流流动。
17.根据权利要求13所述的方法，其中对所述第一输出节点充电的持续时间小于对所述第二输出节点充电的持续时间。
18.一种设备，其包括：
显示元件阵列；以及
控制矩阵装置，其用于控制所述显示元件阵列的光学输出，所述控制矩阵装置包含针对所述显示元件的每一者的：
第一电路，其包含：
第一充电装置，其用于管理将通过第一致动电压互连件供应的第一致动电压施加到相应显示元件的第一节点，以及
第一放电装置，其用于响应于供应到所述第一放电晶体管的栅极的数据信号使施加到所述第一节点的所述电压选择性地放电；
第二电路，其包含：
第二充电装置，其用于管理将第二致动电压施加到所述相应显示元件的第二节点，以及
第二放电装置，其用于响应于所述第一节点上的所述电压使施加到所述第二节点的所述电压选择性地放电；以及
用于响应于通过所述第一致动互连件供应的所述第一致动电压等化所述第一节点和所述第二节点处的电压的装置。
19.根据权利要求18所述的设备，其中所述第一电路进一步包含：
定位于所述第一充电装置的第一端子与所述第一放电装置的第一端子之间的用于响应于存储于所述第二节点上的电压选择性保留所述第一节点上的电压的第三放电装置。
20.根据权利要求18所述的设备，其进一步包括耦合到所述第一节点以用于存储所述第一节点处的电荷的第一电荷存储装置和耦合到所述第二节点以用于存储所述第二节点处的电荷的第二电荷存储装置。
CN201480017824.8A 2013-04-01 2014-03-28 具有电压等化的显示元件像素电路 Pending CN105051807A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/854,687 US9135867B2 (en) 2013-04-01 2013-04-01 Display element pixel circuit with voltage equalization
US13/854,687 2013-04-01
PCT/US2014/032206 WO2014165405A1 (en) 2013-04-01 2014-03-28 Display element pixel circuit with voltage equalization

Publications (1)

Publication Number Publication Date
CN105051807A true CN105051807A (zh) 2015-11-11

Family

ID=50555292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480017824.8A Pending CN105051807A (zh) 2013-04-01 2014-03-28 具有电压等化的显示元件像素电路

Country Status (6)

Country Link
US (1) US9135867B2 (zh)
JP (1) JP2016521376A (zh)
KR (1) KR20150139562A (zh)
CN (1) CN105051807A (zh)
TW (1) TW201503090A (zh)
WO (1) WO2014165405A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659340B (zh) * 2018-01-25 2019-05-11 大陸商北京集創北方科技股份有限公司 用以使顯示器之tft矩陣充電狀態均勻化的控制方法及利用其之驅動裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235047B2 (en) 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US20170092183A1 (en) * 2015-09-24 2017-03-30 Pixtronix, Inc. Display apparatus including pixel circuits for controlling light modulators
US9818347B2 (en) * 2016-03-29 2017-11-14 Snaptrack, Inc. Display apparatus including self-tuning circuits for controlling light modulators
CN106169275B (zh) * 2016-09-20 2019-01-22 武汉华星光电技术有限公司 一种oled显示面板及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801289B2 (ja) 2000-07-11 2011-10-26 株式会社半導体エネルギー研究所 マイクロミラーデバイス、プロジェクター、プリンター、及び複写機
US6781742B2 (en) 2000-07-11 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Digital micromirror device and method of driving digital micromirror device
US6775048B1 (en) 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
US7129925B2 (en) 2003-04-24 2006-10-31 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
US7292235B2 (en) 2003-06-03 2007-11-06 Nec Electronics Corporation Controller driver and display apparatus using the same
US7161728B2 (en) 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7843410B2 (en) * 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7345805B2 (en) 2004-09-27 2008-03-18 Idc, Llc Interferometric modulator array with integrated MEMS electrical switches
US8482496B2 (en) * 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US7501862B2 (en) 2007-06-22 2009-03-10 Himax Technologies Limited Comparator with low offset voltage
CN101999091B (zh) 2008-02-12 2013-08-14 皮克斯特隆尼斯有限公司 带有应力梁的机械式光调制器
US9235047B2 (en) 2011-06-01 2016-01-12 Pixtronix, Inc. MEMS display pixel control circuits and methods
US8692582B1 (en) * 2012-01-06 2014-04-08 Altera Corporation Latched comparator circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659340B (zh) * 2018-01-25 2019-05-11 大陸商北京集創北方科技股份有限公司 用以使顯示器之tft矩陣充電狀態均勻化的控制方法及利用其之驅動裝置

Also Published As

Publication number Publication date
JP2016521376A (ja) 2016-07-21
KR20150139562A (ko) 2015-12-11
WO2014165405A1 (en) 2014-10-09
US20140292738A1 (en) 2014-10-02
TW201503090A (zh) 2015-01-16
US9135867B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
US20150348496A1 (en) Systems and methods for selecting display operation modes
US20160093269A1 (en) Laser-Pumped Phosphor Backlight and Methods
KR101677112B1 (ko) 올 n-타입 트랜지스터 인버터 회로
TWI539182B (zh) 具有機電系統（ｅｍｓ）顯示元件之裝置及其形成方法
US20160203801A1 (en) Low capacitance display address selector architecture
US20140085274A1 (en) Display devices and display addressing methods utilizing variable row loading times
CN105051807A (zh) 具有电压等化的显示元件像素电路
TWI622035B (zh) 包括用於控制光調制器的自調諧電路的顯示器裝置
US20140333598A1 (en) Display Apparatus Incorporating Varying Threshold Voltage Transistors
CN105593922A (zh) 经配置用于较低分辨率合成色彩子字段的显示的显示设备
US20170092183A1 (en) Display apparatus including pixel circuits for controlling light modulators
CN103988249A (zh) 用于控制显示设备的电路
CN105378823A (zh) 经配置以用于模拟控制的数字光调制器
TW201532019A (zh) 疊接驅動器電路
TW201541443A (zh) 包括電荷補償電容器之數位光調變器電路
CN105026979B (zh) 用于mems光调制器的不对称行程
TW201610957A (zh) 結合資料回饋迴路之顯示電路
TWI519815B (zh) 用於電子顯示器中之多狀態快門組件
TW201539034A (zh) 包括平坦化層之顯示器孔隙像素電路架構
TW201621393A (zh) 遞色顯示器及遞色方法與裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170113

Address after: American California

Applicant after: NUJIRA LTD.

Address before: American California

Applicant before: Pixtronix, Inc.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151111