CN109859682B - 驱动电路及其驱动方法、显示装置 - Google Patents

驱动电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN109859682B
CN109859682B CN201910243901.6A CN201910243901A CN109859682B CN 109859682 B CN109859682 B CN 109859682B CN 201910243901 A CN201910243901 A CN 201910243901A CN 109859682 B CN109859682 B CN 109859682B
Authority
CN
China
Prior art keywords
node
driving
transistor
current source
source module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910243901.6A
Other languages
English (en)
Other versions
CN109859682A (zh
Inventor
岳晗
陈小川
玄明花
于静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910243901.6A priority Critical patent/CN109859682B/zh
Publication of CN109859682A publication Critical patent/CN109859682A/zh
Priority to US16/764,804 priority patent/US11158242B2/en
Priority to PCT/CN2019/125585 priority patent/WO2020192188A1/en
Application granted granted Critical
Publication of CN109859682B publication Critical patent/CN109859682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

本公开提供了一种驱动电路及其驱动方法、显示装置。该驱动电路包括：电流源模块，分别连接待驱动元件和第一数据线，用于通过所述第一数据线接收第一数据信号，并根据所述第一数据信号控制向所述待驱动元件提供的驱动电流的大小；时间控制模块，分别连接所述电流源模块、第二数据线和脉冲信号端，用于通过所述第二数据线接收第二数据信号，通过所述脉冲信号端接收周期脉冲信号，并根据所述第二数据信号以及所述周期脉冲信号控制每个驱动周期内所述电流源模块向所述待驱动元件提供驱动电流的时长。本公开可以帮助减轻特性容易随电流密度漂移的发光器件所引发的显示缺陷，提升相关显示产品的显示性能。

Description

驱动电路及其驱动方法、显示装置
技术领域
本公开涉及显示领域，特别涉及一种驱动电路及其驱动方法、显示装置。
背景技术
电致发光(Electroluminescent，EL)是指电流通过物质时或物质处于强电场下发光的现象，利用这一现象可以制成电致发光器件，例如有机发光二极管(Organic Light-Emitting Diode,OLED)、量子点发光二极管(Quantum Dot Light Emitting Diode，QLED)、微型发光二极管(Micro Light Emitting Diode，MicroLED)等类型的发光器件。
依照器件类型的不同，一些发光器件的特性容易随电流密度的变化而漂移。即，随着电流密度的变化，这些发光器件不仅在发光亮度上会发生显著变化，在其他方面的特性上也会发生显著变化。例如，某些发光器件的发光色坐标会在电流密度过小或过大时发生显著偏移，又如，某些发光器件的发光效率会在一定电流密度范围内过低。在应用于显示器时，具有这些特点的发光器件容易引发各种显示缺陷，例如色偏、画面过暗、对比度过低，等等。
发明内容
本公开提供一种驱动电路及其驱动方法、显示装置，可以帮助减轻特性容易随电流密度漂移的发光器件所引发的显示缺陷。
第一方面，本公开提供了一种驱动电路，所述驱动电路包括：
电流源模块，所述电流源模块分别连接待驱动元件和第一数据线，所述电流源模块用于通过所述第一数据线接收第一数据信号，并根据所述第一数据信号控制向所述待驱动元件提供的驱动电流的大小；
时间控制模块，所述时间控制模块分别连接所述电流源模块、第二数据线和脉冲信号端，所述时间控制模块用于通过所述第二数据线接收第二数据信号，通过所述脉冲信号端接收周期脉冲信号，并根据所述第二数据信号以及所述周期脉冲信号控制每个驱动周期内所述电流源模块向所述待驱动元件提供驱动电流的时长。
在一种可能的实现方式中，所述时间控制模块包括：
第一开关单元，所述第一开关单元分别连接所述电流源模块和第一节点，所述第一开关单元用于根据所述第一节点处的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路的导通和断开；
第一保持单元，所述第一保持单元的第一端连接所述脉冲信号端，所述第一保持单元的第二端连接所述第一节点，所述第一保持单元用于保持第一端与第二端之间的电压差；
第一写入单元，所述第一写入单元分别连接所述第二数据线、第一扫描线和所述第一节点，所述第一写入单元用于根据所述第一扫描线上的电平控制所述第二数据线与所述第一节点之间的导通和断开。
在一种可能的实现方式中，所述第一开关单元包括第一晶体管，所述第一保持单元包括第一电容，所述第一写入单元包括第二晶体管，
所述第一晶体管的栅极连接所述第一节点，所述第一晶体管的第一极连接所述电流源模块，所述第一晶体管的第二极连接所述第一节点，
所述第一电容的第一端连接所述第一保持单元的第一端，所述第二电容的第二端连接所述第一保持单元的第二端，
所述第二晶体管的栅极连接所述第一扫描线，所述第二晶体管的第一极连接所述第二数据线，所述第二晶体管的第二极连接所述第一节点。
在一种可能的实现方式中，所述时间控制模块包括：
第二开关单元，所述第二开关单元分别连接所述电流源模块、第二节点和第三节点，所述第二开关单元用于根据所述第二节点和所述第三节点的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路断开；
第二写入单元，所述第二写入单元分别连接所述第二数据线、第一扫描线和所述第二节点，所述第二写入单元用于根据所述第一扫描线上的电平控制所述第二数据线与所述第二节点之间的导通和断开；
第三开关单元，所述第三开关单元分别连接所述第二节点、所述第三节点和所述脉冲信号端，所述第三开关单元用于根据所述第二节点处的电平控制所述脉冲信号端与所述第三节点之间的导通和断开。
在一种可能的实现方式中，所述第二开关单元包括第三晶体管和第四晶体管，所述第二写入单元包括第五晶体管，所述第三开关单元包括第六晶体管，所述时间控制模块还包括第二电容，
所述第三晶体管的栅极连接所述第三节点，所述第三晶体管的第一极连接所述电流源模块，所述第三晶体管的第二极连接所述第四晶体管的第一极，
所述第四晶体管的栅极连接所述第二节点，所述第四晶体管的第一极连接所述第三晶体管的第一极，所述第四晶体管的第二极连接所述待驱动元件用于接收所述驱动电流的一端，
所述第五晶体管的栅极连接所述第一扫描线，所述第五晶体管的第一极连接所述第二数据线，所述第五晶体管的第二极连接所述第二节点，
所述第六晶体管的栅极连接所述第二节点，所述第六晶体管的第一极连接所述第三节点，所述第六晶体管的第二极连接所述脉冲信号端，
所述第二电容的第一端连接所述第二节点，所述第二电容的第二端连接电路公共端。
在一种可能的实现方式中，所述驱动电路还包括待驱动元件，
所述电流源模块、所述时间控制模块以及所述待驱动元件串联在所述驱动电路的第一电压端和第二电压端之间，以提供所述驱动电流的电流路径。
在一种可能的实现方式中，所述电流源模块包括：
驱动晶体管，所述驱动晶体管的栅极连接第四节点，所述驱动晶体管的第一极连接第一电压端，所述驱动晶体管的第二极连接所述待驱动元件，
第三电容，所述第三电容的第一端连接所述第四节点，所述第三电容的第二端连接所述第一电压端，
第七晶体管，所述第七晶体管的栅极连接第二扫描线，所述第七晶体管的第一极连接所述第一数据线，所述第七晶体管的第二极连接所述第四节点，所述第二扫描线在每个所述准备阶段内均为使所述第七晶体管工作在线性区和饱和区中的一个的电平；
其中，所述第一电压端是所述驱动电路用于连接正极电源电压的一端。
在一种可能的实现方式中，所述电流源模块包括：
驱动晶体管，所述驱动晶体管的栅极连接第四节点，所述驱动晶体管的第一极连接第一电压端，所述驱动晶体管的第二极连接所述待驱动元件，
第三电容，所述第三电容的第一端连接所述第四节点，所述第三电容的第二端连接所述第一电压端，
第七晶体管，所述第七晶体管的栅极连接第二扫描线，所述第七晶体管的第一极连接所述第一数据线，所述第七晶体管的第二极连接所述待驱动元件，
第八晶体管，所述第八晶体管的栅极连接第三扫描线，所述第八晶体管的第一极连接初始化电压线，所述第八晶体管的第二极连接所述第四节点，
第九晶体管，所述第九晶体管的栅极连接所述第二扫描线，所述第九晶体管的第一极连接所述第四节点，述第九晶体管的第二极连接所述待驱动元件。
在一种可能的实现方式中，所述待驱动元件为发光元件，所述发光元件被配置为根据所述驱动电流发光。
在一种可能的实现方式中，所述驱动电路还包括：
发光控制模块，所述发光控制模块分别连接所述电流源模块和周期脉冲信号线，所述发光控制模块用于根据所述周期脉冲信号线上的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路的导通和断开。
在一种可能的实现方式中，所述发光控制模块包括第十晶体管，
所述第十晶体管的栅极连接所述周期脉冲信号线，所述第十晶体管的第一极连接所述电流源模块，所述第十晶体管的第二极连接所述待驱动元件和所述第一电压端中的一个。
第二方面，本公开还提供了一种显示装置，所述显示装置包括上述任意一种的驱动电路。
第三方面，本公开还提供了一种上述任意一种的驱动电路的驱动方法，所述方法包括：
在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，通过所述脉冲信号端向所述时间控制模块提供所述周期脉冲信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长。
在一种可能的实现方式中，所述时间控制模块包括：
第一开关单元，所述第一开关单元分别连接所述电流源模块和第一节点，所述第一开关单元用于根据所述第一节点处的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路的导通和断开；
第一保持单元，所述第一保持单元的第一端连接所述脉冲信号端，所述第一保持单元的第二端连接所述第一节点，所述第一保持单元用于保持第一端与第二端之间的电压差；
第一写入单元，所述第一写入单元分别连接所述第二数据线、第一扫描线和所述第一节点，所述第一写入单元用于根据所述第一扫描线上的电平控制所述第二数据线与所述第一节点之间的导通和断开；
其中，
所述在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长，包括：
在每个驱动周期的准备阶段内，通过所述第一数据线向电流源模块提供所述第一数据信号，通过所述第二数据线向所述第一写入单元提供所述第二数据信号，通过所述第一扫描线控制所述第一写入单元将所述第二数据线与所述第一节点之间导通；
在每个驱动周期的驱动阶段内，通过所述脉冲信号端向所述第一保持单元提供所述周期脉冲信号，以使所述第一保持单元通过保持第一端与第二端之间的电压差控制所述第一节点处的电平随所述周期脉冲信号变化，所述第一开关单元根据所述第一节点处的电平导通或断开所述电流通路；
其中，每个所述驱动周期内的所述驱动阶段在该驱动周期内的所述准备阶段之后。
在一种可能的实现方式中，所述时间控制模块包括：
第二开关单元，所述第二开关单元分别连接所述电流源模块、第二节点和第三节点，所述第二开关单元用于根据所述第二节点和所述第三节点的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路断开；
第二写入单元，所述第二写入单元分别连接所述第二数据线、第一扫描线和所述第二节点，所述第二写入单元用于根据所述第一扫描线上的电平控制所述第二数据线与所述第二节点之间的导通和断开；
第三开关单元，所述第三开关单元分别连接所述第二节点、所述第三节点和所述脉冲信号端，所述第三开关单元用于根据所述第二节点处的电平控制所述脉冲信号端与所述第三节点之间的导通和断开；
其中，
所述在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长，包括：
在每个驱动周期的准备阶段内，通过所述第一数据线向电流源模块提供第一数据信号；每个所述驱动周期内的所述准备阶段在该驱动周期内的驱动阶段之前，所述驱动阶段包括至少两个子阶段，每个所述子阶段均包括写入阶段和在所述写入阶段之后的显示阶段；
在每个所述子阶段的所述写入阶段内，通过所述第二数据线向所述第二写入单元提供第二数据信号，通过所述第一扫描线控制第二写入单元将所述第二数据线与所述第二节点之间导通，以使所述第二节点上为所述第二数据信号；
在每个所述子阶段的所述显示阶段内，通过所述脉冲信号端向所述第三开关单元提供周期脉冲信号，以使所述第三开关单元在所述准备阶段内所提供的所述第二数据信号为有效电平时控制所述脉冲信号端与所述第三节点之间导通，所述第二开关单元在所述该显示阶段内根据所述第二节点和所述第三节点处的电平导通或断开所述电流通路。
由上述技术方案可知，本公开分别由电流源模块和时间控制模块在电流大小和电流持续时间两个维度上控制像素在每个驱动周期内的灰阶，由此既可以使待驱动元件的电流密度不超出其稳定工作的范围，又可以使显示对比度通过电流持续时间之间的差异而得以保持，因此本公开可以帮助减轻特性容易随电流密度漂移的发光器件所引发的显示缺陷，提升相关显示产品的显示性能。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，这些附图的合理变型也都涵盖在本公开的保护范围中。
图1是本公开一个实施例提供的驱动电路的结构框图；
图2是本公开一个实施例提供的驱动电路的电路结构图；
图3是本公开一个实施例提供的驱动电路的电路时序图；
图4是本公开又一实施例提供的驱动电路的电路结构图；
图5是本公开又一实施例提供的驱动电路的电路时序图
图6是本公开一个实施例提供的待驱动元件的器件特性示意图；
图7是本公开一个实施例提供的驱动电路中的晶体管的转移特性曲线；
图8是本公开一个实施例提供的显示装置的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，且该连接可以是直接的或间接的。
图1是本公开一个实施例提供的驱动电路的结构框图。参见图1，所述驱动电路包括电流源模块11和时间控制模块12。其中，所述电流源模块11分别连接待驱动元件L0和第一数据线，所述电流源模块11用于通过第一数据线接收第一数据信号D1，并根据第一数据信号D1控制向待驱动元件L0提供的驱动电流I0的大小；时间控制模块12分别连接电流源模块11、第二数据线和脉冲信号端PS，时间控制模块12用于通过第二数据线接收第二数据信号D2，通过脉冲信号端PS接收周期脉冲信号，并根据第二数据信号D2以及周期脉冲信号控制每个驱动周期内电流源模块12向待驱动元件L0提供驱动电流I0的时长。
需要说明的是，所述待驱动元件L0在图1中以二极管的符号表示，其可以例如是一种被配置为根据所述驱动电流I0发光的发光元件，例如采用有机发光二极管(OrganicLight-Emitting Diode,OLED)、量子点发光二极管(Quantum Dot Light Emitting Diode，QLED)、微型发光二极管(Micro Light Emitting Diode，MicroLED)实现。
还需要说明的是，周期脉冲信号是具有一定的周期性(与驱动电路的工作周期——驱动周期相互对应)的离散信号，其例如波形和占空比的参量可以根据使用需要进行预先设置。在一种可能的实现方式中，周期脉冲信号可以被驱动电路阵列中的所有驱动电路所共用。
还需要说明的是，在一种可能的实现方式中，电流源模块11、时间控制模块12和待驱动元件L0都是在驱动电流I0的电流通路上的，电流源模块11可以基于电流通路上具有电流调节作用的元件控制驱动电流I0的大小，而时间控制模块12可以基于电流通路上的开关元件控制驱动电流I0在每个驱动周期内的持续时长。在此基础之上，例如上述“电流源模块11分别连接待驱动元件L0和第一数据线”的用语并不仅仅包含电流源模块11与待驱动元件L0直接相连的情形，还可以包含电流源模块11与待驱动元件L0之间的电流通路上还包括其他结构的间接相连的情形；而且，在可能的范围内，电流通路上的各个电路结构还可以交换位置，而不影响所需功能的实现。在一个示例中，所述电流源模块11、所述时间控制模块12以及所述待驱动元件L0串联在所述驱动电路的第一电压端和第二电压端之间，以提供所述驱动电流的电流路径。例如，驱动电路可以具有用来连接正极电源电压的第一电压端和用来连接负极电源电压的第二电压端，而待驱动元件L0的第一电极和电流源模块11分别与第一电压端和第二电压端中的一个相连，待驱动元件L0的第二电极与电流源模块11用于提供驱动电流I0的一端相连。如此，驱动电流I0的传输路径既可以是“第一电压端-电流源模块11-驱动元件L0-第二电压端”，也可以是“第一电压端-驱动元件L0-电流源模块11-第二电压端”，而驱动电路的功能的实现不受影响。在又一种可能的实现方式中，时间控制模块12可以不设置在驱动电流I0的电流通路上，而可以通过对电流源模块11进行控制而实现驱动电流I0在每个驱动周期内的持续时长的调节，其实现方式可以例如参考输出占空比可调的电流源电路，在此不再一一赘述。
可以看出，本公开实施例分别通过电流源模块和时间控制模块在电流大小和电流持续时间两个维度上控制像素在每个驱动周期内的灰阶，由此既可以使待驱动元件的电流密度不超出其稳定工作的范围，又可以使显示对比度通过电流持续时间之间的差异而得以保持，因此本公开实施例分可以帮助减轻特性容易随电流密度漂移的发光器件所引发的显示缺陷，提升相关显示产品的显示性能。
作为一种示例，图2是本公开一个实施例提供的驱动电路的电路结构图，图3是其电路时序图。参见图2和图3，该驱动电路按照驱动周期(例如一个显示帧)进行工作，每个驱动周期均包括准备阶段H1和准备阶段H1之后的驱动阶段H2；该驱动电路包括电流源模块11、时间控制模块12和发光控制模块13，其中电流源模块11包括驱动晶体管TD、第七晶体管T7和第三电容C3，时间控制模块12包括第一开关单元(以第一晶体管T1作为实现方式示例)、第一保持单元(以第一电容C1作为实现方式示例)和第一写入单元(以第二晶体管T2作为实现方式示例)，发光控制模块13包括第十晶体管T10。此外，本公开实施例中驱动电路具有用来连接正极电源电压的第一电压端VDD和用来连接负极电源电压的第二电压端VSS。
在连接关系上，所述第一晶体管T1的栅极连接第一节点Q1，所述第一晶体管T1的第一极连接所述电流源模块11用于提供所述驱动电流I0的一端，第二极经过发光控制模块13连接所述待驱动元件L0用于接收所述驱动电流I0的一端。所述第一电容C1的第一端连接第一节点Q1，所述第一电容C1的第二端连接周期脉冲信号CM。所述第二晶体管T2的栅极连接第一扫描线G1，所述第二晶体管T2的第一极连接用于提供所述第二数据信号D2的第二数据线，第二极连接所述第一节点Q1。所述驱动晶体管TD的栅极连接第四节点Q4，所述驱动晶体管TD的第一极连接第一电压端VDD，第二极连接所述电流源模块11的用于提供所述驱动电流I0的一端。所述第三电容C3的第一端连接所述第四节点Q4，所述第三电容C3的第二端连接所述第一电压端VDD。第七晶体管T7的栅极连接第二扫描线G2，所述第七晶体管T7的第一极连接用于提供所述第一数据信号D1的第一数据线，第二极连接所述第四节点Q4。所述第十晶体管T10的栅极连接周期脉冲信号线EM，所述第十晶体管T10的第一极连接所述时间控制模块12，第二极连接所述待驱动元件L0用于接收驱动电流I0的一端。待驱动元件L0的下端连接第二电压端VSS。
需要说明的是，本文中的第一极和第二极是晶体管除栅极以外的两个电极，例如源极和漏极。根据晶体管具体类型的不同，可以分别设置晶体管的源极和漏极所具有的连接关系，以与流过晶体管的电流的方向相匹配；在晶体管具有源极与漏极对称的结构时，源极和漏极可以视为不作特别区分的两个电极。还需要说明的是，为叙述方便，所有附图中示出的晶体管均以P型晶体管(简化模型下其在栅极为低电平时开启，在栅极为高电平时关闭)作为示例；而应当理解的是，在此基础上可以将全部或部分的P型晶体管采用N型晶体管进行替换，此时可以配合简单的适应性设计(例如将信号的高低电平互换)实现与本公开各实施例所述的电路结构相同的电路功能，在此不再赘述。
在图3中可以看出，所述第一扫描线G1在每个所述准备阶段H1内均为使所述第二晶体管T2工作在线性区和饱和区中的一个的电平(低电平)，所述第二扫描线G2在每个所述准备阶段H1内均为使所述第七晶体管T7工作在线性区和饱和区中的一个的电平(低电平)。应当理解的是，在第二晶体管T2与第七晶体管T7均为同一类型的晶体管时，第一扫描线G1与第二扫描线G2可以合并为同一条扫描线，帮助节省线路布局空间。
在时间控制模块12中，所述第一开关单元用于根据所述第一节点Q1处的电平高低控制所述电流源模块11向所述待驱动元件L0提供驱动电流I0的电流通路的导通和断开，例如在第一节点Q1的电压在开启电压范围之外时控制所述驱动电流I0的传输通路断开。以第一晶体管T1为例，当第一节点Q1处的电压使第一晶体管T1工作在线性区和饱和区之外的截止区时，第一晶体管T1处于关闭状态，从而断开驱动电流I0的传输通路。所述第一保持单元用于保持第一端与第二端之间的电压差，其第一端和第二端分别连接脉冲信号端PS和所述第四节点Q4。以第一电容C1为例，在其没有被充电或放电时，其可以通过保持所存储的电荷量来保持两端的电压差。所述第一写入单元用于根据所述第一扫描线G1上的电平高低控制所述第二数据线与所述第一节点Q1之间的导通和断开，例如在每个所述准备阶段H1中将所述第二数据信号D2写入所述第四节点Q4。以第二晶体管T2为例，准备阶段H1内第一扫描线G1上为低电平，从而第二晶体管T2开启，第二数据信号D2会写入到第一节点Q1处。在图3中可以看出的是，所述周期脉冲信号EM的电平高低在每个所述驱动阶段H2内都是相同的有高低变化的波形，例如单调变化的波形(图3中以单调递增为例)，从而可以推知的是：每个驱动阶段H2内第一节点Q1的电平高低都会在第一保持单元的作用下随着周期脉冲信号EM一起单调变化，而电平高低变化的起点是由先前的准备阶段H1中第二数据信号D2所决定的；因此，每个驱动阶段H2内可能存在第一节点Q1处的电压在开启电压范围之外的时段，而该时段的时长是由第二数据信号D2间接决定的；基于上述原理，时间控制模块12可以在每个驱动周期内根据所写入的第二数据信号D2控制所述电流源模块11向所述待驱动元件L0提供所述驱动电流I0的时长。
在一个示例中，参见图3，在图3示出了两个相邻的驱动周期中，前一驱动周期中第二数据信号D2将第一节点Q1的电压置为V1，后一驱动周期中第二数据信号D2将第一节点Q1的电压置为V2，从而V1和V2分别作为两个驱动阶段H2内第一节点Q1的电压随着周期脉冲信号EM的起点。在第一晶体管T1的开启条件为栅极电压小于其阈值电压Vth时，每个驱动阶段H2内第一节点Q1的电压低于第一晶体管T1的阈值电压Vth的时长，即为时间控制模块12允许驱动电流I0的传输通路导通的时长。可以看出，图3中前一驱动周期中时间控制模块12允许驱动电流I0的传输通路导通的时长为ta1，后一驱动周期中时间控制模块12允许驱动电流I0的传输通路导通的时长为ta2，两者的差异是由V1和V2的高度差异所决定的。基于这一原理，可以通过理论计算和/或实验的方法确定第二数据信号D2的每个电压值所对应的上述时长，从而根据这一对应关系来进行对每个驱动周期内电流源模块11向所述待驱动元件L0提供所述驱动电流I0的时长的控制。应当理解的是，周期脉冲信号EM在驱动阶段H2以外的时段内的波形可以不做限制，并且上述单调变化的形式可以是呈线性函数、指数函数、幂函数、抛物线等等，并可以不仅限于此；此外在将周期脉冲信号EM翻转为在每个驱动阶段H2内单调递减的形式时，每个驱动阶段H2内第一节点Q1的电压低于第一晶体管T1的阈值电压Vth的时长依然由此前写入的第二数据信号D1决定。由此可以看出，周期脉冲信号EM可以在满足在每个所述驱动阶段H2内为有高低变化的相同波形这一条件的基础上在可能的范围内任意设置。示例性地，周期脉冲信号EM还可以在每个驱动阶段H2内包括若干个子周期，而可以在每个子周期内都为电平高低单调变化的波形，或者在其中一部分子周期内电平高低不变，或者在每个子周期内的电平高低均不变而不同子周期之间的电平高低不同，等等。
在电流源模块11中，参见图3，每个准备阶段H1内第五晶体管T2开启，从而第一数据信号D1写入到第四节点Q4处，并会在第三电容C3的电荷存储作用下被保持；在此后的驱动阶段H2内，第四节点Q4处先前被写入的第一数据信号D1将会在第三电容C3的钳位作用下控制驱动晶体管TD的源漏电流的大小。由此，上述电流源模块11可以实现根据所写入的第一数据信号D1向所述待驱动元件L0提供驱动电流I0的功能。
在发光控制模块13中，参见图3，周期脉冲信号线EM上在每个准备阶段H1内为高电平而在每个驱动阶段H2内为低电平，由此第十晶体管T10在每个准备阶段H1内关闭而在每个驱动阶段H2内开启，实现在每个所述准备阶段H1内断开所述驱动电流I0的传输通路的功能。可以理解的是，这一功能的实现方式可以不仅限于上述方式，在一个变型示例中，可以设置所述第十晶体管T10的栅极连接周期脉冲信号线EM，所述第十晶体管T10的第一极连接所述电流源模块11用于连接第一电压端VDD的一端，第二极连接第一电压端VDD，而同样可以实现上述在每个所述准备阶段H1内断开所述驱动电流I0的传输通路的功能。即，发光控制模块13可以设置在驱动电流L0的传输通路中的任意位置。
图4是本公开又一实施例提供的驱动电路的电路结构图，图5是其电路时序图。参见图5，该驱动电路按照驱动周期(例如一个显示帧)进行工作，每个驱动周期均包括准备阶段H1和准备阶段H1之后的驱动阶段H2，每个准备阶段包括初始化阶段H11和初始化阶段H11之后的补偿阶段H12，每个驱动阶段H2包括至少两个子阶段，每个所述子阶段均包括一写入阶段和一在所述写入阶段之后的显示阶段。图5中示出三个子阶段作为示例：第一子阶段(包括第一写入阶段H211和第一显示阶段H212)、第二子阶段(包括第二写入阶段H221和第二显示阶段H222)和第三子阶段(包括第三写入阶段H231和第三显示阶段H232)。参见图5，该驱动电路包括电流源模块11、时间控制模块12，其中电流源模块11包括驱动晶体管TD、第七晶体管T7、第八晶体管T8、第九晶体管T9和第三电容C3，时间控制模块12包括第二开关单元(以第三晶体管T3和第四晶体管T4的组合作为实现方式示例)、第二写入单元(以第五晶体管T5作为实现方式示例)、第三开关单元(以第六晶体管T6作为实现方式示例)以及第二电容C2。
在连接关系上，所述第三晶体管T3的栅极连接第三节点Q3，所述第三晶体管T3的第一极连接所述电流源模块11用于提供所述驱动电流I0的一端，第二极连接所述第四晶体管T4的第一极。所述第四晶体管T4的栅极连接第二节点Q2，所述第四晶体管T4的第一极连接所述第三晶体管T3的第一极，第二极连接待驱动元件L0用于接收所述驱动电流I0的一端。所述第五晶体管T5的栅极连接第一扫描线G1，所述第五晶体管T5的第一极连接用于提供所述第二数据信号D2的数据线，第二极连接所述第二节点Q2。所述第六晶体管T6的栅极连接所述第二节点Q2，所述第六晶体管T6的第一极连接所述第三节点Q3，第二极连接用于提供周期脉冲信号EK的脉冲信号端PS。所述第二电容C2的第一端连接所述第二节点Q2，所述第二电容C2的第二端连接电路公共端GND。所述驱动晶体管TD的栅极连接第四节点Q4，所述驱动晶体管TD的第一极连接第一电压端VDD，第二极连接所述电流源模块11的用于提供所述驱动电流I0的一端。所述第三电容C3的第一端连接所述第四节点Q4，所述第三电容C3的第二端连接所述第一电压端VDD。所述第七晶体管T7的栅极连接第二扫描线G2，所述第七晶体管T7的第一极连接用于提供所述第一数据信号D1的数据线，第二极连接所述电流源模块11的用于提供所述驱动电流I0的一端。所述第八晶体管T8的栅极连接第三扫描线G3，所述第八晶体管T8的第一极连接初始化电压线Vini，第二极连接所述第四节点Q4。所述第九晶体管T9的栅极连接所述第二扫描线G2，所述第九晶体管T9的第一极连接所述第四节点Q4，第二极连接所述电流源模块11的用于提供所述驱动电流I0的一端。
在图5中可以看出，所述第一扫描线G1在每个所述写入阶段(例如第一写入阶段H211、第二写入阶段H221和第三写入阶段H231)内均为使所述第五晶体管T5工作在线性区和饱和区中的一个的电平(低电平)，所述第二扫描线G2在每个所述补偿阶段H12内均为使所述第七晶体管T7工作在线性区和饱和区中的一个的电平(低电平)，所述第三扫描线G3在每个所述初始化阶段H11内均为使所述第八晶体管T8工作在线性区和饱和区中的一个的电平(低电平)。
在时间控制模块12中，所述第二开关单元用于在所述第二节点Q2和所述第三节点Q3中的一个处为无效电平时控制所述电流源模块11向所述待驱动元件L0提供驱动电流I0的电流通路断开。以第三晶体管T3和第四晶体管T4的组合为例，在第二节点Q2或第三节点Q3处均为作为无效电平的高电平时，第三晶体管T3和第四晶体管T4不会处于均开启的状态，从而所述驱动电流I0的传输通路被断开。所述第二写入单元用于根据所述第一扫描线G1上的电平高低控制所述第二数据线与所述第二节点Q2之间的导通和断开，例如在每个所述写入阶段内将所述第二数据信号D2写入所述第二节点Q2。以第五晶体管T5为例，在每个写入阶段内第一扫描线G1上均为低电平，从而这些时段内第五晶体管T5开启，第二数据信号D2会写入到所述第二节点Q2处，并会在上述第二电容C2存在时被在第二电容C2的电荷存储作用下被保持。所述第三开关单元用于根据所述第二节点Q2处的电平高低控制所述脉冲信号端PS与所述第三节点Q3之间的导通和断开，例如在所述第二节点Q2处为有效电平时向所述第三节点Q3提供周期脉冲信号EK。以第六晶体管T6为例，在所述第二节点Q2处为作为有效电平的低电平时，第六晶体管T6开启，从而周期脉冲信号EK写入到第三节点Q3处。在图3中可以看出的是，不同所述子阶段的所述显示阶段内，所述周期脉冲信号EK处于有效电平的时长不同(例如第一显示阶段H212、第二显示阶段H222和第三显示阶段H232内，周期脉冲信号EK处于有效电平的时长tb1、tb2、tb3各不相同)。由此，可以推知的是：每个子阶段内周期脉冲信号EK是否会写入第三节点Q3，由该子阶段的写入阶段内写入到第二节点Q2的第二数据信号D2是有效电平还是无效电平来决定——作为一个示例，如果写入阶段H211内第二数据信号D2为作为有效电平的低电平，第四晶体管T4和第六晶体管T6就会开启，从而接下来的显示阶段H212内周期脉冲信号EK就会控制第三晶体管T3在时长为tb1的时段内开启，该时段以外的显示阶段H212内驱动电流I0的传输通路将被断开；而如果写入阶段H221内第二数据信号D2为作为无效电平的高电平，第四晶体管T4和第六晶体管T6就会关闭，从而无论周期脉冲信号EK是什么样的波形此后的显示阶段H222内驱动电流I0的传输通路都将被断开。由此，可以通过第二数据信号D2在每个写入阶段是有效电平还是无效电平来控制整个驱动阶段H2内的总发光时长——作为一个示例，由于tb1、tb2、tb3各不相同，因此可以使第二数据信号D2在三个写入阶段中的一个内为有效电平，使得不同灰阶范围的驱动周期分别对应tb1、tb2、tb3中的一个(例如，灰阶范围0～6对应tb1＝1.11us，灰阶范围7～44对应tb2＝66.66us，灰阶范围45～255对应tb3＝4000us)，从而实现时间控制模块12的上述功能。在又一个示例中，第二数据信号D2可以在一个驱动阶段内的两个或更多显示阶段内为有效电平，从而每个驱动阶段内的总发光时长可以不仅等于tb1、tb2、tb3中的一个，还可以是其中两个或更多个的总和。
图6是本公开一个实施例提供的待驱动元件的器件特性示意图。如图6所示，所述待驱动元件L0的发光效率会随着电流密度的增大而逐渐上升，并会在电流密度介于J1与J2之间时稳定在最大值。由此，出于节省显示功耗的考虑，一般要求待驱动元件L0工作在电流密度介于J1与J2之间的状态。然而，电流密度介于J1与J2之间的范围对于很多类型的待驱动元件L0是极其有限的，而如果只通过调节电流大小来得到不同灰阶，则所得到的显示对比度可能会非常低。例如，在J1＝0.2A/cm2，J2＝12A/cm2时，对比度为12/0.2＝60，这对于大多数显示器的应用场景来说都是过低的。
而在本公开实施例中，时间控制模块12可以调节每个驱动周期内驱动电流I0的导通时长，从而可以在电流密度处于稳定范围的前提下实现高对比度。以上述tb1＝1.11us，tb2＝66.66us，tb3＝4000us为例，在J1＝0.2A/cm2，J2＝12A/cm2时，最大对比度为(12×4000)/(0.2×1.11)≈210000，远远大于60，并符合大多数显示器的应用场景的对比度要求。可以看出，本公开实施例的技术方案可以在待驱动元件的电流密度处于稳定范围的前提下实现高对比度，既可以帮助避免待驱动元件的电流密度处于稳定范围以外引起色偏、效率下降等问题，又可以帮助实现显示产品所需要的高对比度，因此本公开实施例可以帮助减轻特性容易随电流密度漂移的发光器件所引发的显示缺陷，提升相关显示产品的显示性能。
图7是本公开一个实施例提供的驱动电路中的晶体管的转移特性曲线，这里以p沟道的薄膜晶体管为例说明图2和图4两种电路中主要起到时间控制作用的晶体管的工作状态。参见图2和图7，图2中主要起到时间控制作用的晶体管是第一晶体管T1；出于时间控制的需要，工作时第四节点Q4处的电压会在一定范围内变化(比如以第一晶体管T1的源极电压为基准的-15V到+15V之间)，此时第一晶体管T1的栅源电压在图7中可以是-15V到+15V之间的任意一点，其源漏电流也可以是图7中所示曲线上的任意一点，表现为对驱动电流I0的电流值大小在一定范围内的调节。参见图4和图7，图7中主要起到控制作用的晶体管是第三晶体管T3；由上述工作原理可知，工作时第三晶体管T3的栅极处的电压只会在周期脉冲信号EK的高电平电压与低电平电压之间进行切换，因此其栅源电压对应地只在电压Va与电压Vb之间进行切换(作为一种示例，电压Va为10V左右，电压Vb在7V左右)，从而第三晶体管T3的源漏电流只存在曲线上左侧数值较大的状态(对应于第三晶体管T3的开启状态)和右侧数值较小的状态(对应于第三晶体管T3的关闭状态)，表现为对驱动电流I0的传输通路的开关控制作用。
在电流源模块11中，参见图4和图5，在初始化阶段H11内，第八晶体管T8的开启会使第三电容C3被充电或放电至第四节点Q4处电压等于初始化电压线Vini上的电压。在补偿阶段H12内，第九晶体管T9和第五晶体管T5开启，第一电压端VDD通过驱动晶体管TD向第四节点Q4处充电，直至第四节点Q4处的电压等于第一数据信号D1的电压Vdata1与驱动晶体管TD的阈值电压Vth之和(初始化电压线Vini上的电压需要低于这一电压值)。而在此后驱动电流I0的传输通路导通时，在第三电容C3的钳位作用下，驱动晶体管TD的源漏电流(即驱动电流I0)大小等于K(Vdata1+Vth-Vd-Vth)2＝K(Vdata1-Vd)2，其中K为驱动晶体管TD的器件参数，Vd为第一电压端VDD上的电压值，可见此时驱动电流I0的大小与驱动晶体管TD的阈值电压Vth无关，即阈值电压得到补偿。应理解的是，图2和图4中示出电流源模块11的电路结构各自是一种电流源模块11的示例性的实现方式，且图2和图4中的电流源模块11的电路结构可以相互交换。除此之外，还可以采用其他类似的电路结构来实现电流源模块11的上述功能，而不需要仅限于本公开实施例所涉及的方式。
此外，应当理解的是，图4所述的驱动电路中也可以设置上述发光控制模块13，而如果在图5所示的驱动电路中增加设置在第一电压端VDD与电流源模块11之间的发光控制模块13时，周期脉冲信号线EM需要在补偿阶段H12内为无效电平，以避免第一电压端VDD无法通过驱动晶体管TD向第四节点Q4处充电的情况发生。
需要说明的是，虽然上文均以电流源模块11连接第一电压端和第二电压端中的一个为例来进行说明，但在电流源模块11可以包括能够提供电源以生成驱动电流I0的供能或储能部件，此时驱动电路可能不需要具有第一电压端，电流源模块11也并不需要连接第一电压端或第二电压端。
基于同样的发明构思，本公开的一个实施例提供了一种驱动电路的驱动方法，对应于上述任意一种驱动电路，所述方法包括：
在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长。
在所述驱动电路中的时间控制模块包括上述第一开关单元、上述第一保持单元和上述第一写入单元时，上述在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长，可以进一步包括：
在每个驱动周期的准备阶段内，通过所述第一数据线向电流源模块提供所述第一数据信号，通过所述第二数据线向所述第一写入单元提供所述第二数据信号，通过所述第一扫描线控制所述第一写入单元将所述第二数据线与所述第一节点之间导通；
在每个驱动周期的驱动阶段内，通过所述脉冲信号端向所述第一保持单元提供所述周期脉冲信号，所述周期脉冲信号在每个所述驱动阶段内都为有高低变化的相同波形，以使所述第一保持单元通过保持第一端与第二端之间的电压差控制所述第一节点处的电平随所述周期脉冲信号变化，使得所述第一开关单元在所述驱动阶段内导通所述电流通路的时长由所述准备阶段内所提供的所述第二数据信号的电平决定；
其中，每个所述驱动周期内的所述驱动阶段在该驱动周期内的所述准备阶段之后。
在所述驱动电路中的时间控制模块包括上述第二开关单元、上述第三开关单元和上述第二写入单元时，上述在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长，可以进一步包括：
在每个驱动周期的准备阶段内，通过所述第一数据线向电流源模块提供第一数据信号；每个所述驱动周期内的所述准备阶段在该驱动周期内的驱动阶段之前，所述驱动阶段包括至少两个子阶段，每个所述子阶段均包括写入阶段和在所述写入阶段之后的显示阶段；
在每个所述子阶段的所述写入阶段内，通过所述第二数据线向所述第二写入单元提供第二数据信号，通过所述第一扫描线控制第二写入单元将所述第二数据线与所述第二节点之间导通，以使所述第二节点上为所述第二数据信号；
在每个所述子阶段的所述显示阶段内，通过所述脉冲信号端向所述第三开关单元提供周期脉冲信号，以使所述第三开关单元在所述准备阶段内所提供的所述第二数据信号为有效电平时控制所述脉冲信号端与所述第三节点之间导通，使得所述第二开关单元在所述该显示阶段内导通所述电流通路的时长由该显示阶段内所述周期脉冲信号处于有效电平的时长决定。
应当理解的是，上文中对驱动电路的电路时序和工作原理中已经包含了本实施例的方法的可选实现方式和相关说明，故在此不再赘述。可以看出，本公开实施例分别通过电流源模块和时间控制模块在电流大小和电流持续时间两个维度上控制像素在每个驱动周期内的灰阶，由此既可以使待驱动元件的电流密度不超出其稳定工作的范围，又可以使显示对比度通过电流持续时间之间的差异而得以保持，因此本公开实施例分可以帮助减轻特性容易随电流密度漂移的发光器件所引发的显示缺陷，提升相关显示产品的显示性能。
基于同样的发明构思，本公开实施例提供一种显示装置，该显示装置包括由上述任意一种的驱动电路(数目由显示装置所包含的子像素数量决定)。本公开实施例中的显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。例如图8所示的显示装置100，其在显示区域内包括行列设置的子像素单元Px，在每个子像素单元Px内各自包括一驱动电路。可以看出，本公开实施例分别通过电流源模块和时间控制模块在电流大小和电流持续时间两个维度上控制像素在每个驱动周期内的灰阶，由此既可以使待驱动元件的电流密度不超出其稳定工作的范围，又可以使显示对比度通过电流持续时间之间的差异而得以保持，因此本公开实施例分可以帮助减轻特性容易随电流密度漂移的发光器件所引发的显示缺陷，提升相关显示产品的显示性能。
以上所述仅为本公开的示例性实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (12)

1.一种驱动电路，其特征在于，所述驱动电路包括：
电流源模块，所述电流源模块分别连接待驱动元件和第一数据线，所述电流源模块用于通过所述第一数据线接收第一数据信号，并根据所述第一数据信号控制向所述待驱动元件提供的驱动电流的大小；
时间控制模块，所述时间控制模块分别连接所述电流源模块、第二数据线和脉冲信号端，所述时间控制模块用于通过所述第二数据线接收第二数据信号，通过所述脉冲信号端接收周期脉冲信号，并根据所述第二数据信号以及所述周期脉冲信号控制每个驱动周期内所述电流源模块向所述待驱动元件提供驱动电流的时长；其中，
所述时间控制模块包括：
第二开关单元，所述第二开关单元分别连接所述电流源模块、第二节点和第三节点，所述第二开关单元用于根据所述第二节点和所述第三节点的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路断开；
第二写入单元，所述第二写入单元分别连接所述第二数据线、第一扫描线和所述第二节点，所述第二写入单元用于根据所述第一扫描线上的电平控制所述第二数据线与所述第二节点之间的导通和断开；
第三开关单元，所述第三开关单元分别连接所述第二节点、所述第三节点和所述脉冲信号端，所述第三开关单元用于根据所述第二节点处的电平控制所述脉冲信号端与所述第三节点之间的导通和断开。
2.根据权利要求1所述的驱动电路，其特征在于，所述第二开关单元包括第三晶体管和第四晶体管，所述第二写入单元包括第五晶体管，所述第三开关单元包括第六晶体管，所述时间控制模块还包括第二电容，
所述第三晶体管的栅极连接所述第三节点，所述第三晶体管的第一极连接所述电流源模块，所述第三晶体管的第二极连接所述第四晶体管的第一极，
所述第四晶体管的栅极连接所述第二节点，所述第四晶体管的第一极连接所述第三晶体管的第一极，所述第四晶体管的第二极连接所述待驱动元件用于接收所述驱动电流的一端，
所述第五晶体管的栅极连接所述第一扫描线，所述第五晶体管的第一极连接所述第二数据线，所述第五晶体管的第二极连接所述第二节点，
所述第六晶体管的栅极连接所述第二节点，所述第六晶体管的第一极连接所述第三节点，所述第六晶体管的第二极连接所述脉冲信号端，
所述第二电容的第一端连接所述第二节点，所述第二电容的第二端连接电路公共端。
3.根据权利要求1或2所述的驱动电路，其特征在于，所述驱动电路还包括待驱动元件，
所述电流源模块、所述时间控制模块以及所述待驱动元件串联在所述驱动电路的第一电压端和第二电压端之间，以提供所述驱动电流的电流路径。
4.根据权利要求3所述的驱动电路，其特征在于，所述电流源模块包括：
驱动晶体管，所述驱动晶体管的栅极连接第四节点，所述驱动晶体管的第一极连接所述第一电压端，所述驱动晶体管的第二极连接所述待驱动元件，
第三电容，所述第三电容的第一端连接所述第四节点，所述第三电容的第二端连接所述第一电压端，
第七晶体管，所述第七晶体管的栅极连接第二扫描线，所述第七晶体管的第一极连接所述第一数据线，所述第七晶体管的第二极连接所述第四节点；
其中，所述第一电压端是所述驱动电路用于连接正极电源电压的一端。
5.根据权利要求3所述的驱动电路，其特征在于，所述电流源模块包括：
驱动晶体管，所述驱动晶体管的栅极连接第四节点，所述驱动晶体管的第一极连接所述第一电压端，所述驱动晶体管的第二极连接所述待驱动元件，
第三电容，所述第三电容的第一端连接所述第四节点，所述第三电容的第二端连接所述第一电压端，
第七晶体管，所述第七晶体管的栅极连接第二扫描线，所述第七晶体管的第一极连接所述第一数据线，所述第七晶体管的第二极连接所述待驱动元件，
第八晶体管，所述第八晶体管的栅极连接第三扫描线，所述第八晶体管的第一极连接初始化电压线，所述第八晶体管的第二极连接所述第四节点，
第九晶体管，所述第九晶体管的栅极连接所述第二扫描线，所述第九晶体管的第一极连接所述第四节点，述第九晶体管的第二极连接所述待驱动元件。
6.根据权利要求1或2所述的驱动电路，其特征在于，所述待驱动元件为发光元件，所述发光元件被配置为根据所述驱动电流发光。
7.根据权利要求3所述的驱动电路，其特征在于，所述驱动电路还包括：
发光控制模块，所述发光控制模块分别连接所述电流源模块和周期脉冲信号线，所述发光控制模块用于根据所述周期脉冲信号线上的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路的导通和断开。
8.根据权利要求7所述的驱动电路，其特征在于，所述发光控制模块包括第十晶体管，
所述第十晶体管的栅极连接所述周期脉冲信号线，所述第十晶体管的第一极连接所述电流源模块，所述第十晶体管的第二极连接所述待驱动元件和所述第一电压端中的一个。
9.一种显示装置，其特征在于，所述显示装置包括如权利要求1至8中任一项所述的驱动电路。
10.一种驱动电路的驱动方法，其特征在于，所述驱动电路为权利要求1至8中任一项所述的驱动电路，所述方法包括：
在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，通过所述脉冲信号端向所述时间控制模块提供所述周期脉冲信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长。
11.根据权利要求10所述的方法，其特征在于，所述时间控制模块包括：
第一开关单元，所述第一开关单元分别连接所述电流源模块和第一节点，所述第一开关单元用于根据所述第一节点处的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路的导通和断开；
第一保持单元，所述第一保持单元的第一端连接所述脉冲信号端，所述第一保持单元的第二端连接所述第一节点，所述第一保持单元用于保持第一端与第二端之间的电压差；
第一写入单元，所述第一写入单元分别连接所述第二数据线、第一扫描线和所述第一节点，所述第一写入单元用于根据所述第一扫描线上的电平控制所述第二数据线与所述第一节点之间的导通和断开；
其中，
所述在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长，包括：
在每个驱动周期的准备阶段内，通过所述第一数据线向电流源模块提供所述第一数据信号，通过所述第二数据线向所述第一写入单元提供所述第二数据信号，通过所述第一扫描线控制所述第一写入单元将所述第二数据线与所述第一节点之间导通；
在每个驱动周期的驱动阶段内，通过所述脉冲信号端向所述第一保持单元提供所述周期脉冲信号，以使所述第一保持单元通过保持第一端与第二端之间的电压差控制所述第一节点处的电平随所述周期脉冲信号变化，所述第一开关单元根据所述第一节点处的电平导通或断开所述电流通路；
其中，每个所述驱动周期内的所述驱动阶段在该驱动周期内的所述准备阶段之后。
12.根据权利要求10所述的方法，其特征在于，所述时间控制模块包括：
第二开关单元，所述第二开关单元分别连接所述电流源模块、第二节点和第三节点，所述第二开关单元用于根据所述第二节点和所述第三节点的电平控制所述电流源模块向所述待驱动元件提供驱动电流的电流通路断开；
第二写入单元，所述第二写入单元分别连接所述第二数据线、第一扫描线和所述第二节点，所述第二写入单元用于根据所述第一扫描线上的电平控制所述第二数据线与所述第二节点之间的导通和断开；
第三开关单元，所述第三开关单元分别连接所述第二节点、所述第三节点和所述脉冲信号端，所述第三开关单元用于根据所述第二节点处的电平控制所述脉冲信号端与所述第三节点之间的导通和断开；
其中，
所述在每个驱动周期中，通过第一数据线向电流源模块提供所述第一数据信号，通过第二数据线向时间控制模块提供所述第二数据信号，以使所述电流源模块根据所述第一数据信号控制向所述待驱动元件提供驱动电流的大小，且使所述时间控制模块根据所述第二数据信号控制向所述待驱动元件提供驱动电流的时长，包括：
在每个驱动周期的准备阶段内，通过所述第一数据线向电流源模块提供第一数据信号；每个所述驱动周期内的所述准备阶段在该驱动周期内的驱动阶段之前，所述驱动阶段包括至少两个子阶段，每个所述子阶段均包括写入阶段和在所述写入阶段之后的显示阶段；
在每个所述子阶段的所述写入阶段内，通过所述第二数据线向所述第二写入单元提供第二数据信号，通过所述第一扫描线控制第二写入单元将所述第二数据线与所述第二节点之间导通，以使所述第二节点上为所述第二数据信号；
在每个所述子阶段的所述显示阶段内，通过所述脉冲信号端向所述第三开关单元提供周期脉冲信号，以使所述第三开关单元在所述准备阶段内所提供的所述第二数据信号为有效电平时控制所述脉冲信号端与所述第三节点之间导通，所述第二开关单元在所述显示阶段内根据所述第二节点和所述第三节点处的电平导通或断开所述电流通路。
CN201910243901.6A 2019-03-28 2019-03-28 驱动电路及其驱动方法、显示装置 Active CN109859682B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910243901.6A CN109859682B (zh) 2019-03-28 2019-03-28 驱动电路及其驱动方法、显示装置
US16/764,804 US11158242B2 (en) 2019-03-28 2019-12-16 Display device, driver circuit, and method for driving the same
PCT/CN2019/125585 WO2020192188A1 (en) 2019-03-28 2019-12-16 Display device, driver circuit, and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910243901.6A CN109859682B (zh) 2019-03-28 2019-03-28 驱动电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN109859682A CN109859682A (zh) 2019-06-07
CN109859682B true CN109859682B (zh) 2021-01-22

Family

ID=66902374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910243901.6A Active CN109859682B (zh) 2019-03-28 2019-03-28 驱动电路及其驱动方法、显示装置

Country Status (3)

Country Link
US (1) US11158242B2 (zh)
CN (1) CN109859682B (zh)
WO (1) WO2020192188A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021263B (zh) * 2018-07-05 2020-12-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109859682B (zh) * 2019-03-28 2021-01-22 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置
JP2022551774A (ja) 2019-08-14 2022-12-14 京東方科技集團股▲ふん▼有限公司 画素回路及びその駆動方法、アレイ基板及び表示装置
CN110491335A (zh) * 2019-09-03 2019-11-22 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
CN112767874B (zh) * 2019-11-01 2022-05-27 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112767872A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动芯片及其驱动方法、显示装置
CN111028776B (zh) * 2019-12-27 2021-06-08 厦门天马微电子有限公司 像素驱动电路、显示面板以及显示设备和像素驱动方法
WO2021184192A1 (zh) * 2020-03-17 2021-09-23 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN111653242B (zh) * 2020-06-08 2021-06-22 昆山国显光电有限公司 显示面板、显示装置和显示面板的驱动方法
CN111883047A (zh) * 2020-07-17 2020-11-03 南京中电熊猫液晶显示科技有限公司 一种Micro LED显示装置的像素驱动电路及其驱动方法
CN114981874B (zh) * 2020-11-30 2023-11-07 京东方科技集团股份有限公司 驱动电路、其驱动方法及显示装置
CN114792510B (zh) * 2021-01-26 2023-10-31 京东方科技集团股份有限公司 驱动电路、驱动控制方法和显示面板
CN113053301B (zh) * 2021-03-23 2022-08-19 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
US20230360586A1 (en) * 2021-04-15 2023-11-09 Boe Technology Group Co., Ltd. Display Panel, Control Method for Same, and Display Device
CN116235238A (zh) * 2021-09-24 2023-06-06 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2882457B1 (fr) * 2005-02-21 2007-09-21 Commissariat Energie Atomique Circuit d'adressage de pixels et procede de controle d'un tel circuit
FR2900492B1 (fr) * 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
KR100922071B1 (ko) * 2008-03-10 2009-10-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN104064143B (zh) * 2014-06-13 2017-02-08 上海天马有机发光显示技术有限公司 一种有机发光二极管像素驱动电路及显示装置
CN104464638B (zh) * 2014-12-29 2017-05-10 合肥鑫晟光电科技有限公司 像素驱动电路、驱动方法、阵列基板和显示设备
CN107038997A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN107481664A (zh) * 2017-09-28 2017-12-15 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN108470537B (zh) * 2018-06-14 2020-04-17 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108847181B (zh) * 2018-07-13 2021-01-26 京东方科技集团股份有限公司 一种灰阶调节电路和显示装置
CN109859682B (zh) * 2019-03-28 2021-01-22 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
WO2020192188A1 (en) 2020-10-01
US20210233461A1 (en) 2021-07-29
US11158242B2 (en) 2021-10-26
CN109859682A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
CN109859682B (zh) 驱动电路及其驱动方法、显示装置
CN110021264B (zh) 像素电路及其驱动方法、显示面板
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN109272940B (zh) 像素驱动电路及其驱动方法、显示基板
CN111742359B (zh) 像素驱动电路及其驱动方法、显示面板
US20200234633A1 (en) Pixel driving circuit and operating method thereof, and display panel
WO2020211509A1 (zh) 驱动电路、显示面板及显示面板的制作方法
CN111540315B (zh) 像素驱动电路及其驱动方法、显示装置
CN114758619A (zh) 一种像素电路及其驱动方法、显示面板及显示装置
WO2019201171A1 (zh) 像素电路、显示面板和显示装置及其驱动方法
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
CN101228569B (zh) 用于驱动发光器件显示器的方法和系统
US20140152709A1 (en) Display device and driving method thereof
CN107871471B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN110556076B (zh) 像素电路、驱动方法及显示装置
CN111599313B (zh) 像素驱动电路、驱动方法及显示面板
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN112771600B (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN112102784B (zh) 一种像素驱动电路及其制作方法、显示装置
CN109712570B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN106097976A (zh) 像素驱动电路及显示装置
WO2018161820A1 (zh) 像素驱动电路、驱动方法、有机发光显示面板及显示装置
CN114299864A (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
WO2021047562A1 (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
CN111261102B (zh) 一种像素电路、其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant