CN114981874B - 驱动电路、其驱动方法及显示装置 - Google Patents

驱动电路、其驱动方法及显示装置 Download PDF

Info

Publication number
CN114981874B
CN114981874B CN202080003130.4A CN202080003130A CN114981874B CN 114981874 B CN114981874 B CN 114981874B CN 202080003130 A CN202080003130 A CN 202080003130A CN 114981874 B CN114981874 B CN 114981874B
Authority
CN
China
Prior art keywords
signal
transistor
control
driving
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080003130.4A
Other languages
English (en)
Other versions
CN114981874A (zh
Inventor
龙跃
黄耀
徐元杰
王本莲
杜丽丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114981874A publication Critical patent/CN114981874A/zh
Application granted granted Critical
Publication of CN114981874B publication Critical patent/CN114981874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种驱动电路、其驱动方法及显示装置，驱动电路包括：初始化电路(10)，被配置为响应于控制信号，将初始化信号端(VINIT)的信号提供给驱动晶体管(M0)的栅极；第一控制电路(20)，被配置为根据第一控制端(VC1)的信号和第二控制端(VC2)的信号，向初始化电路(10)输入控制信号；数据写入电路(30)，被配置为响应于第一扫描信号端(GA1)的信号，将数据信号端(DA)的信号提供给驱动晶体管(M0)；驱动晶体管(M0)，被配置为根据数据信号端(DA)的信号生成驱动电流；发光器件(L)，被配置为在驱动电流的控制下发光。

Description

驱动电路、其驱动方法及显示装置
技术领域
本公开涉及显示技术领域，特别涉及驱动电路、其驱动方法及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)、微型发光二极管(Micro Light EmittingDiode，Micro LED)等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。一般电致发光显示装置中采用驱动电路来驱动电致发光二极管发光。然而，由于制程的限制，使得电致发光二极管亮度调节范围受限。
发明内容
本公开实施例提供的驱动电路，包括：
初始化电路，被配置为响应于控制信号，将初始化信号端的信号提供给驱动晶体管的栅极；
第一控制电路，被配置为根据第一控制端的信号和第二控制端的信号，向所述初始化电路输入控制信号；
数据写入电路，被配置为响应于第一扫描信号端的信号，将数据信号端的信号提供给驱动晶体管；
所述驱动晶体管，被配置为根据所述数据信号端的信号生成驱动电流；
发光器件，被配置为在所述驱动电流的控制下发光。
在一些示例中，所述控制电路包括：第一晶体管；
所述第一晶体管的栅极与所述第一控制端电连接，所述第一晶体管的第一极与所述第二控制端电连接，所述第一晶体管的第二极与所述初始化电路电连接。
在一些示例中，所述控制电路还包括：稳压电容；
所述稳压电容的第一电极板与所述第一晶体管的第二极电连接，所述稳压电容的第二电极板与参考信号端电连接；或者，
所述稳压电容的第一电极板与所述第一晶体管的第二极电连接，所述稳压电容的第二电极板与驱动晶体管的栅极电连接。
在一些示例中，所述参考信号端与所述初始化信号端和第一电源端中的一个为同一信号端。
在一些示例中，所述初始化电路包括：第二晶体管；
所述第二晶体管的栅极与所述控制电路电连接，所述第二晶体管的第一极与所述初始化信号端电连接，所述第二晶体管的第二极与所述驱动晶体管的栅极电连接。
在一些示例中，所述数据写入电路包括：第三晶体管；
所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述数据信号端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接。
在一些示例中，所述驱动电路还包括：第二控制电路、第三控制电路以及第四控制电路；其中，所述驱动晶体管的第一极通过所述第三控制电路与第一电源端电连接；所述驱动晶体管的第二极通过所述第四控制电路与所述发光器件电连接；
所述第二控制电路被配置为响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；
所述第三控制电路被配置为响应于第一发光控制信号端的信号，将所述驱动晶体管的第一极与所述第一电源端导通；
所述第四控制电路被配置为响应于第二发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通。
在一些示例中，所述第二控制电路包括：第四晶体管；
所述第四晶体管的栅极与所述第二扫描信号端电连接，所述第四晶体管的第一极与所述驱动晶体管的栅极电连接，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接。
在一些示例中，所述第三控制电路包括：第五晶体管；
所述第五晶体管的栅极与所述第一发光控制信号端电连接，所述第五晶体管的第一极与所述第一电源端电连接，所述第五晶体管的第二极与所述驱动晶体管的第一极电连接。
在一些示例中，所述第四控制电路包括：第六晶体管；
所述第六晶体管的栅极与所述第二发光控制信号端电连接，所述第六晶体管的第一极与所述驱动晶体管的第二极电连接，所述第六晶体管的第二极与所述发光器件电连接。
在一些示例中，所述驱动电路还包括：存储电容；
所述存储电容的第一电极板与第一电源端电连接，所述存储电容的第二电极板与所述驱动晶体管的栅极电连接。
在一些示例中，所述第一控制端与第二扫描信号端为同一信号端。
在一些示例中，所述第二控制端与第二发光控制信号端为同一信号端。
本公开实施例提供的显示装置，包括上述驱动电路。
本公开实施例提供的驱动电路的驱动方法，包括：
初始化阶段，第一控制电路根据第一控制端的信号和第二控制端的信号，向所述初始化电路输入控制信号；初始化电路响应于控制信号，将初始化信号端的信号提供给驱动晶体管的栅极；
数据写入阶段，数据写入电路响应于第一扫描信号端的信号，将数据信号端的信号提供给驱动晶体管；
发光阶段，所述驱动晶体管根据所述数据信号端的信号生成驱动电流；发光器件在所述驱动电流的控制下发光。
在一些示例中，所述驱动电路还包括：第二控制电路、第三控制电路以及第四控制电路；
所述驱动方法还包括：
在所述初始化阶段，所述第二控制电路响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；所述第四控制电路响应于第二发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通；
在所述数据写入阶段，所述第二控制电路响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；
在所述发光阶段，所述第三控制电路响应于第一发光控制信号端的信号，将所述驱动晶体管的第一极与所述第一电源端导通。
在一些示例中，在所述数据写入阶段之后，且在所述发光阶段之前，所述驱动方法还包括：
第一缓冲阶段，所述数据写入电路响应于所述第一扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管。
在一些示例中，在所述第一缓冲阶段之后，且在所述发光阶段之前，所述驱动方法还包括：
第二缓冲阶段，所述第三控制电路响应于所述第一发光控制信号端的信号，将所述驱动晶体管的第一极与所述第一电源端导通。
附图说明
图1为本公开实施例提供的像素电路的结构示意图；
图2为本公开实施例提供的像素电路的一些具体结构示意图；
图3为本公开实施例提供的像素电路的驱动方法的流程图；
图4为本公开实施例提供的一些信号时序图；
图5为本公开实施例提供的另一些信号时序图；
图6为本公开实施例提供的又一些信号时序图；
图7为本公开实施例提供的像素电路的另一些具体结构示意图；
图8为本公开实施例提供的像素电路的又一些具体结构示意图；
图9为本公开实施例提供的像素电路的又一些具体结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本公开实施例提供的驱动电路，如图1所示，可以包括：
初始化电路10，被配置为响应于控制信号，将初始化信号端VINIT的信号提供给驱动晶体管M0的栅极；
第一控制电路20，被配置为根据第一控制端VC1的信号和第二控制端VC2的信号，向初始化电路10输入控制信号；
数据写入电路30，被配置为响应于第一扫描信号端GA1的信号，将数据信号端DA的信号提供给驱动晶体管M0；
驱动晶体管M0，被配置为根据数据信号端DA的信号生成驱动电流；
发光器件L，被配置为在驱动电流的控制下发光。
本公开实施例提供的上述驱动电路，通过设置初始化电路10，可以使初始化电路10响应于控制信号，将初始化信号端VINIT的信号提供给驱动晶体管M0的栅极，以对驱动晶体管M0的栅极进行初始化。并且通过设置第一控制电路20，可以通过第一控制电路20根据第一控制端VC1的信号和第二控制端VC2的信号，向初始化电路10输入控制信号，以控制初始化电路10实现对驱动晶体管M0的初始化功能。以及，通过数据写入电路30响应于第一扫描信号端GA1的信号，将数据信号端DA的信号提供给驱动晶体管M0，以使驱动晶体管M0可以根据数据信号端DA的数据信号生成驱动电流，从而使发光器件L在驱动电流的控制下发光。
在具体实施时，在本公开实施例中，如图1所示，驱动电路还可以包括：第二控制电路40、第三控制电路50以及第四控制电路60；其中，驱动晶体管M0的第一极通过第三控制电路50与第一电源端VDD电连接；驱动晶体管M0的第二极通过第四控制电路60与发光器件L电连接；
第二控制电路40被配置为响应于第二扫描信号端GA2的信号，将驱动晶体管M0的栅极与驱动晶体管M0的第一极导通；
第三控制电路50被配置为响应于第一发光控制信号端EM1的信号，将驱动晶体管M0的第一极与第一电源端VDD导通；
第四控制电路60被配置为响应于第二发光控制信号端EM2的信号，将驱动晶体管M0的第二极与发光器件L导通。
在具体实施时，在本公开实施例中，发光器件L的第一电极与第四子控制电路60电连接，发光器件L的第二电极与第二电源端VSS电连接。其中，发光器件L的第一电极可以为其正极，第二电极可以为其负极。示例性地，发光器件L可以设置为电致发光二极管，例如，发光器件L可以包括：微型发光二极管(Micro Light Emitting Diode，Micro LED)、有机电致发光二极管(Organic Light Emitting Diode，OLED)以及量子点发光二极管(QuantumDot Light Emitting Diodes，QLED)中的至少一种。另外，一般发光器件L具有发光阈值电压，在发光器件L两端的电压大于或等于发光阈值电压时进行发光。在实际应用中，可以根据实际应用环境来设计确定发光器件L的具体结构，在此不作限定。
在具体实施时，在本公开实施例中，第一电源端VDD的信号的电压一般为正值，第二电源端VSS的信号的电压一般接地或为负值。在实际应用中，第一电源端VDD的信号的电压和第二电源端VSS的信号的电压的具体数值可以根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本公开实施例中，初始化信号端VINIT的信号的电压与第二电源端VSS的信号的电压可以满足如下公式：-<VL。VL代表发光器件L的发光阈值电压。
在具体实施时，在本公开实施例中，如图1所示，驱动晶体管M0可以为P型晶体管；其中，驱动晶体管M0的第一极为其源极，驱动晶体管M0的第二极为其漏极，并且该驱动晶体管M0处于饱和状态时，电流由驱动晶体管M0的源极流向其漏极。
当然，在具体实施时，在本公开实施例中，驱动晶体管M0也可以为N型晶体管；其中，驱动晶体管M0的第一极为其漏极，驱动晶体管M0的第二极为其源极，并且该驱动晶体管M0处于饱和状态时，电流由驱动晶体管M0的漏极流向其源极。
在具体实施时，在本公开实施例中，如图1所示，驱动电路还可以包括：存储电容CST；其中，存储电容CST的第一电极板与第一电源端VDD电连接，存储电容CST的第二电极板与驱动晶体管M0的栅极电连接。
在具体实施时，在本公开实施例中，如图2所示，控制电路可以包括：第一晶体管M1；其中，第一晶体管M1的栅极与第一控制端VC1电连接，第一晶体管M1的第一极与第二控制端VC2电连接，第一晶体管M1的第二极与初始化电路10电连接。
在具体实施时，在本公开实施例中，如图2所示，初始化电路10可以包括：第二晶体管M2；其中，第二晶体管M2的栅极与控制电路电连接，第二晶体管M2的第一极与初始化信号端VINIT电连接，第二晶体管M2的第二极与驱动晶体管M0的栅极电连接。
在具体实施时，在本公开实施例中，如图2所示，数据写入电路30可以包括：第三晶体管M3；其中，第三晶体管M3的栅极与第一扫描信号端GA1电连接，第三晶体管M3的第一极与数据信号端DA电连接，第三晶体管M3的第二极与驱动晶体管M0的第一极电连接。
在具体实施时，在本公开实施例中，如图2所示，第二控制电路40可以包括：第四晶体管M4；其中，第四晶体管M4的栅极与第二扫描信号端GA2电连接，第四晶体管M4的第一极与驱动晶体管M0的栅极电连接，第四晶体管M4的第二极与驱动晶体管M0的第一极电连接。
在具体实施时，在本公开实施例中，如图2所示，第三控制电路50可以包括：第五晶体管M5；其中，第五晶体管M5的栅极与第一发光控制信号端EM1电连接，第五晶体管M5的第一极与第一电源端VDD电连接，第五晶体管M5的第二极与驱动晶体管M0的第一极电连接。
在具体实施时，在本公开实施例中，如图2所示，第四控制电路60可以包括：第六晶体管M6；其中，第六晶体管M6的栅极与第二发光控制信号端EM2电连接，第六晶体管M6的第一极与驱动晶体管M0的第二极电连接，第六晶体管M6的第二极与发光器件L电连接。
可选地，为了降低制备工艺，在具体实施时，在本公开实施例中，如图2所示，第一至第六晶体管M6～可以均为P型晶体管。当然，第一至第六晶体管M6～也可以均为N型晶体管，这也可以根据实际应用环境来设计确定，在此不作限定。
进一步的，在具体实施时，在本公开实施例中，P型晶体管在高电平信号作用下截止，在低电平信号作用下导通。N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。
需要说明的是，本公开上述实施例中提到的晶体管可以是薄膜晶体管(Thin FilmTransistor，TFT)，也可以是金属氧化物半导体场效应管(Metal Oxide Scmiconductor，MOS)，在此不作限定。
在具体实施中，可以根据晶体管的类型以及其栅极的信号，将晶体管的第一极作为其源极，第二极作为其漏极；或者，反之，将晶体管的第一极作为其漏极，第二极作为其源极，这可以根据实际应用环境来设计确定，具体在此不做具体区分。
以上仅是举例说明本公开实施例提供的驱动电路中的各电路的具体结构，在具体实施时，上述电路的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，这些均在本公开的保护范围之内，具体在此不作限定。
本公开实施例还提供了上述驱动电路的驱动方法，如图3所示，可以包括如下步骤：
S10、初始化阶段，第一控制电路20根据第一控制端VC1的信号和第二控制端VC2的信号，向初始化电路10输入控制信号；初始化电路10响应于控制信号，将初始化信号端VINIT的信号提供给驱动晶体管M0的栅极；
S20、数据写入阶段，数据写入电路30响应于第一扫描信号端GA1的信号，将数据信号端DA的信号提供给驱动晶体管M0；
S30、发光阶段，驱动晶体管M0根据数据信号端DA的信号生成驱动电流；发光器件L在驱动电流的控制下发光。
在实际应用中，由于工艺制程和器件老化等原因，会使驱动发光器件L发光的驱动晶体管M0的阈值电压Vth存在不均匀性，这样就导致了流过每个OLED的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。在具体实施时，驱动电路还可以包括：第二控制电路40、第三控制电路50以及第四控制电路60；在本公开实施例中，驱动方法还可以包括：
在初始化阶段，第二控制电路40响应于第二扫描信号端GA2的信号，将驱动晶体管M0的栅极与驱动晶体管M0的第一极导通；第四控制电路60响应于第二发光控制信号端EM2的信号，将驱动晶体管M0的第二极与发光器件L导通；
在数据写入阶段，第二控制电路40响应于第二扫描信号端GA2的信号，将驱动晶体管M0的栅极与驱动晶体管M0的第一极导通；
在发光阶段，第三控制电路50响应于第一发光控制信号端EM1的信号，将驱动晶体管M0的第一极与第一电源端VDD导通。
下面以图2所示的驱动电路为例，结合图4所示的信号时序图，对本公开实施例提供的上述驱动电路的工作过程作以描述。如图4所示，em1代表第一发光控制信号端EM1的信号，em2代表第二发光控制信号端EM2的信号，ga1代表第一扫描信号端GA1的信号，ga2代表第二扫描信号端GA2的信号，vc1代表第一控制端VC1的信号，vc2代表第二控制端VC2的信号。并且，一个驱动电路在一个显示帧中的工作过程，可以包括：初始化阶段T1、数据写入阶段T2、发光阶段T3。
在初始化阶段T1，第一晶体管M1在信号vc1的低电平的控制下导通，以将信号vc2的低电平提供给第二晶体管M2的栅极，即将信号vc2的低电平作为控制信号提供给第二晶体管M2，以使第二晶体管M2导通。这样使得初始化信号端VINIT的信号可以通过导通的第二晶体管M2提供给驱动晶体管M0的栅极N3，从而使驱动晶体管M0的栅极N3的电压为Vinit，进而对驱动晶体管M0的栅极N3进行初始化。并且，第四晶体管M4在信号ga2的低电平的控制下导通，且第六晶体管M6在信号em2的低电平的控制下也导通，这样使得初始化信号端VINIT的信号可以通过导通的第四晶体管M4和第六晶体管M6提供给发光器件L的第一电极，以对发光器件L的第一电极进行初始化。以及，第五晶体管M5在信号em1的高电平的控制下截止。第三晶体管M3在信号ga1的高电平的控制下截止。
在数据写入阶段T2，第一晶体管M1在信号vc1的低电平的控制下导通，以将信号vc2的高电平提供给第二晶体管M2的栅极，即将信号vc2的低电平作为控制信号提供给第二晶体管M2，以使第二晶体管M2截止。第三晶体管M3在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压为数据信号的电压Vda。并且，第四晶体管M4在信号ga2的低电平的控制下导通，可以使驱动晶体管M0形成二极管连接方式，从而使驱动晶体管M0的第一极N1的电压Vda，对驱动晶体管M0的栅极N3进行充电，使得驱动晶体管M0的栅极N3的电压为Vda+Vth，并通过存储电容CST进行存储。以及，第五晶体管M5在信号em1的高电平的控制下截止。第六晶体管M6在信号em2的高电平的控制下截止。
在发光阶段T3，第五晶体管M5在信号em1的低电平的控制下导通，导通的第五晶体管M5可以将第一电源端VDD的电压Vdd提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压为Vdd。这样可以使驱动晶体管M0处于饱和状态，从而使驱动晶体管M0产生驱动电流Ids：Ids＝K(Vda-Vdd)2。并且，第六晶体管M6在信号em2的低电平的控制下导通，导通的第六晶体管M6可以将驱动晶体管M0的第二极N2与发光器件L的第一电极导通，从而使驱动电流Ids流入发光器件L，以驱动发光器件L发光。其中，K为与工艺和设计有关的结构常数。并且，第一晶体管M1在信号vc1的高电平的控制下截止，第三晶体管M3在信号ga1的高电平的控制下截止。第四晶体管M4在信号ga2的高电平的控制下截止。
通过上式Ids＝K(Vda-Vdd)2可知，驱动晶体管M0生成的驱动电流Ids仅与第一电源端VDD的电压Vdd和数据信号端DA的电压Vda相关，而与驱动晶体管M0的阈值电压Vth无关，可以解决由于驱动晶体管M0的阈值电压Vth漂移对驱动电流的影响，从而使发光器件L的驱动电流保持稳定，进而保证了发光器件L的正常工作。
在又一些示例中，在本公开实施例中，在数据写入阶段之后，且在发光阶段之前，驱动方法还可以包括：第一缓冲阶段，数据写入电路30响应于第一扫描信号端GA1的信号，将数据信号端DA的信号提供给驱动晶体管M0。
下面以图2所示的驱动电路为例，结合图5所示的电路时序图，对本公开实施例提供的上述驱动电路的工作过程作以描述。如图5所示，em1代表第一发光控制信号端EM1的信号，em2代表第二发光控制信号端EM2的信号，ga1代表第一扫描信号端GA1的信号，ga2代表第二扫描信号端GA2的信号，vc1代表第一控制端VC1的信号，vc2代表第二控制端VC2的信号。并且，一个驱动电路在一个显示帧中的工作过程，可以包括：初始化阶段T1、数据写入阶段T2、第一缓冲阶段T4、发光阶段T3。
在初始化阶段T1，第一晶体管M1在信号vc1的低电平的控制下导通，以将信号vc2的低电平提供给第二晶体管M2的栅极，即将信号vc2的低电平作为控制信号提供给第二晶体管M2，以使第二晶体管M2导通。这样使得初始化信号端VINIT的信号可以通过导通的第二晶体管M2提供给驱动晶体管M0的栅极N3，从而使驱动晶体管M0的栅极N3的电压为Vinit，进而对驱动晶体管M0的栅极N3进行初始化。并且，第四晶体管M4在信号ga2的低电平的控制下导通，且第六晶体管M6在信号em2的低电平的控制下也导通，这样使得初始化信号端VINIT的信号可以通过导通的第四晶体管M4和第六晶体管M6提供给发光器件L的第一电极，以对发光器件L的第一电极进行初始化。以及，第五晶体管M5在信号em1的高电平的控制下截止。第三晶体管M3在信号ga1的高电平的控制下截止。
在数据写入阶段T2，第一晶体管M1在信号vc1的低电平的控制下导通，以将信号vc2的高电平提供给第二晶体管M2的栅极，即将信号vc2的低电平作为控制信号提供给第二晶体管M2，以使第二晶体管M2截止。第三晶体管M3在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压为数据信号的电压Vda。并且，第四晶体管M4在信号ga2的低电平的控制下导通，可以使驱动晶体管M0形成二极管连接方式，从而使驱动晶体管M0的第一极N1的电压Vda，对驱动晶体管M0的栅极N3进行充电，使得驱动晶体管M0的栅极N3的电压为Vda+Vth，并通过存储电容CST进行存储。以及，第五晶体管M5在信号em1的高电平的控制下截止。第六晶体管M6在信号em2的高电平的控制下截止。
在第一缓冲阶段T4，第三晶体管M3在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压继续为数据信号的电压Vda。并且，第一晶体管M1在信号vc1的高电平的控制下截止。第四晶体管M4在信号ga2的高电平的控制下截止。第五晶体管M5在信号em1的高电平的控制下截止。第六晶体管M6在信号em2的高电平的控制下截止。
在发光阶段T3，第五晶体管M5在信号em1的低电平的控制下导通，导通的第五晶体管M5可以将第一电源端VDD的电压Vdd提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压为Vdd。这样可以使驱动晶体管M0处于饱和状态，从而使驱动晶体管M0产生驱动电流Ids：Ids＝K(Vda-Vdd)2。并且，第六晶体管M6在信号em2的低电平的控制下导通，导通的第六晶体管M6可以将驱动晶体管M0的第二极N2与发光器件L的第一电极导通，从而使驱动电流Ids流入发光器件L，以驱动发光器件L发光。其中，K为与工艺和设计有关的结构常数。并且，第一晶体管M1在信号vc1的高电平的控制下截止，第三晶体管M3在信号ga1的高电平的控制下截止。第四晶体管M4在信号ga2的高电平的控制下截止。
需要说明的是，通过在第一缓冲阶段T4中使第一扫描信号端GA1的信号ga1为低电平，可以使第三晶体管M3继续打开，以使充电更充分。
在又一些示例中，在本公开实施例中，在第一缓冲阶段之后，且在发光阶段之前，驱动方法还可以包括：第二缓冲阶段，第三控制电路50响应于第一发光控制信号端EM1的信号，将驱动晶体管M0的第一极与第一电源端VDD导通。
下面以图2所示的驱动电路为例，结合图6所示的电路时序图，对本公开实施例提供的上述驱动电路的工作过程作以描述。如图6所示，em1代表第一发光控制信号端EM1的信号，em2代表第二发光控制信号端EM2的信号，ga1代表第一扫描信号端GA1的信号，ga2代表第二扫描信号端GA2的信号，vc1代表第一控制端VC1的信号，vc2代表第二控制端VC2的信号。并且，一个驱动电路在一个显示帧中的工作过程，可以包括：初始化阶段T1、数据写入阶段T2、第一缓冲阶段T4、发光阶段T3。
在初始化阶段T1，第一晶体管M1在信号vc1的低电平的控制下导通，以将信号vc2的低电平提供给第二晶体管M2的栅极，即将信号vc2的低电平作为控制信号提供给第二晶体管M2，以使第二晶体管M2导通。这样使得初始化信号端VINIT的信号可以通过导通的第二晶体管M2提供给驱动晶体管M0的栅极N3，从而使驱动晶体管M0的栅极N3的电压为Vinit，进而对驱动晶体管M0的栅极N3进行初始化。并且，第四晶体管M4在信号ga2的低电平的控制下导通，且第六晶体管M6在信号em2的低电平的控制下也导通，这样使得初始化信号端VINIT的信号可以通过导通的第四晶体管M4和第六晶体管M6提供给发光器件L的第一电极，以对发光器件L的第一电极进行初始化。以及，第五晶体管M5在信号em1的高电平的控制下截止。第三晶体管M3在信号ga1的高电平的控制下截止。
在数据写入阶段T2，第一晶体管M1在信号vc1的低电平的控制下导通，以将信号vc2的高电平提供给第二晶体管M2的栅极，即将信号vc2的低电平作为控制信号提供给第二晶体管M2，以使第二晶体管M2截止。第三晶体管M3在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压为数据信号的电压Vda。并且，第四晶体管M4在信号ga2的低电平的控制下导通，可以使驱动晶体管M0形成二极管连接方式，从而使驱动晶体管M0的第一极N1的电压Vda，对驱动晶体管M0的栅极N3进行充电，使得驱动晶体管M0的栅极N3的电压为Vda+Vth，并通过存储电容CST进行存储。以及，第五晶体管M5在信号em1的高电平的控制下截止。第六晶体管M6在信号em2的高电平的控制下截止。
在第一缓冲阶段T4，第三晶体管M3在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压继续为数据信号的电压Vda。并且，第一晶体管M1在信号vc1的高电平的控制下截止。第四晶体管M4在信号ga2的高电平的控制下截止。第五晶体管M5在信号em1的高电平的控制下截止。第六晶体管M6在信号em2的高电平的控制下截止。
在第二缓冲阶段T5，第五晶体管M5在信号em1的低电平的控制下导通，以将第一电源端VDD的电压Vdd提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压为Vdd。这样可以通过第一电源端VDD对驱动晶体管M0的第一极N1进行预充电。并且，第一晶体管M1在信号vc1的高电平的控制下截止。第四晶体管M4在信号ga2的高电平的控制下截止。第五晶体管M5在信号em1的高电平的控制下截止。第六晶体管M6在信号em2的高电平的控制下截止。第三晶体管M3在信号ga1的高电平的控制下截止。
在发光阶段T3，第五晶体管M5在信号em1的低电平的控制下导通，导通的第五晶体管M5可以将第一电源端VDD的电压Vdd提供给驱动晶体管M0的第一极N1，以使驱动晶体管M0的第一极N1的电压为Vdd。这样可以使驱动晶体管M0处于饱和状态，从而使驱动晶体管M0产生驱动电流Ids：Ids＝K(Vda-Vdd)2。并且，第六晶体管M6在信号em2的低电平的控制下导通，导通的第六晶体管M6可以将驱动晶体管M0的第二极N2与发光器件L的第一电极导通，从而使驱动电流Ids流入发光器件L，以驱动发光器件L发光。其中，K为与工艺和设计有关的结构常数。并且，第一晶体管M1在信号vc1的高电平的控制下截止，第三晶体管M3在信号ga1的高电平的控制下截止。第四晶体管M4在信号ga2的高电平的控制下截止。
需要说明的是，通过在第一缓冲阶段T4中使第一扫描信号端GA1的信号ga1为低电平，可以使第三晶体管M3继续打开，以使充电更充分。
需要说明的是，通过在第二缓冲阶段T5中使第二发光控制信号端EM2的信号em2为高电平，可以控制第六晶体管M6截止，这样可以使驱动晶体管M0的栅极的电压进一步稳定后，即使驱动晶体管M0产生的电流进一步稳定后再提供给发光器件L，从而可以进一步提高发光器件L的发光稳定性。
本公开实施例提供了又一些像素电路，其结构示意图如图7所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在具体实施时，可以使第一控制端VC1的信号vc1与第二扫描信号端GA2的信号ga2相同。示例性地，可以使第一控制端VC1与第二扫描信号端GA2设置为同一信号端。例如，图7所示，可以使第一晶体管M1的栅极与第二扫描信号端GA2电连接。
在具体实施时，可以使第二控制端VC2的信号vc2与第二发光控制信号端EM2的信号em2相同。示例性地，可以使第二控制端VC2与第二发光控制信号端EM2为同一信号端。例如，图7所示，可以使第一晶体管M1的第一极与第二发光控制信号端EM2电连接。
图7所示的像素电路的信号时序图可以参照上述图4至图6。并且，图7所示的像素电路的具体工作过程，也可以参照上述图2所示的像素电路结合图4至图6所示的信号时序图的工作过程，具体在此不作赘述。
本公开实施例提供了又一些像素电路，其结构示意图如图8所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在具体实施时，在本发明实施例中，如图8所示，控制电路20还可以包括：稳压电容CF；其中，稳压电容CF的第一电极板与第一晶体管M1的第二极电连接，稳压电容CF的第二电极板与参考信号端VREF电连接。这样可以在第一晶体管M1截止时，通过稳压电容CF稳定第二晶体管M2的栅极的电压，以进一步保证第二晶体管M2处于截止状态。
例如，结合图4至图6所示，在数据写入阶段T2，第一晶体管M1将信号vc2的高电平提供给第二晶体管M2的栅极，并通过稳压电容CF存储，以使第二晶体管M2截止。在发光阶段T3，第一晶体管M1截止，则可以通过稳压电容CF的作用将第二晶体管M2的电平稳定为高电平，以进一步保证第二晶体管M2处于截止状态，从而避免初始化信号端的信号影响驱动晶体管的栅极的电压，进一步提高发光稳定性。
示例性地，参考信号端VREF的电压可以为固定电压值。例如，可以使参考信号端VREF可以与第一电源端VDD为同一信号端。或者，参考信号端VREF也可以与第二电源端VSS为同一信号端。或者，参考信号端VREF也可以与初始化信号端VINIT为同一信号端，在此不作限定。
本公开实施例提供了又一些像素电路，其结构示意图如图9所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在具体实施时，在本发明实施例中，如图9所示，控制电路20还可以包括：稳压电容CF；其中，稳压电容CF的第一电极板与第一晶体管M1的第二极电连接，稳压电容CF的第二电极板与驱动晶体管M0的栅极电连接。这样可以在第一晶体管M1截止时，通过稳压电容CF稳定第二晶体管M2的栅极的电压，以进一步保证第二晶体管M2处于截止状态。以及通过稳压电压CF进一步稳定驱动晶体管的栅极的电压。
例如，结合图4至图6所示，在数据写入阶段T2，第一晶体管M1将信号vc2的高电平提供给第二晶体管M2的栅极，并通过稳压电容CF存储，以使第二晶体管M2截止。在发光阶段T3，第一晶体管M1截止，则可以通过稳压电容CF的作用将第二晶体管M2的电平稳定为高电平，以进一步保证第二晶体管M2处于截止状态，从而避免初始化信号端的信号影响驱动晶体管的栅极的电压，进一步提高发光稳定性。
并且，在数据写入阶段T2，驱动晶体管的栅极的电压Vda+|Vth|也会通过稳压电容CF进行存储，以进一步通过稳压电容CF使驱动晶体管的栅极电压进行稳定，从而提高发光稳定性。
本公开实施例还提供了显示装置，包括本公开实施例提供的上述像素电路。该显示装置解决问题的原理与前述像素电路相似，因此该显示装置的实施可以参见前述像素电路的实施，重复之处在此不再赘述。
在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
在具体实施时，在本公开实施例中，显示装置可以包括：位于显示区中阵列排布的多个像素单元。每个像素单元包括多个子像素。示例性地，一个子像素设置一个上述驱动电路。
示例性地，像素单元可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (16)

1.一种驱动电路，其中，包括：
初始化电路，被配置为响应于控制信号，将初始化信号端的信号提供给驱动晶体管的栅极；
第一控制电路，被配置为根据第一控制端的信号和第二控制端的信号，向所述初始化电路输入控制信号；
数据写入电路，被配置为响应于第一扫描信号端的信号，将数据信号端的信号提供给驱动晶体管；
所述驱动晶体管，被配置为根据所述数据信号端的信号生成驱动电流；
发光器件，被配置为在所述驱动电流的控制下发光；
所述第一控制电路包括：第一晶体管；
所述第一晶体管的栅极与所述第一控制端电连接，所述第一晶体管的第一极与所述第二控制端电连接，所述第一晶体管的第二极与所述初始化电路电连接；
所述第一控制电路还包括：稳压电容；
所述稳压电容的第一电极板与所述第一晶体管的第二极电连接，所述稳压电容的第二电极板与参考信号端电连接；其中，所述参考信号端的电压为固定电压值；或者，
所述稳压电容的第一电极板与所述第一晶体管的第二极电连接，所述稳压电容的第二电极板与驱动晶体管的栅极电连接。
2.如权利要求1所述的驱动电路，其中，所述参考信号端与所述初始化信号端和第一电源端中的一个为同一信号端。
3.如权利要求1或2所述的驱动电路，其中，所述初始化电路包括：第二晶体管；
所述第二晶体管的栅极与所述控制电路电连接，所述第二晶体管的第一极与所述初始化信号端电连接，所述第二晶体管的第二极与所述驱动晶体管的栅极电连接。
4.如权利要求1或2所述的驱动电路，其中，所述数据写入电路包括：第三晶体管；
所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述数据信号端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接。
5.如权利要求4所述的驱动电路，其中，所述驱动电路还包括：第二控制电路、第三控制电路以及第四控制电路；其中，所述驱动晶体管的第一极通过所述第三控制电路与第一电源端电连接；所述驱动晶体管的第二极通过所述第四控制电路与所述发光器件电连接；
所述第二控制电路被配置为响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第二极导通；
所述第三控制电路被配置为响应于第一发光控制信号端的信号，将所述驱动晶体管的第一极与所述第一电源端导通；
所述第四控制电路被配置为响应于第二发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通。
6.如权利要求5所述的驱动电路，其中，所述第二控制电路包括：第四晶体管；
所述第四晶体管的栅极与所述第二扫描信号端电连接，所述第四晶体管的第一极与所述驱动晶体管的栅极电连接，所述第四晶体管的第二极与所述驱动晶体管的第二极电连接。
7.如权利要求5所述的驱动电路，其中，所述第三控制电路包括：第五晶体管；
所述第五晶体管的栅极与所述第一发光控制信号端电连接，所述第五晶体管的第一极与所述第一电源端电连接，所述第五晶体管的第二极与所述驱动晶体管的第一极电连接。
8.如权利要求5所述的驱动电路，其中，所述第四控制电路包括：第六晶体管；
所述第六晶体管的栅极与所述第二发光控制信号端电连接，所述第六晶体管的第一极与所述驱动晶体管的第二极电连接，所述第六晶体管的第二极与所述发光器件电连接。
9.如权利要求5-8任一项所述的驱动电路，其中，所述驱动电路还包括：存储电容；
所述存储电容的第一电极板与第一电源端电连接，所述存储电容的第二电极板与所述驱动晶体管的栅极电连接。
10.如权利要求5-8任一项所述的驱动电路，其中，所述第一控制端与第二扫描信号端为同一信号端。
11.如权利要求5-8任一项所述的驱动电路，其中，所述第二控制端与第二发光控制信号端为同一信号端。
12.一种显示装置，其中，包括如权利要求1-11任一项所述的驱动电路。
13.一种如权利要求1-11任一项所述的驱动电路的驱动方法，其中，包括：
初始化阶段，第一控制电路根据第一控制端的信号和第二控制端的信号，向所述初始化电路输入控制信号；初始化电路响应于控制信号，将初始化信号端的信号提供给驱动晶体管的栅极；
数据写入阶段，数据写入电路响应于第一扫描信号端的信号，将数据信号端的信号提供给驱动晶体管；
发光阶段，所述驱动晶体管根据所述数据信号端的信号生成驱动电流；发光器件在所述驱动电流的控制下发光。
14.如权利要求13所述的驱动方法，其中，所述驱动电路还包括：第二控制电路、第三控制电路以及第四控制电路；
所述驱动方法还包括：
在所述初始化阶段，所述第二控制电路响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第二极导通；所述第四控制电路响应于第二发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通；
在所述数据写入阶段，所述第二控制电路响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第二极导通；
在所述发光阶段，所述第三控制电路响应于第一发光控制信号端的信号，将所述驱动晶体管的第一极与第一电源端导通。
15.如权利要求14所述的驱动方法，其中，在所述数据写入阶段之后，且在所述发光阶段之前，所述驱动方法还包括：
第一缓冲阶段，所述数据写入电路响应于所述第一扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管。
16.如权利要求15所述的驱动方法，其中，在所述第一缓冲阶段之后，且在所述发光阶段之前，所述驱动方法还包括：
第二缓冲阶段，所述第三控制电路响应于所述第一发光控制信号端的信号，将所述驱动晶体管的第一极与所述第一电源端导通。
CN202080003130.4A 2020-11-30 2020-11-30 驱动电路、其驱动方法及显示装置 Active CN114981874B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/132988 WO2022110247A1 (zh) 2020-11-30 2020-11-30 驱动电路、其驱动方法及显示装置

Publications (2)

Publication Number Publication Date
CN114981874A CN114981874A (zh) 2022-08-30
CN114981874B true CN114981874B (zh) 2023-11-07

Family

ID=81753943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080003130.4A Active CN114981874B (zh) 2020-11-30 2020-11-30 驱动电路、其驱动方法及显示装置

Country Status (3)

Country Link
US (1) US20230395024A1 (zh)
CN (1) CN114981874B (zh)
WO (1) WO2022110247A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128360A (zh) * 2016-09-08 2016-11-16 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106935198A (zh) * 2017-04-17 2017-07-07 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及有机发光显示面板
CN107452338A (zh) * 2017-07-31 2017-12-08 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN109119027A (zh) * 2018-09-10 2019-01-01 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
CN109509427A (zh) * 2017-09-15 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111599309A (zh) * 2020-06-30 2020-08-28 上海天马有机发光显示技术有限公司 一种像素驱动电路、有机发光显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590831B2 (ja) * 2003-06-02 2010-12-01 ソニー株式会社 表示装置、および画素回路の駆動方法
KR101152466B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120062252A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103050080B (zh) * 2011-10-11 2015-08-12 上海天马微电子有限公司 有机发光显示器的像素电路及其驱动方法
CN102411917A (zh) * 2011-12-21 2012-04-11 深圳市华星光电技术有限公司 液晶面板的驱动电路及液晶显示器
CN104778917B (zh) * 2015-01-30 2017-12-19 京东方科技集团股份有限公司 像素驱动电路及其驱动方法和显示设备
CN105355170A (zh) * 2015-12-10 2016-02-24 友达光电股份有限公司 主动矩阵有机发光二极管显示器的像素补偿电路
CN205810345U (zh) * 2016-07-11 2016-12-14 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN106448554A (zh) * 2016-11-30 2017-02-22 武汉华星光电技术有限公司 Oled驱动电路及oled显示面板
CN106531075B (zh) * 2017-01-10 2019-01-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106710528B (zh) * 2017-01-23 2019-03-12 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106952615B (zh) * 2017-05-18 2019-02-01 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN107068060B (zh) * 2017-06-14 2019-09-24 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及像素驱动方法
CN108470539B (zh) * 2018-06-13 2020-04-21 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN109859682B (zh) * 2019-03-28 2021-01-22 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128360A (zh) * 2016-09-08 2016-11-16 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106935198A (zh) * 2017-04-17 2017-07-07 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及有机发光显示面板
CN107452338A (zh) * 2017-07-31 2017-12-08 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN109509427A (zh) * 2017-09-15 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109119027A (zh) * 2018-09-10 2019-01-01 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
CN111599309A (zh) * 2020-06-30 2020-08-28 上海天马有机发光显示技术有限公司 一种像素驱动电路、有机发光显示面板及显示装置

Also Published As

Publication number Publication date
CN114981874A (zh) 2022-08-30
US20230395024A1 (en) 2023-12-07
WO2022110247A1 (zh) 2022-06-02

Similar Documents

Publication Publication Date Title
US10347181B2 (en) Display panel, display device, and method for driving a pixel circuit
CN111312158B (zh) 一种像素电路及其驱动方法、显示装置
CN107358917B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
WO2021043102A1 (zh) 驱动电路及其驱动方法、显示装置
CN109712565B (zh) 一种像素电路、其驱动方法及电致发光显示面板
US11227544B2 (en) Pixel circuit, electroluminescent display panel, driving methods thereof, and display device
CN108492770B (zh) 一种像素补偿电路、其驱动方法及显示面板、显示装置
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
WO2016074359A1 (zh) 像素电路、有机电致发光显示面板、显示装置及其驱动方法
CN107464526B (zh) 一种像素补偿电路、其驱动方法及显示装置
JP2020519925A (ja) 画素の駆動回路、画素の駆動方法及び表示装置
CN109559686B (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
CN108877668B (zh) 一种像素电路、其驱动方法及显示面板
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN113851082B (zh) 像素驱动电路及其驱动方法、显示面板
CN114270430B (zh) 像素电路、其驱动方法及显示装置
CN113950715A (zh) 像素电路及其驱动方法、显示装置
WO2021047562A1 (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
CN112992071A (zh) 像素电路及其驱动方法、显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN110010071B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
CN113066439B (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
CN112863436B (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
CN114981874B (zh) 驱动电路、其驱动方法及显示装置
CN114783382B (zh) 像素电路、其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant