CN113950715A - 像素电路及其驱动方法、显示装置 - Google Patents

像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN113950715A
CN113950715A CN202180000989.4A CN202180000989A CN113950715A CN 113950715 A CN113950715 A CN 113950715A CN 202180000989 A CN202180000989 A CN 202180000989A CN 113950715 A CN113950715 A CN 113950715A
Authority
CN
China
Prior art keywords
transistor
signal
circuit
sub
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180000989.4A
Other languages
English (en)
Other versions
CN113950715B (zh
Inventor
汪锐
胡明
邱海军
黄炜赟
黄耀
曾超
邱远游
李少茹
承天一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113950715A publication Critical patent/CN113950715A/zh
Application granted granted Critical
Publication of CN113950715B publication Critical patent/CN113950715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素电路及其驱动方法、显示装置。该像素电路包括：驱动子电路、数据写入子电路、第一发光控制子电路、第二发光控制子电路、补偿子电路和第一复位子电路，且像素电路被配置为生成驱动电流以控制发光元件发光，第一复位子电路包括第一晶体管，补偿子电路包括第二晶体管，第一晶体管和第二晶体管均为多晶硅氧化物薄膜晶体管，且第一晶体管和第二晶体管的有源层类型与驱动子电路、数据写入子电路、第一发光控制子电路及第二发光控制子电路中的至少之一包括的晶体管的有源层类型不同。

Description

像素电路及其驱动方法、显示装置
技术领域
本公开的实施例涉及一种像素电路及其驱动方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度等优点，已广泛应用于手机、平板电脑、数码相机等显示产品。OLED显示属于电流驱动，需要通过像素电路向OLED输出电流，驱动OLED发光。
发明内容
本公开至少一实施例提供一种像素电路，包括驱动子电路、数据写入子电路、第一发光控制子电路、第二发光控制子电路、补偿子电路和第一复位子电路，且所述像素电路被配置为生成驱动电流以控制发光元件发光，其中，所述驱动子电路包括控制端、第一端和第二端；所述数据写入子电路电连接至所述驱动子电路的第一端和所述数据信号端，且被配置为响应于第一扫描信号端的信号，将所述数据信号端的数据信号写入所述驱动子电路的第一端；所述补偿子电路电连接至所述驱动子电路的第二端和所述驱动子电路的控制端，且被配置为响应于补偿控制信号端的信号，对所述驱动子电路进行阈值补偿；所述第一发光控制子电路电连接至所述驱动子电路的第一端和所述第一电压端，且被配置为响应于发光信号控制端的信号，实现所述驱动子电路和所述第一电压端之间的连接导通或断开；所述第二发光控制子电路电连接至所述驱动子电路的第二端和所述发光元件的第一电极，且被配置为响应于所述发光信号控制端的信号，实现所述驱动子电路和所述发光元件之间的连接导通或断开；所述第一复位子电路电连接至所述驱动子电路的第二端和第二电压端，且被配置为响应于第二扫描信号端的信号，将所述第二电压端的信号写入所述驱动子电路的第二端；其中，所述第一复位子电路包括第一晶体管，所述补偿子电路包括第二晶体管，所述第一晶体管和所述第二晶体管均为多晶硅氧化物薄膜晶体管，且所述第一晶体管和所述第二晶体管的有源层类型与所述驱动子电路、所述数据写入子电路、所述第一发光控制子电路及所述第二发光控制子电路中的至少之一包括的晶体管的有源层类型不同。
例如，本公开至少一实施例提供的像素电路还包括第二复位子电路，其中，所述第二复位子电路电连接至所述发光元件的第一电极和第三电压端，且被配置为响应于复位控制信号端的信号，将所述第三电压端的信号写入所述发光元件的第一电极，以对所述发光元件的第一电极进行复位。
例如，在本公开至少一实施例提供的像素电路中，所述第一扫描信号端和所述复位控制信号端连接至同一条信号线。
例如，在本公开至少一实施例提供的像素电路中，所述数据写入子电路包括第三晶体管，在所述像素电路处于第一显示模式时，所述第三晶体管的开启频率大于所述第二晶体管的开启频率，且当所述第三晶体管与所述第二晶体管均处于开启状态时，所述数据信号被传输至所述驱动子电路的控制端。
例如，在本公开至少一实施例提供的像素电路中，所述第三电压端的信号的电压值大于所述第二电压端的信号的电压值。
例如，在本公开至少一实施例提供的像素电路中，所述第二复位子电路包括第七晶体管，所述第七晶体管的栅极与所述复位控制信号端电连接，所述第七晶体管的第一极与所述第三电压端电连接，所述第七晶体管的第二极与所述发光元件的第一电极电连接。
例如，本公开至少一实施例提供的像素电路还包括存储子电路，其中，所述存储子电路电连接至所述驱动子电路的控制端和所述第一电压端，且配置为存储基于所述数据信号得到的补偿信号。
例如，在本公开至少一实施例提供的像素电路中，所述存储子电路包括第一电容，所述数据写入子电路包括第三晶体管，所述驱动子电路包括第四晶体管，所述驱动子电路的控制端包括所述第四晶体管的栅极，所述驱动子电路的第一端包括所述第四晶体管的第一极，所述驱动子电路的第二端包括所述第四晶体管的第二极；所述第二晶体管的栅极与所述补偿控制信号端电连接，所述第二晶体管的第二极与所述第四晶体管的第二极电连接，所述第二晶体管的第一极与所述第四晶体管的栅极电连接；所述第一电容的第一端与所述第四晶体管的栅极电连接，所述第一电容的第二端与所述第一电压端电连接；所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述数据信号端电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接。
例如，在本公开至少一实施例提供的像素电路中，所述第一发光控制子电路包括第五晶体管，所述第二发光控制子电路包括第六晶体管；所述第五晶体管的栅极与所述发光信号控制端电连接，所述第五晶体管的第一极与所述第一电压端连接，所述第五晶体管的第二极与所述驱动子电路的第一端电连接；所述第六晶体管的栅极与所述发光信号控制端电连接，所述第六晶体管的第一极与所述驱动子电路的第二端电连接，所述第六晶体管的第二极与所述发光元件的第一电极电连接。
例如，在本公开至少一实施例提供的像素电路中，所述第一晶体管的栅极与所述第二扫描信号端电连接，所述第一晶体管的第一极与所述驱动子电路的第二端电连接，所述第一晶体管的第二极与所述第二电压端电连接。
例如，本公开至少一实施例提供的像素电路还包括存储子电路和第二复位子电路，其中，所述存储子电路包括第一电容，所述数据写入子电路包括第三晶体管，所述驱动子电路包括第四晶体管，所述第一发光控制子电路包括第五晶体管，所述第二发光控制子电路包括第六晶体管，所述第二复位子电路包括第七晶体管；所述第一晶体管的栅极与所述第二扫描信号端电连接，所述第一晶体管的第一极与所述第四晶体管的第二极电连接，所述第一晶体管的第二极与所述第二电压端电连接；所述第二晶体管的栅极与所述补偿控制信号端电连接，所述第二晶体管的第一极与所述第四晶体管的栅极电连接，所述第二晶体管的第二极与所述第四晶体管的第二极电连接；所述第一电容的第一端与所述第四晶体管的栅极电连接，所述第一电容的第二端与所述第一电压端电连接；所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述数据信号端电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接；所述第五晶体管的栅极与所述发光控制信号端电连接，所述第五晶体管的第一极与所述第一电压端连接，所述第五晶体管的第二极与所述第四晶体管的第一极电连接；所述第六晶体管的栅极与所述发光控制信号端连接，所述第六晶体管的第一极与所述第四晶体管的第二极电连接，所述第六晶体管的第二极与所述发光元件的第一电极电连接；所述第七晶体管的栅极与所述复位控制信号端电连接，所述第七晶体管的第一极与第三电压端电连接，所述第七晶体管的第二极与所述第六晶体管的第二极电连接。
例如，在本公开至少一实施例提供的像素电路中，所述第三晶体管至所述第七晶体管均为多晶硅薄膜晶体管。
例如，在本公开至少一实施例提供的像素电路中，所述发光信号控制端的信号不为脉冲宽度调制信号，所述补偿控制信号端与所述发光信号控制端连接至同一个信号线。
本公开至少一实施例提供一种显示装置，包括阵列排布的多个子像素，其中，每个子像素包括如本公开任一实施例所述的像素电路和所述发光元件。
例如，在本公开至少一实施例提供的显示装置中，位于第i行的多个子像素的像素电路的第二扫描信号端与位于第i-1行的多个子像素的像素电路的补偿控制信号端连接至同一条信号线，其中，i为大于1的正整数，且i小于等于多个子像素的总行数。
本公开至少一实施例提供的像素电路的驱动方法，用于驱动根据本公开任一实施例所述的像素电路，其中，所述像素电路在一个显示帧中的工作工程包括初始化阶段、数据写入阶段和发光阶段，所述驱动方法包括：在所述初始化阶段，控制所述第一扫描信号端的信号的电平为第一电平，控制所述第二扫描信号端的信号的电平为第一电平，控制所述补偿控制信号端的信号的电平为第一电平，控制所述发光信号控制端的信号的电平为第一电平；在所述数据写入阶段，控制所述第一扫描信号端的信号的电平为第二电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第一电平，控制所述发光信号控制端的信号的电平为第一电平；在所述发光阶段，控制所述第一扫描信号端的信号的电平为第一电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第二电平，在所述第一发光阶段，控制所述发光信号控制端的信号的电平为第二电平。
例如，在本公开至少一实施例提供像素电路的驱动方法中，在所述像素电路包括第二复位子电路时，所述第二复位子电路被配置为响应于复位控制信号端的信号，将所述第三电压端的信号写入所述发光元件的第一电极，以对所述发光元件的第一电极进行复位，所述驱动方法还包括：控制所述第一扫描信号端的信号与所述复位控制信号端的信号相同。
例如，在本公开至少一实施例提供像素电路的驱动方法中，所述像素电路在所述一个显示帧中的工作工程还包括非发光阶段，所述驱动方法还包括：在所述非发光阶段，控制所述发光信号控制端的信号的电平为第一电平，控制所述第一扫描信号端的信号的电平为第一电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第二电平。
例如，在本公开至少一实施例提供像素电路的驱动方法中，所述发光信号控制端的信号为脉冲宽度调制信号。
例如，在本公开至少一实施例提供像素电路的驱动方法中，在所述像素电路处于第一显示模式时，所述像素电路在所述一个显示帧中的工作工程还包括复位阶段，所述驱动方法还包括：在所述复位阶段，控制所述发光信号控制端的信号的电平为第一电平，控制所述第一扫描信号端的信号的电平为第二电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第二电平。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种像素电路的结构示意图；
图2为本公开至少一实施例提供的一种像素电路的结构示意图；
图3为本公开至少一实施例提供的一种显示装置的示意性框图；
图4A至图4C为本公开至少一实施例提供的一种像素电路的电路时序图；
图4D为本公开至少一实施例提供的另一种像素电路的电路时序图；
图5为本公开至少一实施例提供的另一种像素电路的结构示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。
在本公开实施例中，晶体管是指至少包括栅电极、漏电极以及源电极的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道，并且电流能够流过漏电极、沟道以及源电极。需要说明的是，在本公开中，沟道是指晶体管的栅极在有源层上的正投影所对应的部分有源层，也即电流主要流过的区域。
在本公开中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。
在本公开中，“连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
图1为一种像素电路的结构示意图。如图1所示，该像素电路结构包括7个晶体管T1至T7、第一电容Cst和发光元件OLED。
对于如图1所示的像素电路，驱动晶体管T3的栅极(也即图1中的P1点)存在两条漏电路径，也即由晶体管T1构成的第一漏电路径和晶体管T2构成的第二漏电路径，由于两个漏电路径的存在，可能使得在发光元件OLED的发光阶段，P1点的电压漏电较大，进而使得流过发光元件OLED的电流变小，产生屏幕闪烁的问题。
本公开至少一些实施例提供一种像素电路，包括驱动子电路、数据写入子电路、第一发光控制子电路、第二发光控制子电路、补偿子电路和第一复位子电路，且像素电路被配置为生成驱动电流以控制发光元件发光，第一复位子电路包括第一晶体管，补偿子电路包括第二晶体管，第一晶体管和第二晶体管均为多晶硅氧化物薄膜晶体管，且第一晶体管和第二晶体管的有源层类型与驱动子电路、数据写入子电路、第一发光控制子电路及第二发光控制子电路中的至少之一包括的晶体管的有源层类型不同。
该像素电路通过将第一子复位电路与驱动子电路的第二端相连，使得驱动子电路的控制端只存在一个漏电路径，由于漏电路径的减少，在发光阶段，驱动子电路122的控制端的电压漏电少，一帧图像的前后亮度差异减小，优化显示屏幕的闪屏(Flicker)问题，提高了显示图像的均匀性和包括该像素电路的显示面板的显示品质。
下面结合附图对本公开的一些实施例进行详细说明，但是本公开并不限于这些具体的实施例。
图2为本公开至少一实施例提供的一种像素电路的结构示意图。
如图2所示，该像素电路121包括驱动子电路122、数据写入子电路123、第一发光控制子电路124、第二发光控制子电路125、补偿子电路126和第一复位子电路127，该像素电路121被配置为生成驱动电流以控制发光元件120发光。
例如，如图2所示，发光元件120包括第一电极、第二电极和设置在第一电极和第二电极之间的发光层，发光元件120的第二电极电连接至第四电压端VSS。当像素电路121生成的驱动电流流过发光元件120时，发光元件120的发光层发出与驱动电流的大小相对应的亮度的光。
例如，发光元件120可以为发光二极管等。发光二极管可以为微型发光二极管(Micro Light Emitting Diode，Micro LED)、有机发光二极管(Organic Light EmittingDiode，OLED)或量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)等。发光元件120被配置为在工作时接收发光信号(例如，可以为驱动电流)，并发出与该发光信号相对应强度的光。发光元件120的第一电极可以为阳极，发光二极管的第二电极可以为阴极。需要说明的是，在本公开的实施例中，发光元件的发光层可以包括电致发光层本身以及位于电致发光层两侧的其他公共层，例如，空穴注入层、空穴传输层、电子注入层以及电子传输层等等。一般发光元件120具有发光阈值电压，在发光元件120的第一电极和第二电极之间的电压大于或等于发光阈值电压时进行发光。在实际应用中，可以根据实际应用环境来设计确定发光元件120的具体结构，在此不作限定。
例如，驱动子电路122包括控制端、第一端和第二端，且被配置为给发光元件120提供驱动发光元件120发光的驱动电流。例如，驱动子电路122的控制端电连接到第一节点N1，驱动子电路122的第一端电连接到第二节点N2，驱动子电路122的第二端电连接到第三节点N3。
例如，数据写入子电路123电连接至驱动子电路的第一端和数据信号端Vdata，且被配置为响应于第一扫描信号端Ga1的信号，将数据信号端Vdata的数据信号写入驱动子电路122的第一端。
例如，补偿子电路126电连接至驱动子电路122的第二端和驱动子电路122的控制端，且被配置为响应于补偿控制信号端Cps的信号，对驱动子电路122进行阈值补偿。
例如，第一发光控制子电路124电连接至驱动子电路122的第一端和第一电压端VDD，且被配置为响应于发光信号控制端EM的信号，实现驱动子电路122和第一电压端VDD之间的连接导通或断开。
例如，第二发光控制子电路125电连接至驱动子电路122的第二端和发光元件120的第一电极，且被配置为响应于发光信号控制端EM的信号，实现驱动子电路122和发光元件120之间的连接导通或断开。
例如，第一复位子电路127电连接至驱动子电路122的第二端和第二电压端Vinit1，且被配置为响应于第二扫描信号端Ga2的信号，将第二电压端Vinit1的信号写入驱动子电路122的第二端，以对驱动子电路122的第二端进行初始化。
例如，第一复位子电路127包括第一晶体管T1，补偿子电路126包括第二晶体管T2，第一晶体管T1和第二晶体管T2均为多晶硅氧化物薄膜晶体管，例如，第一晶体管T1和第二晶体管T2均为低温多晶硅氧化物(Low temperature Polycrystalline Oxide，LTPO)薄膜晶体管。
低温多晶硅(Low Temperature Poly Silicon，LTPS)工艺是新一代薄膜晶体管液晶显示器(TFT-LCD)的制造流程。LTPS工艺在封装过程中，利用准分子激光作为热源，激光经过透射系统后，会产生能量均匀分布的激光束并被投射于非晶硅结构的玻璃基板上，当非晶硅结构的玻璃基板吸收准分子激光的能量后，就会转变成为多晶硅结构。由于整个处理过程是在500-600摄氏度以下完成，相比于传统的多晶硅处理流程中需要超过1000摄氏度的温度来说较低，因而被称为低温多晶硅工艺。
在显示技术领域，低温多晶硅(Low Temperature Poly Silicon，LTPS)工艺和氧化物(例如，铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO))工艺是常用来制造薄膜晶体管(Thin Film Transistor，TFT)阵列基板的两种工艺。LTPO工艺将低温多晶硅工艺和氧化物工艺融合，最大程度地利用低温多晶硅超高迁移率的优势以及氧化物(例如铟镓锌氧化物)的漏电流较小的优势，以实现更为出色的显示性能。
例如，第一晶体管T1和第二晶体管T2的有源层类型与驱动子电路122、数据写入子电路123、第一发光控制子电路124及第二发光控制子电路125中的至少之一包括的晶体管的有源层类型不同，也就是说，该像素电路为具有多种晶体管类型的像素电路。
需要说明的是，在本公开中，“有源层类型”指示用于制作有源层的材料的类型，有源层的材料可以包括氧化铟镓锌、低温多晶硅、非晶硅(例如氢化非晶硅)、低温多晶硅氧化物等，例如采用氧化铟镓锌作为有源层的薄膜晶体管的有源层类型与采用低温多晶硅氧化物作为有源层的薄膜晶体管的有源层类型不相同。
该像素电路121通过将第一子复位电路127与驱动子电路122的第二端相连，使得驱动子电路122的控制端只存在一个漏电路径(即与驱动子电路122的控制端连接的补偿子电路126)，由于漏电路径的减少，在发光阶段，驱动子电路122的控制端的电压漏电少，一帧图像的前后亮度差异减小，优化闪屏(Flicker)问题，提高了显示图像的均匀性和包括该像素电路的显示面板的显示品质。
例如，如图2所示，像素电路121还可以包括第二复位子电路129，第二复位子电路129电连接至发光元件120的第一电极和第三电压端Vinit2，且被配置为响应于复位控制信号端Rst的信号，将第三电压端Vinit2的信号写入发光元件120的第一电极，以对发光元件120的第一电极进行复位。
例如，第一扫描信号端Ga1和复位控制信号端Rst可以连接至同一条信号线，以减少一组GOA(Gate Driver on Array，阵列基板栅极驱动)信号，有利于显示面板的窄边框设计，减少了像素电路的布线空间，提高了显示面板的分辨率。在这种情况下，第一扫描信号端Ga1和复位控制信号端Rst可以为同一个信号端，即可以省略一个信号端，例如复位控制信号端Rst，此时，第二复位子电路129被配置为响应于第一扫描信号端Ga1的信号，将第三电压端Vinit2的信号写入发光元件120的第一电极，以对发光元件120的第一电极进行复位。
例如，显示面板经常存在切换图片显示、网页浏览等图像切换频率较低的情况，例如，此时图像的切换频率为5赫兹，此时像素电路处于第一显示模式，也即低频显示模式。当显示面板显示动态视频等时，图像切换频率较高，例如，此时图像的切换频率为50赫兹，此时像素电路处于第二显示模式，也即高频显示模式。因此，相对于第二显示模式，在第一显示模式下，数据信号写入驱动控制子电路122的控制端的频率要相应降低。但为避免闪屏问题，通常需要保持发光元件120的第一电极处于高频复位的状态，也即复位控制信号端Rst的信号的频率仍保持和在第二显示模式下时的该信号端的信号的频率相同。
为减少像素电路的布线空间，第一扫描信号端Ga1和复位控制信号端Rst可以连接至同一条信号线，则在第一显示模式下，第一扫描信号端Ga1的信号的频率仍保持和第二显示模式下该信号端的的信号频率相同。
例如，数据写入子电路123包括第三晶体管T3，在像素电路121处于第一显示模式时，数据写入子电路123包括的第三晶体管T3的开启频率大于阈值补偿子电路包括的第二晶体管T2的开启频率，且当第三晶体管T3与第二晶体管T2均处于开启状态时，数据信号才能被传输至驱动子电路122的控制端。由于数据信号写入驱动子电路122的控制端由第二晶体管T2的开启频率决定，根据第一显示模式的显示需求降低第二晶体管T2的补偿控制信号端的信号的频率，实现数据信号的低频写入，实现低频显示。
需要说明的是，这里开启频率指晶体管在单位时间内处于开启状态的次数，例如，晶体管的栅极的控制信号的频率越高，该晶体管的开启频率也越高。
例如，第三电压端Vinit2的信号的电压值大于第二电压端Vinit1的信号的电压值，通过提高第三电压端Vinit2的电压，将发光元件120内部的载流子进行重置，减少载流子的缺陷，增加器件稳定性，进一步改善屏幕闪烁的问题。
例如，第二电压端Vinit1的电压取值范围可以为-2V(伏特)～-6V，例如，第二电压端Vinit1的电压可以为-5V，第三电压端Vinit2的电压取值范围可以为-2V～-5V，例如，第三电压端Vinit2的电压可以为-3V。
例如，如图2所示，第二复位子电路129包括第七晶体管T7，第七晶体管T7的栅极与复位控制信号端Rst电连接，第七晶体管T7的第一极与第三电压端Vinit2电连接，第七晶体管T7的第二极与发光元件120的第一电极电连接。
例如，第七晶体管T7的沟道宽度范围为1.5μm(微米)～3μm，第七晶体管T7的沟道长度范围为2μm～4μm，第一晶体管T1的沟道宽度范围为1.5μm～3μm，第一晶体管T1的沟道长度范围为2μm～4μm。
例如，第一晶体管T1的沟道长度大于第七晶体管T7的沟道长度，第六晶体管T6的沟道长度大于等于第七晶体管T7的沟道长度且小于第一晶体管T1的沟道长度。由此，对于第四晶体管T4的栅极存在的漏电路径，例如经由第二晶体管T2和第一晶体管T1并至第二电压端Vinit1的漏电路径1，以及经第二晶体管T2至第六晶体管T6、第七晶体管T7，最后至第三电压端Vinit2的漏电路径2，通过设置第一晶体管T1、第六晶体管T6以及第七晶体管T7的沟道长度关系，可以进一步缓解漏电问题，并提升显示效果。
例如，第一晶体管T1的沟道长度与第七晶体管T7的沟道长度之比可以为1～2倍，例如可以是1.1倍、1.3倍、1.5倍、1.7倍、1.9倍；第一晶体管T1的沟道长度与第六晶体管T6的沟道长度之比可以为1～2倍，例如可以是1.1倍、1.3倍、1.5倍、1.7倍、1.9倍。
例如，如图2所示，像素电路121还可以包括存储子电路128，存储子电路128电连接至驱动子电路122的控制端和第一电压端VDD，且配置为存储基于数据信号得到的补偿信号。
例如，如图2所示，驱动子电路122包括第四晶体管T4，驱动电路122的控制端包括第四晶体管T4的栅极，驱动电路122的第一端包括第四晶体管T4的第一极，驱动电路122的第二端包括第四晶体管T4的第二极。
例如，如图2所示，数据写入子电路123包括第三晶体管T3，第三晶体管T3的栅极与第一扫描信号端Ga1电连接，第三晶体管T3的第一极与数据信号端Vdata电连接，第三晶体管T3的第二极与第四晶体管T4的第一极电连接，也即第三晶体管T3的第二极电连接至第二节点N2。
例如，如图2所示，补偿子电路126包括第二晶体管T2，第二晶体管T2的栅极与补偿控制信号端Cps电连接，第二晶体管T2的第二极与第四晶体管T4的第二极电连接，也即第二晶体管T2的第二极电连接至第三节点N3，第二晶体管T2的第一极与第四晶体管T4的栅极电连接，也即第二晶体管T2的第一极电连接至第一节点N1。
例如，如图2所示，存储子电路128包括第一电容Cst，第一电容Cst的第一端与第四晶体管T4的栅极电连接，也即第一电容Cst的第一端电连接至第一节点N1，第一电容Cst的第二端与第一电压端VDD电连接。
例如，如图2所示，第一发光控制子电路124包括第五晶体管T5，第二发光控制子电路125包括第六晶体管T6。例如，第五晶体管T5的栅极与发光信号控制端EM电连接，第五晶体管T5的第一极与第一电压端VDD连接，第五晶体管T5的第二极与驱动子电路122的第一端电连接，也即第五晶体管T5的第二极电连接至第二节点N2；第六晶体管T6的栅极与发光信号控制端EM电连接，第六晶体管T6的第一极与驱动子电路122的第二端电连接，也即第六晶体管T6的第一极电连接至第三节点N3，第六晶体管T6的第二极与发光元件120的第一电极电连接。
例如，如图2所示，第一晶体管T1的栅极与第二扫描信号端Ga2电连接，第一晶体管T1的第一极与驱动子电路122的第二端电连接，也即第一晶体管T1的栅极电连接至第三节点N3，第一晶体管T1的第二极与第二电压端Vinit1电连接。
例如，当发光信号控制端EM的信号不为脉冲宽度调制信号时，也即发光控制信号端EM的信号为固定占空比的脉冲信号，补偿控制信号端Cps与发光信号控制端EM可以连接至同一个信号线。此时，受发光信号控制端EM的信号的控制，在第三晶体管T3开启前，第二晶体管T2就已经开启，从而在数据信号写入时减少一个晶体管的开启时间浪费，降低因控制端的信号的上升沿无法立刻到达而造成的充电时间损失，增加充电时间，更有利于在高频显示模式下的图像显示。
例如，下面以图2为例，具体说明晶体管T1至晶体管T7、第一电容Cst以及各个信号控制端的连接关系。
例如，该像素电路的存储子电路128包括第一电容Cst，数据写入子电路123包括第三晶体管T3，驱动子电路122包括第四晶体管T4，第一发光控制子电路124包括第五晶体管T5，第二发光控制子电路125包括第六晶体管T6，第二复位子电路129包括第七晶体管T7。
第一晶体管T1的栅极与第二扫描信号端Ga2电连接，第一晶体管T1的第一极与第四晶体管T4的第二极电连接，第一晶体管T1的第二极与第二电压端Vinit1电连接；第二晶体管T2的栅极与补偿控制信号端Cps电连接，第二晶体管T2的第一极与第四晶体管T4的栅极电连接，第二晶体管T2的第二极与第四晶体管T4的第二极电连接；第一电容Cst的第一端与第四晶体管T4的栅极电连接，第一电容Cst的第二端与第一电压端VDD电连接；第三晶体管T3的栅极与第一扫描信号端Ga1电连接，第三晶体管T3的第一极与数据信号端Vdata电连接，第三晶体管T3的第二极与第四晶体管T4的第一极电连接；第五晶体管T5的栅极与发光控制信号端EM电连接，第五晶体管T5的第一极与第一电压端Vinit1连接，第五晶体管T5的第二极与第四晶体管T4的第一极电连接；第六晶体管T6的栅极与发光控制信号端EM连接，第六晶体管T6的第一极与第四晶体管T4的第二极电连接，第六晶体管T6的第二极与发光元件120的第一电极电连接；第七晶体管T7的栅极与复位控制信号端Rst电连接，第七晶体管T7的第一极与第三电压端Vinit2电连接，第七晶体管T7的第二极与第六晶体管T6的第二极电连接。
例如，多个如图2所示的像素电路121和发光元件120构成多个子像素，多个子像素阵列排布，对于位于第n行的像素电路，该像素电路的第二扫描信号端的信号和位于第n-1行的像素电路的补偿控制信号端CPs的信号相同，即位于第n行的像素电路的第二扫描信号端和位于第n-1行的像素电路的补偿控制信号端CPs连接至同一条信号线以接收相同的信号，从而可以减少信号线的数量。
例如，第三晶体管T3至第七晶体管T7均为多晶硅薄膜晶体管，例如，低温多晶硅(LTPS)薄膜晶体管。
本实施例中，LTPO薄膜晶体管与LTPS薄膜晶体管相比，产生的漏电流更少，因此，将第二晶体管T2设置为LTPO薄膜晶体管，可以显著减少漏电流的产生。
例如，第一电压端VDD输出的电压和第四电压端VSS输出的电压之一为高电压，另一个为低电压。例如，如图2所示的实施例中，第一电压端VDD输出的电压为恒定的第一电压VDD，例如，第一电压为正电压；而第四电压端VSS输出的电压为恒定的第二电压Vs，例如，第二电压为负电压等。例如，在一些示例中，第四电压端VSS可以接地。
例如，在具体实施时，在本公开实施例中，第三电压端Vinit2输出的电压Vi与第四电压端VSS输出的第二电压Vs可以满足如下公式：Vi-Vs<VEL，从而可以避免发光元件120在非发光阶段(例如，下面将要描述的初始化阶段s1等)发光。VEL代表发光元件120的发光阈值电压。
例如，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，为了清楚起见，本公开的实施例以第一晶体管和第二晶体管为N型晶体管(例如，N型MOS晶体管)，像素电路包括的其他晶体管均为P型晶体管(例如，P型MOS晶体管)为例详细阐述了本公开的技术方案，也就是说，在本公开的描述中，第一晶体管T1和第二晶体管T2为LTPO薄膜晶体管，也即N型晶体管，第三晶体管T3至第七晶体管T7均可以为LTPS晶体管，也即P型晶体管。然而本公开的实施例的晶体管不限于此，本领域技术人员还可以根据实际应用环境利用P型晶体管作为第一晶体管T1和第二晶体管T2，利用N型晶体管作为第三晶体管T3至第七晶体管T7，在此不作限定。
图3为本公开至少一实施例提供的一种显示装置的示意性框图。
例如，显示装置10可以为有源矩阵有机发光二极管(AMOLED)显示装置等。
如图3所示，显示装置10包括显示面板1000、栅极驱动器1010、定时控制器1020和数据驱动器1030。显示面板1000包括根据多条扫描线GL和多条数据线DL交叉限定的子像素P；栅极驱动器1010用于驱动多条扫描线GL；数据驱动器1030用于驱动多条数据线DL；定时控制器1020用于处理从显示装置10外部输入的图像数据RGB，向数据驱动器1030提供处理的图像数据RGB以及向栅极驱动器1010和数据驱动器1030输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器1010和数据驱动器1030进行控制。
例如，显示面板1000可以包括衬底基板(未示出)，显示装置10包括的阵列排布的多个子像素P设置在衬底基板上，每个子像素P包括发光元件120和像素电路121。例如，像素电路121可以为本公开任一实施例提供的像素电路，如前所述，这里不再赘述。
例如，衬底基板可以为柔性基板或刚性基板。例如，衬底基板可以采用例如玻璃、塑料、石英或其他适合的材料，本公开的实施例对此不作限制。
例如，在衬底基板上，发光元件120和像素电路121层叠设置，且发光元件120位于像素电路121的远离衬底基板10的一侧。像素电路121被配置为驱动发光元件120发光。
如图3所示，显示面板1000还包括多条扫描线GL和多条数据线DL。例如，子像素P设置在扫描线GL和数据线DL的交叉区域。例如，每个子像素P连接到四条扫描线GL(分别为第一扫描端Ga1、第二扫描端Ga2、补偿控制信号端Cps和复位控制信号端Rst)、一条数据线DL、用于提供第一电压VDD的第一电压端、用于提供第一初始电压Vinit1的第二电压端、用于提供第二初始电压Vinit2的第三电压端和用于提供第二电压的第四电压端VSS。例如，第一电压端至第四电压端可以由相应的电源线提供(例如，由电源管理芯片提供)，或者为相应的板状公共电极(例如公共阳极或公共阴极)。需要说明的是，在图3中仅示出了部分的子像素P、扫描线GL和数据线DL。
例如，位于第i行的多个子像素的像素电路的第二扫描信号端与位于第i-1行的多个子像素的像素电路的补偿控制信号端连接至同一条信号线，这里，i为大于1的正整数，且i小于等于多个子像素的总行数。
例如，对于位于第i行的子像素的像素电路，该像素电路的补偿控制信号端Cps的信号为Cps[i]，该像素电路的第二扫描信号端Ga2的信号为Cps[i-1]，也即为位于第i-1行的子像素的像素电路的补偿控制信号端的信号。
第二扫描信号端Ga2与补偿控制信号端Cps连接至同一条信号线，减少了显示装置10中的信号线的数量，减少了像素电路的布线空间，实现显示装置10的窄边框设计。
例如，栅极驱动器1010根据源自定时控制器1020的多个扫描控制信号GCS向多个扫描线GL提供多个选通信号。多个选通信号包括扫描信号和复位信号等。这些信号通过多个扫描线GL提供给每个子像素P。
例如，数据驱动器1030使用参考伽玛电压根据源自定时控制器1020的多个数据控制信号DCS将从定时控制器1020输入的数字图像数据RGB转换成数据信号。数据驱动器1030向多条数据线DL提供转换的数据信号。
例如，定时控制器1020对外部输入的图像数据RGB进行处理以匹配显示面板1000的大小和分辨率，然后向数据驱动器1030提供处理后的图像数据。定时控制器1020使用从显示装置10外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器1020分别向栅极驱动器1010和数据驱动器1030提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器1010和数据驱动器1030的控制。
例如，数据驱动器1030可以与多条数据线DL连接，以提供数据信号。
例如，栅极驱动器1010和数据驱动器1030可以实现为半导体芯片。该显示装置10还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
例如，显示装置10可以应用于电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。
关于上述实施例提供的显示装置10的技术效果可以参考本公开的实施例中提供的像素电路的技术效果，这里不再赘述。
本公开至少一实施例还提供一种像素电路的驱动方法，用于驱动根据本公开任一实施例提供的像素电路。
图4A至图4C为本公开一些实施例提供的一种像素电路的电路时序图。
下面以本公开实施例提供的像素电路中第一晶体管T1和第二晶体管T2为N型晶体管(LTPO薄膜晶体管)，第三晶体管T3至第七晶体管T7均为P型晶体管(例如LTPS薄膜晶体管)为例，结合图2所示的像素电路和图4A至图4C所示的工作时序图，对像素电路在一个显示帧内的工作过程进行详细的描述。
如图2所示，本公开实施例提供的像素电路包括7个晶体管(第一晶体管T1～第七晶体管T7)、1个存储电容(第一电容Cst)和5个电源端(第一电压端VDD、第二电压端Vinit1、第三电压端Vinit2、第四电压端VSS、数据信号端Vdata)。例如，第一电压端VDD持续提供高电平的第一电压VDD，第四电压端VSS持续提供低电平的第二电压Vs。
例如，如图4A所示，EM代表发光控制信号端EM的信号(以下称为发光控制信号)，Ga1代表第一扫描信号端Ga1的信号(以下称为第一扫描信号)，Ga2代表第二扫描信号端Ga2的信号(以下称为第二扫描信号)，Cps代表补偿控制信号端Cps的信号(以下称为补偿控制信号)。需要说明的是，在本公开的实施例中，附图标记EM、Ga1、Ga2、Cps既表示信号端，也表示信号端的信号。
例如，在像素电路121包括第二复位子电路129时，控制第一扫描信号端Ga1的信号与复位控制信号端Rst的信号相同，例如将第一扫描信号端Ga1与复位控制信号端Rst连接至同一条信号线，例如，复位控制信号端Rst输出的复位控制信号Rst的电路时序即为图4A至图4C所示的第一扫描信号Ga1的电路时序。
例如，在下面的描述中，第一电平表示高电平，第二电平表示低电平。
例如，如图4A所示，一个像素电路在一个显示帧中的工作过程可以包括：初始化阶段s1、数据写入阶段s2和发光阶段s3。即驱动方法包括：初始化阶段s1、数据写入阶段s2和发光阶段s3。
在初始化阶段s1，控制第一扫描信号端Ga1的信号的电平为第一电平，控制第二扫描信号端Ga2的信号的电平为第一电平，控制补偿控制信号端Cps的信号的电平为第一电平，控制发光信号控制端EM的信号的电平为第一电平，也即第一扫描信号Ga1、复位控制信号Rst、第二扫描信号Ga2、补偿控制信号Cps以及发光控制信号EM均处于高电平。
由此，在初始化阶段s1，第一晶体管T1在第二扫描信号Ga2的高电平控制下导通，且第二晶体管T2在补偿控制信号端Cps的高电平控制下也导通，这样使得第二电压端Vinit1输出的第一初始电压Vi1可以通过导通的第一晶体管T1和第二晶体管T2提供给第四晶体管T4的栅极，即第一节点N1，从而使第四晶体管T4的栅极的电压为第一初始电压Vi1，实现对第四晶体管T4的栅极的初始化。第三晶体管T3在第一扫描信号Ga1的高电平的控制下截止，第五晶体管T5在发光控制信号EM的高电平的控制下截止，第六晶体管T6在发光控制信号EM的高电平的控制下截止，第七晶体管T7在复位控制信号Rst的高电平的控制下截止。
在数据写入阶段s2，控制第一扫描信号端Ga1的信号的电平为第二电平，控制第二扫描信号端Ga2的信号的电平为第二电平，控制补偿控制信号端Cps的信号的电平为第一电平，控制发光信号控制端EM的信号的电平为第一电平，也即第一扫描信号Ga1、复位控制信号Rst和第二扫描信号Ga2处于低电平，补偿控制信号Cps和发光控制信号EM处于高电平。
由此，在数据写入阶段s2，第三晶体管T3在第一扫描信号Ga1的低电平的控制下导通，以将数据信号端Vdata上的数据电压Vda提供给第四晶体管T4的第一极，即第二节点N2，以使第四晶体管T4的第一极的电压为数据电压Vda。第二晶体管T2在补偿控制信号Cps的高电平的控制下导通，可以使第四晶体管T4形成二极管连接方式，从而使第四晶体管T4的第一极的电压Vda对第四晶体管T4的栅极进行充电直到第四晶体管T4的栅极的电压为Vda+Vth为止，第四晶体管T4的栅极的电压Vda+Vth通过第一电容Cst进行存储。同时，第七晶体管T7在复位控制信号Rst的低电平的控制下导通，这样使得第三电压端Vinit2输出的第二初始电压Vi2可以通过导通的第七晶体管T7提供给发光元件121的第一电极，以对发光元件121的第一电极进行复位。第一晶体管T1在第二扫描信号端Ga2的低电平的控制下截止，第五晶体管T5在发光控制信号EM的高电平的控制下截止，第六晶体管T6在发光控制信号EM的高电平的控制下截止。
在发光阶段s3，控制第一扫描信号端Ga1的信号的电平为第一电平，控制第二扫描信号端Ga2的信号的电平为第二电平，控制补偿控制信号端Cps的信号的电平为第二电平，控制发光信号控制端EM的信号的电平为第二电平，也即第一扫描信号Ga1和复位控制信号Rst处于高电平，第二扫描信号Ga2、补偿控制信号Cps以及发光控制信号EM均处于低电平。
由此，第五晶体管T5在发光控制信号EM的低电平的控制下导通，从而第五晶体管T5可以将第一电压端VDD输出的第一电压VDD提供给第四晶体管T4的第一极，以使第四晶体管T4的第一极的电压为第一电压VDD。此时，第四晶体管T4的第一极的电压为第一电压VDD，基于第一电容Cst的保持作用，第四晶体管T4的栅极的电压为Vda+Vth，这样可以使第四晶体管T4处于饱和状态，从而使第四晶体管T4产生驱动电流Ids：Ids＝K*((Vda+Vth-VDD)-Vth)2＝K*(Vda-VDD)2，K为与工艺和设计有关的结构常数。第六晶体管T6在发光控制信号EM的低电平的控制下导通，从而第六晶体管T6可以将第四晶体管T4的第二极与发光元件120的第一电极导通，从而使驱动电流Ids流入发光元件120，以驱动发光元件120发光。第一晶体管T1在第二扫描信号Ga2的低电平控制下截止，第二晶体管T2在补偿控制信号Cps的低电平的控制下截止，第三晶体管T3在第一扫描信号Ga1的高电平的控制下截止，第七晶体管T7在复位控制信号Rst的高电平的控制下截止。
例如，通过上述的初始化阶段、数据写入阶段和发光阶段，像素电路完成了数据信号的刷新和显示。为保持显示图像的稳定性，像素电路在一个显示帧中的工作工程还可以包括如图4B所示的非发光阶段s4和发光阶段s3，此时不再进行数据信号的刷新，维持对应于当前数据信号的图像显示。
例如，驱动方法还包括非发光阶段s4。在非发光阶段s4，控制第一扫描信号端Ga1的信号的电平为第一电平，控制第二扫描信号端Ga2的信号的电平为第二电平，控制补偿控制信号端Cps的信号的电平为第二电平，控制发光信号控制端EM的信号的电平为第一电平，也即第一扫描信号Ga1、复位控制信号Rst以及发光控制信号EM均处于高电平，第二扫描信号Ga2和补偿控制信号Cps处于低电平。
由此，在非发光阶段s4，第一晶体管T1在第二扫描信号Ga2的低电平控制下截止，第二晶体管T2在补偿控制信号Cps的低电平控制下截止，第三晶体管T3在第一扫描信号Ga1的高电平控制下截止，第五晶体管T5在发光控制信号EM的高电平控制下截止，第六晶体管T6在发光控制信号EM的高电平控制下截止，第七晶体管T7在复位控制信号Rst的高电平的控制下截止，也即在非发光阶段s4，像素电路中的第一晶体管T1至第三晶体管T3、第五晶体管T5至第七晶体管T7均处于截止状态。由于第一电容Cst的存储作用，第四晶体管T4仍维持在发光阶段s3中的饱和状态。
位于非发光阶段s4之后的发光阶段s3与前述的发光阶段s3的过程相同，第五晶体管T5和第六晶体管T6均在发光控制信号EM的低电平的控制下导通，从而使驱动电流Ids流入发光元件120，以驱动发光元件120发光，具体过程不再赘述。
例如，如图4C所示，显示画面包括多个显示帧，在第二显示模式下，多个显示帧可以分别为图4C所示的显示帧frame1、显示帧frame2等。按照时间先后顺序，每个显示帧包括的阶段有：初始化阶段s1、数据写入阶段s2、发光阶段s3、非发光阶段s4以及发光阶段s3。对于显示帧frame2，其与显示帧frame1的阶段划分及阶段组成完全相同，图4C中未示出显示帧frame2的各个阶段。
例如，以发光控制信号EM的信号周期作为衡量标准，在第二显示模型下，每个显示帧包括两个信号周期，在第一个信号周期中，经过初始化阶段s1、数据写入阶段s2、发光阶段s3完成数据信号刷新；在第二个信号周期中，经过非发光阶段s4以及发光阶段s3完成数据信号的维持及对应该数据信号的图像的显示。
需要说明的是，本公开所提供的显示帧的示意图仅为示例性，在实际中可以根据需要进行调整，例如可以包括更多或更少的信号周期，以实现发光控制信号的频率、显示帧的刷新频率等之间的匹配，本公开对此不作限制。
为确保在低灰阶显示时的薄膜晶体管的驱动能力，电路可以采用PWM信号进行调光，以保证显示画质。例如，发光控制信号端EM的信号可以为脉冲宽度调制(Pulse widthmodulation，简称PWM)信号，也即脉冲的占空比可以根据设计需要进行调制的信号。
当发光控制信号端EM的信号为PWM信号时，仍可以采用图4A至4C所示的电路时序图。通过调节PWM信号的低电平/高电平的时间相对于信号周期所占据的比值，实现调光以改善显示画面的画质。
例如，在第一显示模式下，如前所述，为减少像素电路的布线空间，第一扫描信号端Ga1和复位控制信号端Rst可以连接至同一条信号线，则第一扫描信号端Ga1的信号的频率仍保持和第二显示模式下该信号端的频率相同。
当第二晶体管T2和第三晶体管T3都开启时，数据信号才能被传输至第四晶体管T4的栅极，因此，可以通过降低第二晶体管T2的开启频率，降低数据信号写入第四晶体管T4的栅极的频率。
例如，控制阈值补偿信号Cps的频率小于等于第一扫描信号Ga1的频率，且控制第一扫描信号Ga1的频率小于等于发光控制信号EM的频率，从而实现第一显示模式。
例如，在像素电路处于第一显示模式时，像素电路在一个显示帧中的工作工程还包括复位阶段s5，以在不刷新数据信号的前提下实现对发光元件120的第一电极的复位。
图4D为本公开至少一实施例提供的另一种像素电路的电路时序图，也即为像素电路处于第一显示模式下的电路时序图。
例如，如图4D所示，在第一显示模式下，显示画面包括的每个显示帧可以为图4D所示的显示帧frame，以发光控制信号EM的信号周期作为衡量标准，在第一显示模型下，每个显示帧包括至少四个信号周期。例如，每个显示帧frame包括第一子帧Sub-Frame1和至少一个第二子帧Sub-Frame2，第一子帧Sub-Frame1被配置为完成数据信号的刷新，第二子帧Sub-Frame2被配置为维持对应该数据信号的图像的显示以及对发光元件120的第一电极的复位。需要说明的是，在第一显示模式下，每个显示帧中的第二子帧Sub-Frame2的数量可以根据实际设计需求进行设置，此外，在每个显示帧中，第一子帧Sub-Frame1和第二子帧Sub-Frame2之间的相对位置关系也可以根据实际情况设置，本公开对此不作限制。
例如，图4D中的Data代表第四晶体管T4的栅极电压变化，六边形表示此时向第四晶体管T4的栅极写入信号，此也即数据信号端的数据信号通过第三晶体管T3和第二晶体管T2被传输至第四晶体管T4的栅极。
例如，如图4D所示，按照时间先后顺序，第一子帧Sub-Frame1包括的阶段有：初始化阶段s1、数据写入阶段s2、发光阶段s3、非发光阶段s4以及发光阶段s3。每个阶段的信号电平变化以及由此导致的晶体管及发光元件120的状态变化如前所述，这里不再赘述。
例如，如图4D所示，按照时间先后顺序，第二子帧Sub-Frame2包括的阶段有：非发光阶段s4、复位阶段s5、发光阶段s3、非发光阶段s4以及发光阶段s3。这里，发光阶段s3和非发光阶段s4的相关描述如前所述，这里不再赘述。
例如，驱动方法还包括复位阶段s5。在复位阶段s5，控制发光信号控制端EM的信号的电平为第一电平，控制第一扫描信号端Ga1的信号的电平为第二电平，控制第二扫描信号端Ga2的信号的电平为第二电平，控制补偿控制信号端Cps的信号的电平为第二电平，也即发光控制信号EM处于高电平，第一扫描信号Ga1、复位控制信号Rst、第二扫描信号Ga2和补偿控制信号Cps均处于低电平。
由此，在复位阶段s5，第七晶体管T7在复位控制信号Rst的低电平的控制下导通，这样使得第三电压端Vinit2输出的第二初始电压Vi2可以通过导通的第七晶体管T7提供给发光元件121的第一电极，以对发光元件121的第一电极进行复位。同时，第四晶体管T4在第一扫描信号Ga1的低电平控制下导通，以将数据信号端Vdata上的数据电压Vda提供给第四晶体管T4的第一极，即第二节点N2，但此时由于第二晶体管T2在补偿控制信号Cps的低电平的控制下截止，因此数据电压Vda无法传输至第四晶体管T4的栅极以实现数据信号的刷新，由此降低了数据信号的刷新频率，实现第一显示模式。第一晶体管T1在第二扫描信号端Ga2的低电平的控制下截止，第三晶体管T3在第一扫描信号Ga1的高电平的控制下截止，第五晶体管T5在发光控制信号EM的高电平的控制下截止，第六晶体管T6在发光控制信号EM的高电平的控制下截止。
从图4D可以看出，在第一显示模式下，第一扫描控制信号Ga1仍然保持高频的刷新频率，以实现对发光元件120的第一电极的复位，避免第一显示模式下的闪屏问题。通过降低阈值补偿信号Cps的频率，在发光元件120的第一电极的保持高频复位的前提下，实现数据信号的低频刷新。
另外，在本公开的实施例中的晶体管以第一晶体管T1和第二晶体管T2为N型晶体管，第三晶体管T3至第七晶体管T7均为P型晶体管为例进行说明，此时，晶体管的第一极是源极，第二极是漏极。需要说明的是，本公开包括但不限于此。例如，第一晶体管T1和第二晶体管T2为P型晶体管，第三晶体管T3至第七晶体管T7均为N型晶体管，此时，晶体管第一极是漏极，第二极是源极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。
需要说明的是，本公开提供的图4A至图4D所示的电路时序图仅仅是示意性的，像素电路的具体时序可以根据实际应用场景进行设置、修改和组合，本公开对此不作具体限定。
图5为本公开至少一实施例提供的像素电路的示意图。
如图5所示，该像素电路121’包括驱动子电路122、数据写入子电路123、第一发光控制子电路124、第二发光控制子电路125、补偿子电路126、第一复位子电路127’、存储子电路128和第二复位子电路129，该像素电路121被配置为生成驱动电流以控制发光元件120发光。
例如，该像素电路的第一复位子电路包括第一晶体管T1’，阈值补偿子电路包括第二晶体管T2，存储子电路128包括第一电容Cst，数据写入子电路123包括第三晶体管T3，驱动子电路122包括第四晶体管T4，第一发光控制子电路124包括第五晶体管T5，第二发光控制子电路125包括第六晶体管T6，第二复位子电路129包括第七晶体管T7。
例如，第一晶体管T1’、第三晶体管T3至第七晶体管T7均为LTPS薄膜晶体管，第二晶体管T2为LTPO薄膜晶体管。
第一晶体管T1的栅极与第一扫描信号端Ga1电连接，第一晶体管T1的第一极与第二电压端Vinit1电连接，第一晶体管T1的第二极与第四晶体管T4的第二极电连接；第二晶体管T2的栅极与发光控制信号端EM电连接，第二晶体管T2的第一极与第四晶体管T4的栅极电连接，第二晶体管T2的第二极与第四晶体管T4的第二极电连接；第一电容Cst的第一端与第四晶体管T4的栅极电连接，第一电容Cst的第二端与第一电压端VDD电连接；第三晶体管T3的栅极与第一扫描信号端Ga1电连接，第三晶体管T3的第一极与数据信号端Vdata电连接，第三晶体管T3的第二极与第四晶体管T4的第一极电连接；第五晶体管T5的栅极与发光控制信号端EM电连接，第五晶体管T5的第一极与第一电压端Vinit1连接，第五晶体管T5的第二极与第四晶体管T4的第一极电连接；第六晶体管T6的栅极与发光控制信号端EM连接，第六晶体管T6的第一极与第四晶体管T4的第二极电连接，第六晶体管T6的第二极与发光元件120的第一电极电连接；第七晶体管T7的栅极与第一扫描信号端Ga1电连接，第七晶体管T7的第一极与第三电压端Vinit2电连接，第七晶体管T7的第二极与第六晶体管T6的第二极电连接。
与像素电路121相同，该像素电路121’的驱动子电路122的控制端只存在一个漏电路径，可以优化显示屏幕的闪屏(Flicker)问题。此外，由于此时第二晶体管T2不位于漏电路径上，因此可以设置第二晶体管T2为LTPS薄膜晶体管，LTPS薄膜晶体管的体积较小，可以减少像素电路的布局空间，提高了显示面板的分辨率。
此外，如前所述，第二晶体管T2受发光信号控制端EM的信号的控制，可以增加充电时间，更有利于在高频显示模式下的图像显示。
并且，该像素电路121’中的第三晶体管T3、第一晶体管T1’、第七晶体管T7均受第一扫描信号端Ga1的信号的控制，可以减少一组GOA信号，有利于显示面板的窄边框设计，减少了像素电路的布线空间，进一步提高了显示面板的分辨率。
例如，与像素电路121相同，仍可以对该像素电路121’中的第二电压端Vinit1的信号电压和第三电压端Vinit2的信号电压进行差异化设计。例如，第三电压端Vinit2的信号的电压值大于第二电压端Vinit1的信号的电压值，以增加器件稳定性，进一步改善屏幕闪烁的问题。
此外，当发光控制信号端EM的信号为PWM信号时，第二晶体管T2的控制端需要电连接至补偿控制信号端Cps。
针对像素电路121’的驱动方法需要可以结合图4A至图4D所示的电路时序图并参考相应描述进行设置，这里不再赘述。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种像素电路，包括驱动子电路、数据写入子电路、第一发光控制子电路、第二发光控制子电路、补偿子电路和第一复位子电路，且所述像素电路被配置为生成驱动电流以控制发光元件发光，其中，
所述驱动子电路包括控制端、第一端和第二端；
所述数据写入子电路电连接至所述驱动子电路的第一端和所述数据信号端，且被配置为响应于第一扫描信号端的信号，将所述数据信号端的数据信号写入所述驱动子电路的第一端；
所述补偿子电路电连接至所述驱动子电路的第二端和所述驱动子电路的控制端，且被配置为响应于补偿控制信号端的信号，对所述驱动子电路进行阈值补偿；
所述第一发光控制子电路电连接至所述驱动子电路的第一端和所述第一电压端，且被配置为响应于发光信号控制端的信号，实现所述驱动子电路和所述第一电压端之间的连接导通或断开；
所述第二发光控制子电路电连接至所述驱动子电路的第二端和所述发光元件的第一电极，且被配置为响应于所述发光信号控制端的信号，实现所述驱动子电路和所述发光元件之间的连接导通或断开；
所述第一复位子电路电连接至所述驱动子电路的第二端和第二电压端，且被配置为响应于第二扫描信号端的信号，将所述第二电压端的信号写入所述驱动子电路的第二端；
其中，所述第一复位子电路包括第一晶体管，所述补偿子电路包括第二晶体管，所述第一晶体管和所述第二晶体管均为多晶硅氧化物薄膜晶体管，且所述第一晶体管和所述第二晶体管的有源层类型与所述驱动子电路、所述数据写入子电路、所述第一发光控制子电路及所述第二发光控制子电路中的至少之一包括的晶体管的有源层类型不同。
2.根据权利要求1所述的像素电路，还包括第二复位子电路，
其中，所述第二复位子电路电连接至所述发光元件的第一电极和第三电压端，且被配置为响应于复位控制信号端的信号，将所述第三电压端的信号写入所述发光元件的第一电极，以对所述发光元件的第一电极进行复位。
3.根据权利要求2所述的像素电路，其中，所述第一扫描信号端和所述复位控制信号端连接至同一条信号线。
4.根据权利要求3所述的像素电路，其中，所述数据写入子电路包括第三晶体管，
在所述像素电路处于第一显示模式时，所述第三晶体管的开启频率大于所述第二晶体管的开启频率，且当所述第三晶体管与所述第二晶体管均处于开启状态时，所述数据信号被传输至所述驱动子电路的控制端。
5.根据权利要求2-4任一项所述的像素电路，其中，所述第三电压端的信号的电压值大于所述第二电压端的信号的电压值。
6.根据权利要求2-5任一项所述的像素电路，其中，所述第二复位子电路包括第七晶体管，所述第七晶体管的栅极与所述复位控制信号端电连接，所述第七晶体管的第一极与所述第三电压端电连接，所述第七晶体管的第二极与所述发光元件的第一电极电连接。
7.根据权利要求1-6任一项所述的像素电路，还包括存储子电路，
其中，所述存储子电路电连接至所述驱动子电路的控制端和所述第一电压端，且配置为存储基于所述数据信号得到的补偿信号。
8.根据权利要求7所述的像素电路，其中，所述存储子电路包括第一电容，所述数据写入子电路包括第三晶体管，所述驱动子电路包括第四晶体管，
所述驱动子电路的控制端包括所述第四晶体管的栅极，所述驱动子电路的第一端包括所述第四晶体管的第一极，所述驱动子电路的第二端包括所述第四晶体管的第二极；
所述第二晶体管的栅极与所述补偿控制信号端电连接，所述第二晶体管的第二极与所述第四晶体管的第二极电连接，所述第二晶体管的第一极与所述第四晶体管的栅极电连接；
所述第一电容的第一端与所述第四晶体管的栅极电连接，所述第一电容的第二端与所述第一电压端电连接；
所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述数据信号端电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接。
9.根据权利要求1-8任一项所述的像素电路，其中，所述第一发光控制子电路包括第五晶体管，所述第二发光控制子电路包括第六晶体管；
所述第五晶体管的栅极与所述发光信号控制端电连接，所述第五晶体管的第一极与所述第一电压端连接，所述第五晶体管的第二极与所述驱动子电路的第一端电连接；
所述第六晶体管的栅极与所述发光信号控制端电连接，所述第六晶体管的第一极与所述驱动子电路的第二端电连接，所述第六晶体管的第二极与所述发光元件的第一电极电连接。
10.根据权利要求1-9任一项所述的像素电路，其中，所述第一晶体管的栅极与所述第二扫描信号端电连接，所述第一晶体管的第一极与所述驱动子电路的第二端电连接，所述第一晶体管的第二极与所述第二电压端电连接。
11.根据权利要求1所述的像素电路，还包括存储子电路和第二复位子电路，
其中，所述存储子电路包括第一电容，所述数据写入子电路包括第三晶体管，所述驱动子电路包括第四晶体管，所述第一发光控制子电路包括第五晶体管，所述第二发光控制子电路包括第六晶体管，所述第二复位子电路包括第七晶体管；
所述第一晶体管的栅极与所述第二扫描信号端电连接，所述第一晶体管的第一极与所述第四晶体管的第二极电连接，所述第一晶体管的第二极与所述第二电压端电连接；
所述第二晶体管的栅极与所述补偿控制信号端电连接，所述第二晶体管的第一极与所述第四晶体管的栅极电连接，所述第二晶体管的第二极与所述第四晶体管的第二极电连接；
所述第一电容的第一端与所述第四晶体管的栅极电连接，所述第一电容的第二端与所述第一电压端电连接；
所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述数据信号端电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接；
所述第五晶体管的栅极与所述发光控制信号端电连接，所述第五晶体管的第一极与所述第一电压端连接，所述第五晶体管的第二极与所述第四晶体管的第一极电连接；
所述第六晶体管的栅极与所述发光控制信号端连接，所述第六晶体管的第一极与所述第四晶体管的第二极电连接，所述第六晶体管的第二极与所述发光元件的第一电极电连接；
所述第七晶体管的栅极与所述复位控制信号端电连接，所述第七晶体管的第一极与第三电压端电连接，所述第七晶体管的第二极与所述第六晶体管的第二极电连接。
12.根据权利要求11所述的像素电路，其中，所述第三晶体管至所述第七晶体管均为多晶硅薄膜晶体管。
13.根据权利要求1-12任一项所述的像素电路，其中，所述发光信号控制端的信号不为脉冲调制信号，所述补偿控制信号端与所述发光信号控制端连接至同一个信号线。
14.一种显示装置，包括阵列排布的多个子像素，其中，每个子像素包括如权利要求1至13任一项所述的像素电路和所述发光元件。
15.根据权利要求14所述的显示装置，其中，位于第i行的多个子像素的像素电路的第二扫描信号端与位于第i-1行的多个子像素的像素电路的补偿控制信号端连接至同一条信号线，其中，i为大于1的正整数，且i小于等于多个子像素的总行数。
16.一种像素电路的驱动方法，用于驱动如权利要求1至权利要求13任一所述的像素电路，其中，所述像素电路在一个显示帧中的工作工程包括初始化阶段、数据写入阶段和发光阶段，
所述驱动方法包括：
在所述初始化阶段，控制所述第一扫描信号端的信号的电平为第一电平，控制所述第二扫描信号端的信号的电平为第一电平，控制所述补偿控制信号端的信号的电平为第一电平，控制所述发光信号控制端的信号的电平为第一电平；
在所述数据写入阶段，控制所述第一扫描信号端的信号的电平为第二电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第一电平，控制所述发光信号控制端的信号的电平为第一电平；
在所述发光阶段，控制所述第一扫描信号端的信号的电平为第一电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第二电平，在所述第一发光阶段，控制所述发光信号控制端的信号的电平为第二电平。
17.根据权利要求16所述的驱动方法，其中，在所述像素电路包括第二复位子电路时，所述第二复位子电路被配置为响应于复位控制信号端的信号，将所述第三电压端的信号写入所述发光元件的第一电极，以对所述发光元件的第一电极进行复位，
所述驱动方法还包括：控制所述第一扫描信号端的信号与所述复位控制信号端的信号相同。
18.根据权利要求16或17所述的驱动方法，其中，所述像素电路在所述一个显示帧中的工作工程还包括非发光阶段，
所述驱动方法还包括：
在所述非发光阶段，控制所述发光信号控制端的信号的电平为第一电平，控制所述第一扫描信号端的信号的电平为第一电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第二电平。
19.根据权利要求16-18任一项所述的驱动方法，其中，所述发光信号控制端的信号为脉冲宽度调制信号。
20.根据权利要求17或18所述的驱动方法，其中，在所述像素电路处于第一显示模式时，所述像素电路在所述一个显示帧中的工作工程还包括复位阶段，
所述驱动方法还包括：
在所述复位阶段，控制所述发光信号控制端的信号的电平为第一电平，控制所述第一扫描信号端的信号的电平为第二电平，控制所述第二扫描信号端的信号的电平为第二电平，控制所述补偿控制信号端的信号的电平为第二电平。
CN202180000989.4A 2021-04-30 2021-04-30 像素电路及其驱动方法、显示装置 Active CN113950715B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/091234 WO2022226951A1 (zh) 2021-04-30 2021-04-30 像素电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN113950715A true CN113950715A (zh) 2022-01-18
CN113950715B CN113950715B (zh) 2023-04-11

Family

ID=79339220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180000989.4A Active CN113950715B (zh) 2021-04-30 2021-04-30 像素电路及其驱动方法、显示装置

Country Status (3)

Country Link
US (2) US11935470B2 (zh)
CN (1) CN113950715B (zh)
WO (1) WO2022226951A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114677957A (zh) * 2022-03-29 2022-06-28 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
CN115394230A (zh) * 2022-09-13 2022-11-25 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
WO2023225955A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
WO2023230790A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
WO2023231742A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
WO2023230826A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 像素电路、显示面板、驱动方法和显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935470B2 (en) * 2021-04-30 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, and display device
CN115691429A (zh) * 2022-09-09 2023-02-03 厦门天马显示科技有限公司 一种显示面板及其驱动方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514833A (zh) * 2012-06-14 2014-01-15 乐金显示有限公司 有机发光二极管显示装置及其驱动方法
CN105427803A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
US20170132974A1 (en) * 2015-11-11 2017-05-11 Nlt Technologies, Ltd. Display device and organic light emitting device
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
US20200111418A1 (en) * 2018-10-04 2020-04-09 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
CN110992891A (zh) * 2019-12-25 2020-04-10 昆山国显光电有限公司 一种像素驱动电路、驱动方法和显示基板
CN111583866A (zh) * 2020-06-30 2020-08-25 上海天马有机发光显示技术有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN111653242A (zh) * 2020-06-08 2020-09-11 昆山国显光电有限公司 显示面板、显示装置和显示面板的驱动方法
CN111899684A (zh) * 2020-08-07 2020-11-06 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111968574A (zh) * 2020-09-03 2020-11-20 上海天马微电子有限公司 一种显示装置及驱动方法
CN112150964A (zh) * 2020-10-23 2020-12-29 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112700749A (zh) * 2021-01-04 2021-04-23 上海天马有机发光显示技术有限公司 显示面板的驱动方法及其驱动装置、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558287B (zh) 2017-01-25 2019-05-07 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107358920B (zh) 2017-09-08 2019-09-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法及显示装置
CN107564474B (zh) * 2017-09-26 2019-08-06 京东方科技集团股份有限公司 一种触控面板及触摸屏
KR102592012B1 (ko) 2017-12-20 2023-10-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
CN108538248A (zh) 2018-04-24 2018-09-14 京东方科技集团股份有限公司 一种像素电路、驱动方法、显示面板及显示装置
CN110176213B (zh) 2018-06-08 2023-09-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110047431A (zh) 2019-04-29 2019-07-23 云谷（固安）科技有限公司 像素驱动电路及其驱动方法
CN110600509A (zh) 2019-08-22 2019-12-20 武汉华星光电半导体显示技术有限公司 折叠oled显示面板
US20230035664A1 (en) * 2019-12-13 2023-02-02 Huawei Technologies Co., Ltd. Display and electronic device
CN111128080B (zh) * 2020-03-30 2020-08-04 京东方科技集团股份有限公司 显示基板及显示装置
CN111477178A (zh) 2020-05-26 2020-07-31 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN111508426B (zh) 2020-05-29 2022-04-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR20210154297A (ko) * 2020-06-11 2021-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20220017549A (ko) * 2020-08-04 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
CN112133253A (zh) 2020-09-22 2020-12-25 Oppo广东移动通信有限公司 像素驱动电路及显示设备、驱动方法
CN112233616A (zh) 2020-10-12 2021-01-15 Oppo广东移动通信有限公司 像素驱动电路及显示设备、驱动方法
CN117975879A (zh) 2020-10-20 2024-05-03 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
US20220416005A1 (en) * 2020-10-20 2022-12-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
US11935470B2 (en) * 2021-04-30 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, and display device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514833A (zh) * 2012-06-14 2014-01-15 乐金显示有限公司 有机发光二极管显示装置及其驱动方法
US20170132974A1 (en) * 2015-11-11 2017-05-11 Nlt Technologies, Ltd. Display device and organic light emitting device
CN107068064A (zh) * 2015-11-11 2017-08-18 Nlt科技股份有限公司 显示装置及有机发光装置
CN105427803A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN111009218A (zh) * 2018-10-04 2020-04-14 三星显示有限公司 显示装置以及使用该显示装置驱动显示面板的方法
US20200111418A1 (en) * 2018-10-04 2020-04-09 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN110992891A (zh) * 2019-12-25 2020-04-10 昆山国显光电有限公司 一种像素驱动电路、驱动方法和显示基板
CN111653242A (zh) * 2020-06-08 2020-09-11 昆山国显光电有限公司 显示面板、显示装置和显示面板的驱动方法
CN111583866A (zh) * 2020-06-30 2020-08-25 上海天马有机发光显示技术有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN111899684A (zh) * 2020-08-07 2020-11-06 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111968574A (zh) * 2020-09-03 2020-11-20 上海天马微电子有限公司 一种显示装置及驱动方法
CN112150964A (zh) * 2020-10-23 2020-12-29 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112700749A (zh) * 2021-01-04 2021-04-23 上海天马有机发光显示技术有限公司 显示面板的驱动方法及其驱动装置、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114677957A (zh) * 2022-03-29 2022-06-28 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
WO2023225955A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
WO2023230790A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
WO2023231742A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
WO2023230826A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 像素电路、显示面板、驱动方法和显示装置
CN115394230A (zh) * 2022-09-13 2022-11-25 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
WO2022226951A1 (zh) 2022-11-03
US12014685B2 (en) 2024-06-18
US11935470B2 (en) 2024-03-19
CN113950715B (zh) 2023-04-11
US20230031984A1 (en) 2023-02-02
US20230360603A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
CN113950715B (zh) 像素电路及其驱动方法、显示装置
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US20220335891A1 (en) Pixel circuit and method of driving the same, display panel
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
CN110176213A (zh) 像素电路及其驱动方法、显示面板
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
CN113990244B (zh) 显示面板的驱动方法，显示驱动电路及显示装置
JP2022534548A (ja) ピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
US11783777B2 (en) Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
US20210210001A1 (en) Pixel driving circuit and driving method thereof, and display panel
CN114677957B (zh) 一种像素电路、其驱动方法及显示装置
CN114783382B (zh) 像素电路、其驱动方法、显示面板及显示装置
WO2023142043A1 (zh) 显示基板、显示装置、显示基板的制作方法
US20230402001A1 (en) Pixel circuit and driving method therefor, display panel, and display apparatus
CN117672139A (zh) 像素电路及其驱动方法、显示面板、显示装置
CN117296092A (zh) 像素电路及其驱动方法、显示面板、显示装置
CN116312363A (zh) 一种像素电路、其驱动方法及显示装置
KR20090094696A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant