CN116235238A - 一种像素电路及其驱动方法、显示装置 - Google Patents

一种像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN116235238A
CN116235238A CN202180002662.0A CN202180002662A CN116235238A CN 116235238 A CN116235238 A CN 116235238A CN 202180002662 A CN202180002662 A CN 202180002662A CN 116235238 A CN116235238 A CN 116235238A
Authority
CN
China
Prior art keywords
transistor
circuit
node
control
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002662.0A
Other languages
English (en)
Inventor
韩承佑
郑皓亮
刘冬妮
肖丽
陈亮
赵蛟
崔晓荣
玄明花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116235238A publication Critical patent/CN116235238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素电路及其驱动方法、显示装置，该像素电路包括：电流控制电路(301)、时长控制电路(302)和发光元件(303)。电流控制电路(301)，用于接收数据信号(DI)和第一扫描信号(gataA)，根据数据信号(DI)和第一扫描信号(gataA)控制产生的驱动电流的幅值；时长控制电路(302)，用于接收模式控制信号(DT)、脉冲控制信号(hf)、发光控制信号(em_b)和电流控制电路(301)的驱动电流，根据模式控制信号(DT)的幅值，控制向发光元件(303)提供驱动电流的时间长度。

Description

一种像素电路及其驱动方法、显示装置 技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
背景技术
随着显示技术的发展，人们对显示装置的显示效果的要求越来越高。目前，主动式显示装置的亮度调节方式，通常使用直流(Direct Current，DC)调光，然而在实现低灰阶亮度时，DC调光存在频闪伤眼的问题。
发明内容
本申请实施例提供了一种像素电路及其驱动方法、显示装置。
第一方面，本申请实施例提供了一种像素电路，包括：电流控制电路、时长控制电路和发光元件，其中：
所述电流控制电路，用于接收数据信号和第一扫描信号，根据所述数据信号和所述第一扫描信号控制产生的驱动电流的幅值；
所述时长控制电路，用于接收模式控制信号、脉冲控制信号、发光控制信号和所述电流控制电路的驱动电流，所述时长控制电路被配置为根据模式控制信号的幅值，控制向发光元件提供所述驱动电流的时间长度。
在一些示例性实施例中，所述时长控制电路包括：时长选择子电路、第一时长控制子电路、第二时长控制子电路、发光控制电路，其中，
所述时长选择子电路分别与第一电压端、所述模式控制信号端、第二扫描信号端、第三扫描信号端、第一节点和第二节点连接，用于在所述模式控制信号、所述第二扫描信号端输出的第二扫描信号和所述第三扫描信号端输出的第三扫描信号的控制下，将所述模式控制信号写入到所述第一节点和所述第二节点；
所述第一时长控制子电路分别与所述第一节点、第三节点和脉冲控制信号端连接，在所述第一节点的信号的控制下，将所述脉冲控制信号端的脉冲控制信号写入到所述第三节点；
所述第二时长控制子电路分别与所述第二节点、所述第三节点和发光控制信号端连接，用于当所述模式控制信号为第二模式时，在所述第二节点的信号的控制下，将所述发光控制信号端的发光控制信号写入到所述第三节点；
所述发光控制电路分别与所述第三节点、所述第一电压端、所述发光控制信号端、所述第一扫描信号端、所述电流控制电路连接，用于接收所述驱动电流，并在所述第三节点的信号、所述发光控制信号端输出的发光控制信号、所述第一扫描信号端输出的第一扫描信号的控制下，控制所述驱动电流流过所述发光元件的时长。
在一些示例性实施例中，所述时长选择子电路包括第一时长选择子电路和第二时长选择子电路，其中，
所述第一时长选择子电路分别与所述第一电压端、所述模式控制信号端、所述第二扫描信号端和所述第一节点连接，用于在所述模式控制信号和所述第二扫描信号的控制下，将所述模式控制信号写入到所述第一节点；
所述第二时长选择子电路分别与所述第一电压端、所述模式控制信号端、所述第三扫描信号端和所述第二节点连接，用于在所述模式控制信号和所述第三扫描信号的控制下，将所述模式控制信号写入到所述第二节点。
在一些示例性实施例中，所述发光控制电路分别与所述电流控制电路、所述第三节点和所述第一电压端连接，用于接收所述驱动电流，并在所述第三节点的信号的控制下，控制所述驱动电流流过所述发光元件的时长。
在一些示例性实施例中，所述第一时长控制子电路包括第一晶体管，其中：
所述第一晶体管的控制极与所述第一节点连接，所述第一晶体管的第一极与所述脉冲控制信号端连接，所述第一晶体管的第二极与所述第三节点连接。
在一些示例性实施例中，所述第二时长控制子电路包括第二晶体管，其中：
所述第二晶体管的控制极与所述第二节点连接，所述第二晶体管的第一极与所述发光控制信号端连接，所述第二晶体管的第二极与所述第三节点连接。
在一些示例性实施例中，所述第一时长选择子电路包括第一电容和第三晶体管，其中：
所述第三晶体管的控制极与所述第二扫描信号端连接，所述第三晶体管的第一极与所述模式控制信号端连接，所述第三晶体管的第二极与所述第一节点连接；所述第一电容的第一端与所述第一电压端连接，所述第一电容的第二端与所述第一节点连接。
在一些示例性实施例中，所述第二时长选择子电路包括第二电容和第四晶体管，其中：
所述第四晶体管的控制极与所述第三扫描信号端连接，所述第四晶体管的第一极与所述模式控制信号端连接，所述第四晶体管的第二极与所述第二节点连接；所述第二电容的第一端与所述第一电压端连接，所述第二电容的第二端与所述第二节点连接。
在一些示例性实施例中，所述发光控制电路包括第五晶体管，其中：
所述第五晶体管的控制极与所述第三节点连接，所述第五晶体管的第一极与所述电流控制电路连接，所述第五晶体管的第二极与所述第一电压端连接。
在一些示例性实施例中，所述电流控制电路包括：数据写入电路、存储电路和驱动电路；
所述数据写入电路，用于在所述第一扫描信号的控制下，将所述数据信号端输出的数据信号写入到第四节点；
所述存储电路，用于存储所述第四节点处的电能；
所述驱动电路，用于在所述第四节点的信号的控制下，产生驱动电流。
在一些示例性实施例中，所述数据写入电路包括第八晶体管，所述存储电路包括第三电容，所述驱动电路包括驱动晶体管，其中：
所述第八晶体管的控制极与所述第一扫描信号端连接，所述第八晶体管的第一极与所述显示数据信号端连接，所述第八晶体管的第二极与所述第四节点连接；
所述第三电容的第一端与所述第四节点连接，所述第三电容的第二端与第五节点连接；
所述驱动晶体管的控制极与所述第四节点连接，所述驱动晶体管的第一极与所述发光元件连接，所述驱动晶体管的第二极与所述第五节点连接。
在一些示例性实施例中，像素电路还包括外部补偿电路，所述外部补偿电路用于对阈值电压进行补偿。
在一些示例性实施例中，所述外部补偿电路包括第六晶体管、第七晶体管和第九晶体管，所述第六晶体管的控制极与所述发光控制信号端连接，所述第六晶体管的第一极与所述电流控制电路连接，所述第六晶体管的第二极与所述第七晶体管的第一极连接；所述第七晶体管的控制极与所述第一扫描信号端连接，所述第七晶体管的第二极与所述第一电压端连接；所述第九晶体管的控制极与第四扫描信号端连接，所述第九晶体管的第一极与所述第五节点连接，所述第九晶体管的第二极与所述电压输出端连接。
第二方面，本申请实施例还提供了一种显示装置，包括：如上任一项所述的像素电路。
第三方面，本申请实施例还提供了一种像素电路的驱动方法，用于驱动如上第一方面中任一项所述的像素电路，所述像素电路具有多个扫描周期，在一个扫描周期内，所述驱动方法包括：
接收数据信号和第一扫描信号，根据所述数据信号和所述第一扫描信号控制产生的驱动电流的幅值；
所述时长控制电路接收模式控制信号、脉冲控制信号、发光控制信号和电流控制电路的驱动电流，并根据模式控制信号的幅值，控制向发光元件提 供所述驱动电流的时间长度。
有益效果：
本申请实施例提供的像素电路及其驱动方法、显示装置，通过设置数据信号端提供的数据信号的幅值，使发光元件能够工作在较大幅值的电流通路中，保证发光元件出光亮度均一性高、发光效率高以及色坐标稳定，在实现高灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第二时长；而在实现低灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第一时长，这样高幅值的驱动电流配合较短的发光时间可以实现低灰阶亮度显示，从而可以提高显示装置在低灰阶下的显示效果。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例提供的相关技术中像素电路的结构示意图；
图2为本申请实施例提供的相关技术中像素电路的时序图；
图3为本申请实施例提供的像素电路的结构示意图之一；
图4为本申请实施例提供的像素电路的结构示意图之二；
图5为本申请实施例提供的像素电路的结构示意图之三；
图6为本申请实施例提供的数据写入电路的结构示意图；
图7为本申请实施例提供的像素电路的结构示意图之五；
图8a为本申请实施例提供的像素电路的等效电路图之一；
图8b为本申请实施例提供的像素电路的等效电路图之二；
图9为本申请实施例提供的像素电路的布线示意图；
图10为本申请实施例提供的像素电路的时序图；
图11为本申请实施例提供的T1阶段的像素电路工作示意图；
图12为本申请实施例提供的T2阶段的像素电路工作示意图；
图13为本申请实施例提供的T3阶段的像素电路工作示意图之一；
图14为本申请实施例提供的T3阶段的像素电路工作示意图之二；
图15为本申请实施例提供的补偿阶段的像素电路工作示意图；
图16为本申请实施例提供的补偿阶段的像素电路时序图；
图17为本申请实施例提供的像素电路的驱动方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
除非另外定义，本申请实施例公开使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出该词前面的元件或物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
本领域技术人员可以理解，本申请所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本申请实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极，第二极可以为漏极。
如图1所示为相关技术中的用于向发光二极管提供信号的像素电路的结构示意图，图2为该像素电路的时序图，该像素电路中包括4个晶体管M5、M8、M9、Md以及一个电容C3，该电路结构主要靠晶体管Md的栅极和源极的电压差来向发光二极管提供不同幅值的电流信号，发光二极管在不同幅值电流信号的控制下，能够表现出不同的亮度，然而，由于发光二极管本身的 光电特性，例如微型无机发光二极管在较小幅值电流信号下会出现色坐标漂移、亮度均一性差，和发光效率下降等问题，从而导致微型无机发光二极管无法准确或稳定地呈现低灰阶亮度。
本申请提供的像素电路及其驱动方法、显示装置，至少能够使得发光二极管准确表现低灰阶亮度。下面对本申请实施例提供的像素电路及其驱动方法、显示装置进行详细说明。
如图3所示，为本申请实施例的一种像素电路的结构示意图，图3中，本申请实施例提供的像素电路包括：电流控制电路301、时长控制电路302和发光元件303。
其中，电流控制电路301分别与数据信号端DI、第一扫描信号端GataA连接，用于接收数据信号DI和第一扫描信号gataA，在第一扫描信号gataA的作用下，根据数据信号DI的幅值控制驱动电流的幅值；
时长控制电路302分别与模式控制信号端DT、脉冲控制信号端Hf、发光控制信号端EM_B连接，用于接收模式控制信号DT、脉冲控制信号hf、发光控制信号em_b和电流控制电路的驱动电流，根据模式控制信号DT的幅值，控制向发光元件303提供驱动电流的时间长度。
本申请实施例提供的像素电路，可以在每次扫描周期内控制向发光元件提供驱动电流的时间长度。例如，脉冲控制信号端Hf提供的脉冲控制信号hf在发光阶段中包括多个有效时间段，有效时间段指的是能够让发光元件处在电流通路的状态的时间段。在发光阶段，脉冲控制信号hf所包括的有效脉冲时段构成第一时长，发光阶段的时长为第二时长，第一时长远小于第二时长。通过设置数据信号端DI提供的数据信号DI的幅值，使发光元件能够工作在较大幅值的电流通路中，保证发光元件出光亮度均一性高、发光效率高以及色坐标稳定，在实现高灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第二时长，而在实现低灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第一时长。以256个灰阶为例进行说明，例如80-255灰阶为高灰阶亮度的范围，那么在实现80-255灰阶时，向发光元件提供驱动电流 的时间长度即为第二时长，通过设置数据信号端DI提供不同的数据信号DI的幅值，实现对应的灰阶亮度；对于0-79灰阶的低灰阶的范围，向发光元件提供驱动电流的时间长度为第一时长，同时通过设置数据信号端DI提供不同的数据信号DI的幅值，实现对应的灰阶亮度。可以理解的是，实现高灰阶亮度和低灰阶亮度时，数据信号端DI提供的数据信号DI的幅值范围存在交叠，以保证发光元件的出光亮度均一性高、发光效率高以及色坐标稳定即可。
在一些示例性实施例中，如图4所示，本申请实施例提供的时长控制电路302包括：时长选择子电路3021、第一时长控制子电路3022、第二时长控制子电路3023、发光控制电路3024，其中，
时长选择子电路3021分别与第一电压端LVSS、模式控制信号端DT、第二扫描信号端GH、第三扫描信号端GE、第一节点N1和第二节点N2连接，用于在模式控制信号DT、第二扫描信号端输出的第二扫描信号GH和第三扫描信号端输出的第三扫描信号GE的控制下，将模式控制信号写入到第一节点N1和第二节点N2；
第一时长控制子电路3022分别与第一节点N1、第三节点N3和脉冲控制信号端Hf连接，用于在第一节点N1的信号的控制下，将脉冲控制信号端Hf的脉冲控制信号hf写入到第三节点N3；
第二时长控制子电路3023分别与第二节点N2、第三节点N3和发光控制信号端EM_B连接，用于在第二节点N2的信号的控制下，将发光控制信号端EM_B的发光控制信号em_b写入到第三节点N3；
发光控制电路3024分别与第三节点N3、第一电压端LVSS、发光控制信号端EM_B、第一扫描信号端GA、电流控制电路连接，用于接收驱动电流，并在第三节点N3的信号、发光控制信号端EM_B输出的发光控制信号em_b、第一扫描信号端Gate_A输出的第一扫描信号GA的控制下，控制驱动电流流过发光元件的时长。
在一些示例性实施例中，如图5所示，时长选择子电路3021包括第一时长选择子电路30211和第二时长选择子电路30212，其中，
第一时长选择子电路30211分别与第一电压端LVSS、模式控制信号端DT、第二扫描信号端GH和第一节点N1连接，用于在模式控制信号DT和第二扫描信号GH的控制下，将模式控制信号DT写入到第一节点N1；
第二时长选择子电路30212分别与第一电压端LVSS、模式控制信号端DT、第三扫描信号端GE和第二节点N2连接，用于在模式控制信号DT和第三扫描信号GE的控制下，将模式控制信号DT写入到第二节点N2。
在一些示例性实施例中，如图8a所示，第一时长控制子电路3022包括第一晶体管M1，第二时长控制子电路3023包括第二晶体管M2，第一时长选择子电路30211包括第一电容C1和第三晶体管M3，第二时长选择子电路30212包括第二电容C2和第四晶体管M4，发光控制电路3024包括第五晶体管M5。
其中，第一晶体管M1的控制极与第一节点N1连接，第一晶体管M1的第一极与脉冲控制信号端连接，第一晶体管M1的第二极与第三节点N3连接；第二晶体管M2的控制极与第二节点N2连接，第二晶体管M2的第一极与发光控制信号端连接，第二晶体管M2的第二极与第三节点N3连接；第三晶体管M3的控制极与第二扫描信号端连接，第三晶体管M3的第一极与模式控制信号端连接，第三晶体管M3的第二极与第一节点N1连接；第一电容C1的第一端与第一电压端连接，第一电容C1的第二端与第一节点N1连接；第四晶体管M4的控制极与第三扫描信号端连接，第四晶体管M4的第一极与模式控制信号端连接，第四晶体管M4的第二极与第二节点N2连接；第二电容C2的第一端与第一电压端连接，第二电容C2的第二端与第二节点N2连接；第五晶体管的控制极与第三节点N3连接，第五晶体管M5的第一极与电流控制电路连接，第五晶体管M5的第二极与第一电压端连接。
在一些示例性实施例中，如图6所示，电流控制电路301可以包括：数据写入电路3011、存储电路3012和驱动电路3013；
数据写入电路3011，用于在第一扫描信号GA的控制下，将数据信号端DI输出的数据信号DI写入到第四节点N4；
存储电路3012，用于存储第四节点N4处的电能；
驱动电路3013，用于在第四节点N4的信号的控制下，产生驱动电流。
如图8a所示，数据写入电路3011可以包括第八晶体管M8，存储电路3012可以包括第三电容C3，驱动电路3013可以包括驱动晶体管Md，具体的，第八晶体管M8的控制极与第一扫描信号端连接，第八晶体管M8的第一极与数据信号端连接，第八晶体管M8的第二极与第四节点N4连接；第三电容C3的第一端与第四节点N4连接，第三电容C3的第二端与第五节点N5连接；驱动晶体管Md的控制极与第四节点N4连接，驱动晶体管Md的第一极与发光元件连接，驱动晶体管Md的第二极与第五节点N5连接。
在一些示例性实施例中，如图7所示，本申请实施例提供的像素电路，还可以包括外部补偿电路304，外部补偿电路304用于对阈值电压进行补偿。
如图8a所示，外部补偿电路304可以包括第六晶体管M6、第七晶体管M7、第九晶体管M9，第六晶体管M6的控制极与发光控制信号端连接，第六晶体管M6的第一极与电流控制电路连接，第六晶体管M6的第二极与第七晶体管M7的第一极连接；第七晶体管M7的控制极与第一扫描信号端连接，第七晶体管M7的第二极与第一电压端连接；第九晶体管M9的控制极与第四扫描信号端连接，第九晶体管M9的第一极与第五节点N5连接，第九晶体管M9的第二极与阈值电压输出端Rdout连接。
图8a中示出了数据写入电路3011、存储电路3012、驱动电路3013、外部补偿电路304、第一时长控制子电路3022、第二时长控制子电路3023、第一时长选择子电路30211、第二时长选择子电路30212、发光控制电路3024的示例性结构。本领域技术人员容易理解的是，以上各电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一些示例性实施例中，如图8b所示，第一时长选择子电路30211中第三晶体管M3的控制极和第二时长选择子电路30212中第四晶体管M4的控制极可以连接相同的扫描信号端GC，且该扫描信号端GC为异于第一扫描信号端GA或第四扫描信号端GB的信号端，且该扫描信号端GC的有效电平时间 早于第一扫描信号端GA的有效电平时间；在此情况下，第一时长选择子电路30211中第三晶体管M3的第一极和第二时长选择子电路30212中第四晶体管M4的第一极需要连接不同的数据信号端，即第一时长选择子电路30211中第三晶体管M3的第一极连接第一模式控制信号端DT1，第二时长选择子电路30212中第四晶体管M4的第一极连接第二模式控制信号端DT2。从而，可以在扫描信号端GC的有效电平时间内，向第一时长选择子电路30211、第二时长选择子电路30212同时写入对应的模式控制信号。
在一些示例性实施例中，发光元件可以为次毫米发光二极管(Mini LED)、微型发光二极管(Micro LED)，也可以为有机发光二极管(OrganicLight Emitting Diode，OLED)、量子点发光二极管(QLED)等其他类型的发光二极管。在实际应用中，发光元件303的结构需要根据实际应用环境来设计确定，在此不作限定。以下均以发光元件303为微型发光二极管为例进行说明。
在一些示例性实施例中，第一晶体管M1至第九晶体管M9、驱动晶体管Md可以为N型晶体管或P型晶体管，本申请实施例以N型晶体管为例进行说明。
在一些示例性实施例中，本申请实施例所有晶体管均可以为N型晶体管，具体的，晶体管的有源层材料可以为低温多晶硅或者金属氧化物。
在一些示例性实施例中，脉冲控制信号端Hf输出的脉冲控制信号Hf可以由外部集成电路(Integrated Circuit，IC)产生。
在一些示例性实施例中，如图9所示，当多个像素电路阵列排布时，包括多条第一扫描信号线GL1、多条第二扫描信号线GL2、多条第三扫描信号线GL3、多条第四扫描信号线GL4、多条第一数据信号线DL1、多条第二数据信号线DL2、多条补偿电压控制线RL以及一条发光控制信号线E1、一条脉冲控制信号线E2、一条第一电压线LV1、一条第二电压线LV2。
可以理解的是，一行子像素对应的各像素电路的第一扫描信号端GataA、第二扫描信号端GH、第三扫描信号端GE、第四扫描信号端GB分别与多条第一扫描信号线GL1、多条第二扫描信号线GL2、多条第三扫描信号线GL3、 多条第四扫描信号线GL4耦接；一列子像素对应的各像素电路的模式控制信号端DT、数据信号端DI、阈值电压输出端Rdout分别与多条第一数据信号线DL1、多条第二数据信号线DL2、多条补偿电压控制线RL耦接；发光控制信号线E1、脉冲控制信号线E2、第一电压线LV1、第二电压线LV2为共用信号线，分别与全部像素电路对应的发光控制信号端EM_B、脉冲控制信号端Hf、第一电压端LVSS、第二电压端LVDD耦接。
图10为图8a所示的像素电路的工作时序图，下面通过像素电路的工作过程进一步说明本申请实施例的技术方案，如图9所示，其中，第一电压端LVSS持续提供低电平信号lvss，第二电压端LVDD持续提供高电平信号lvdd。像素电路在每次扫描周期内的工作过程包括：
第一阶段T1，如图11所示，第二扫描信号端GH输出的第二扫描信号GH为高电平信号，第三晶体管M3导通，将模式控制信号DT写入到第一节点N1，第一电容C1进行充电；
第二阶段T2，如图12所示，第三扫描信号端GE输出的第三扫描信号GE为高电平信号，第四晶体管M4导通，将模式控制信号DT写入到第二节点N2，第二电容C2进行充电；
第三阶段T3，第二扫描信号端GH输出的第二扫描信号GH为低电平信号，第三扫描信号端GE输出的第三扫描信号GE为低电平信号，第一扫描信号端GataA输出的第一扫描信号GA为高电平信号，第八晶体管M8开启，数据信号端DI提供的数据信号DI写入并存储到第四节点N4，即驱动晶体管Md的栅极。
第四阶段T4，即发光阶段，第一扫描信号端GataA输出的第一扫描信号GA变为低电平信号，第七晶体管M7和第八晶体管M8关闭，第五晶体管M5根据第三节点N3的电位，控制向发光元件提供所述驱动电流的时间长度。在一些实施例中，如图13所示，若T1阶段中模式控制信号DT为高电平信号DTH，T2阶段中模式控制信号DT为低电平信DTL，此时，第一电容C1为高电平，第二电容C2为低电平，第二晶体管M2关闭，第一晶体管M1导 通，脉冲控制端Hf输出的脉冲控制信号hf经过第一晶体管M1写入第三节点N3，即第五晶体管M5的控制极，则在发光阶段，发光元件实现高灰阶亮度；在另一些实施例中，如图14所示，T1阶段中模式控制信号DT为低电平信DTL，T2阶段中模式控制信号DT为高电平信号DTH，此时，第一电容C1为低电平，第二电容C2为高电平，第二晶体管M2导通，第一晶体管M1关闭，发光控制信号端EM_B输出的发光控制信号em_b经过第二晶体管M2写入第三节点N3，即第五晶体管M5的控制极，则在发光阶段，发光元件实现高灰阶亮度。
示例性地，本申请实施例中的脉冲控制信号hf为高频脉冲信号，例如，脉冲控制信号hf的频率可以在3000Hz～60000Hz之间取值，例如可以为3000Hz或者60000Hz；发光控制信号em_b的频率可以在60Hz～120Hz之间取值，例如可以为60Hz或者120Hz。
综合以上步骤，通过设置数据信号端DI提供的数据信号DI的幅值，使发光元件能够工作在较大幅值的电流通路中，保证发光元件出光亮度均一性高、发光效率高以及色坐标稳定，在实现高灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第二时长；而在实现低灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第一时长，这样高幅值的驱动电流配合较短的发光时间可以实现低灰阶亮度显示，从而可以提高显示装置在低灰阶下的显示效果。
在一些实施例中，本申请实施例提供的像素电路，在工作时，除了包括前述T1阶段、T2阶段、T3阶段和T4阶段以外，还可以包括阈值电压Vth读取阶段。例如，可以将阈值电压输出端Rdout与读取电路40连接，对驱动晶体管Md的阈值电压Vth进行采样，如图15所示；具体地，读取电路40的工作时序图如图16所示，读取电路40是在相邻两次扫描周期之间的Blanking(黑画面)时间内工作的，Blanking(黑画面)时间为发光控制信号端EM_B输出的发光控制信号em_b为低电平的时间段，可以理解的是，一个Blanking(黑画面)时间和一次扫描周期构成一帧，其中在Blanking(黑画面) 时间内，包括：
初始化阶段(Initial)，第一扫描信号端GA提供的第一扫描信号GA、第四扫描信号端GB提供的第四扫描信号GB均为高电平信号，第八晶体管M8和第九晶体管M9打开，开关Sw_ref闭合，节点N5与阈值电压输出端Rdout被外部电源端置为0V，实现电位初始化；
阈值电压输出阶段，第一扫描信号端GA提供的第一扫描信号GA、第四扫描信号端GB提供的第四扫描信号GB为高电平信号，而发光控制信号端EM_B提供的发光控制信号em_b、脉冲控制信号端提供的脉冲控制信号hf均为低电平信号，第八晶体管M8和第九晶体管M9打开，开关Sw_ref断开，第五晶体管M5和第六晶体管M6截止，对驱动晶体管Md的第二极(即第五节点N5)充电至(Vdata-Vth)，并通过第九晶体管M9将第五节点N5的电位传输至阈值电压输出端Rdout；
阈值电压读取采样阶段(Sampling)，Sw_samp闭合，将阈值电压输出端Rdout存储的电位(Vdata-Vth)传输到外部芯片，提取出Vth；从而，在Blanking(黑画面)时间之后的扫描周期中的第三阶段T3，可以将Vth补偿到数据信号端DI提供的数据信号DI中，从而使得驱动电流的幅值与驱动晶体管Md的阈值电压Vth无关，即避免驱动晶体管Md的阈值电压Vth影响提供给发光元件的驱动电流的幅值大小。
可以理解的是，在Blanking(黑画面)时间内，脉冲控制信号端Hf提供低电平信号，从而保证驱动晶体管Md的阈值电压Vth的准确读取。
在一些实施例中，像素电路还可以采用内部补偿的方式，消除驱动晶体管Md的阈值电压Vth对驱动电流幅值的影响。例如，可以在扫描周期中的第三阶段T3之前，将驱动晶体管Md充电至饱和区，在此不做限定。本申请实施例还提供了一种显示装置，该显示装置包括阵列排布的多个子像素，每个子像素包括前述任一实施例所述的像素电路。本公开实施例的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
基于相同的发明构思，本申请实施例还提供了一种像素电路的驱动方法，用于驱动如前所述的像素电路，所述像素电路具有多个扫描周期，在一个扫描周期内，如图17所示，所述驱动方法包括步骤S1700至步骤S1701。
步骤S1700、电流控制电路接收数据信号和第一扫描信号，根据所述数据信号和所述第一扫描信号控制产生的驱动电流的幅值；
步骤S1701、时长控制电路接收模式控制信号、脉冲控制信号、发光控制信号和电流控制电路的驱动电流，并根据模式控制信号的幅值，控制向发光元件提供所述驱动电流的时间长度。
本申请实施例提供的像素电路及其驱动方法、显示装置，通过设置数据信号端DI提供的数据信号DI的幅值，使发光元件能够工作在较大幅值的电流通路中，保证发光元件出光亮度均一性高、发光效率高以及色坐标稳定，在实现高灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第二时长；而在实现低灰阶亮度的情况下，向发光元件提供驱动电流的时间长度即为第一时长，这样高幅值的驱动电流配合较短的发光时间可以实现低灰阶亮度显示，从而可以提高显示装置在低灰阶下的显示效果。
有以下几点需要说明：
本申请实施例附图只涉及本申请实施例涉及到的结构，其他结构可参考通常设计。
在不冲突的情况下，本申请的实施例即实施例中的特征可以相互组合以得到新的实施例。
虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属领域内的技术人员，在不脱离本申请所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

  1. 一种像素电路，其特征在于，包括：电流控制电路、时长控制电路和发光元件，其中：
    所述电流控制电路，用于接收数据信号和第一扫描信号，根据所述数据信号和所述第一扫描信号控制产生的驱动电流的幅值；
    所述时长控制电路，用于接收模式控制信号、脉冲控制信号、发光控制信号和所述电流控制电路的驱动电流，所述时长控制电路被配置为根据模式控制信号的幅值，控制向发光元件提供所述驱动电流的时间长度。
  2. 如权利要求1所述的像素电路，其特征在于，所述时长控制电路包括：时长选择子电路、第一时长控制子电路、第二时长控制子电路、发光控制电路，其中，
    所述时长选择子电路分别与第一电压端、所述模式控制信号端、第二扫描信号端、第三扫描信号端、第一节点和第二节点连接，用于在所述模式控制信号、所述第二扫描信号端输出的第二扫描信号和所述第三扫描信号端输出的第三扫描信号的控制下，将所述模式控制信号写入到所述第一节点和所述第二节点；
    所述第一时长控制子电路分别与所述第一节点、第三节点和脉冲控制信号端连接，用于在所述第一节点的信号的控制下，将所述脉冲控制信号端的脉冲控制信号写入到所述第三节点；
    所述第二时长控制子电路分别与所述第二节点、所述第三节点和发光控制信号端连接，用于在所述第二节点的信号的控制下，将所述发光控制信号端的发光控制信号写入到所述第三节点；
    所述发光控制电路分别与所述第三节点、所述第一电压端、所述电流控制电路连接，用于接收所述驱动电流，并在所述第三节点的信号、所述发光控制信号端输出的发光控制信号、所述第一扫描信号端输出的第一扫描信号的控制下，控制所述驱动电流流过所述发光元件的时长。
  3. 如权利要求2所述的像素电路，其特征在于，所述时长选择子电路包括第一时长选择子电路和第二时长选择子电路，其中，
    所述第一时长选择子电路分别与所述第一电压端、所述模式控制信号端、所述第二扫描信号端和所述第一节点连接，用于在所述模式控制信号和所述第二扫描信号的控制下，将所述模式控制信号写入到所述第一节点；
    所述第二时长选择子电路分别与所述第一电压端、所述模式控制信号端、所述第三扫描信号端和所述第二节点连接，用于在所述模式控制信号和所述第三扫描信号的控制下，将所述模式控制信号写入到所述第二节点。
  4. 如权利要求2所述的像素电路，其特征在于，所述发光控制电路分别与所述电流控制电路、所述第三节点和所述第一电压端连接，用于接收所述驱动电流，并在所述第三节点的信号的控制下，控制所述驱动电流流过所述发光元件的时长。
  5. 如权利要求2所述的像素电路，其特征在于，所述第一时长控制子电路包括第一晶体管，其中：
    所述第一晶体管的控制极与所述第一节点连接，所述第一晶体管的第一极与所述脉冲控制信号端连接，所述第一晶体管的第二极与所述第三节点连接。
  6. 如权利要求2或5所述的像素电路，其特征在于，所述第二时长控制子电路包括第二晶体管，其中：
    所述第二晶体管的控制极与所述第二节点连接，所述第二晶体管的第一极与所述发光控制信号端连接，所述第二晶体管的第二极与所述第三节点连接。
  7. 如权利要求3所述的像素电路，其特征在于，所述第一时长选择子电路包括第一电容和第三晶体管，其中：
    所述第三晶体管的控制极与所述第二扫描信号端连接，所述第三晶体管的第一极与所述模式控制信号端连接，所述第三晶体管的第二极与所述第一节点连接；所述第一电容的第一端与所述第一电压端连接，所述第一电容的 第二端与所述第一节点连接。
  8. 如权利要求3或7所述的像素电路，其特征在于，所述第二时长选择子电路包括第二电容和第四晶体管，其中：
    所述第四晶体管的控制极与所述第三扫描信号端连接，所述第四晶体管的第一极与所述模式控制信号端连接，所述第四晶体管的第二极与所述第二节点连接；所述第二电容的第一端与所述第一电压端连接，所述第二电容的第二端与所述第二节点连接。
  9. 如权利要求4所述的像素电路，其特征在于，所述发光控制电路包括第五晶体管，其中：
    所述第五晶体管的控制极与所述第三节点连接，所述第五晶体管的第一极与所述电流控制电路连接，所述第五晶体管的第二极与所述第一电压端连接。
  10. 如权利要求1所述的像素电路，其特征在于，所述电流控制电路包括：数据写入电路、存储电路和驱动电路；
    所述数据写入电路，用于在所述第一扫描信号的控制下，将所述数据信号端输出的数据信号写入到第四节点；
    所述存储电路，用于存储所述第四节点处的电能；
    所述驱动电路，用于在所述第四节点的信号的控制下，产生驱动电流。
  11. 如权利要求10所述的像素电路，其特征在于，所述数据写入电路包括第八晶体管，所述存储电路包括第三电容，所述驱动电路包括驱动晶体管，其中：
    所述第八晶体管的控制极与所述第一扫描信号端连接，所述第八晶体管的第一极与所述显示数据信号端连接，所述第八晶体管的第二极与所述第四节点连接；
    所述第三电容的第一端与所述第四节点连接，所述第三电容的第二端与第五节点连接；
    所述驱动晶体管的控制极与所述第四节点连接，所述驱动晶体管的第一 极与所述发光元件连接，所述驱动晶体管的第二极与所述第五节点连接。
  12. 如权利要求1所述的像素电路，其特征在于，还包括外部补偿电路，所述外部补偿电路用于对阈值电压进行补偿。
  13. 如权利要求12所述的像素电路，其特征在于，所述外部补偿电路包括第六晶体管、第七晶体管和第九晶体管，所述第六晶体管的控制极与所述发光控制信号端连接，所述第六晶体管的第一极与所述电流控制电路连接，所述第六晶体管的第二极与所述第七晶体管的第一极连接；所述第七晶体管的控制极与所述第一扫描信号端连接，所述第七晶体管的第二极与所述第一电压端连接；所述第九晶体管的控制极与第四扫描信号端连接，所述第九晶体管的第一极与所述第五节点连接，所述第九晶体管的第二极与所述电压输出端连接。
  14. 一种显示装置，其特征在于，包括如权利要求1至13任一所述的像素电路。
  15. 一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1至13任一所述的像素电路，所述像素电路具有多个扫描周期，在一个扫描周期内，所述驱动方法包括：
    电流控制电路接收数据信号和第一扫描信号，根据所述数据信号和所述第一扫描信号控制产生的驱动电流的幅值；
    所述时长控制电路接收模式控制信号、脉冲控制信号、发光控制信号和电流控制电路的驱动电流，并根据模式控制信号的幅值，控制向发光元件提供所述驱动电流的时间长度。
CN202180002662.0A 2021-09-24 2021-09-24 一种像素电路及其驱动方法、显示装置 Pending CN116235238A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/120479 WO2023044816A1 (zh) 2021-09-24 2021-09-24 一种像素电路及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN116235238A true CN116235238A (zh) 2023-06-06

Family

ID=85719233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002662.0A Pending CN116235238A (zh) 2021-09-24 2021-09-24 一种像素电路及其驱动方法、显示装置

Country Status (2)

Country Link
CN (1) CN116235238A (zh)
WO (1) WO2023044816A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798345B (zh) * 2023-06-30 2024-05-17 惠科股份有限公司 像素驱动电路、驱动方法和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078006B (zh) * 2014-06-27 2016-04-13 京东方科技集团股份有限公司 像素电路、显示面板和显示装置
CN108389549B (zh) * 2018-01-30 2019-09-24 上海天马微电子有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN109859682B (zh) * 2019-03-28 2021-01-22 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置
CN111223444A (zh) * 2020-03-19 2020-06-02 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111710285B (zh) * 2020-06-18 2022-09-30 昆山国显光电有限公司 显示面板的扫描电路、显示面板及其驱动方法、显示装置
CN113012634A (zh) * 2021-03-05 2021-06-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
WO2023044816A1 (zh) 2023-03-30

Similar Documents

Publication Publication Date Title
CN110660360B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US11238796B2 (en) Pixel circuit and control method therefor, display substrate and display device
CN112581902B (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
US11195463B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
US20200211464A1 (en) Pixel circuit and driving method thereof, and display panel
KR20190048591A (ko) 유기 발광 표시 장치
CN110782838A (zh) 像素驱动电路、驱动方法、显示面板及显示装置
CN110556076B (zh) 像素电路、驱动方法及显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN112767874B (zh) 像素驱动电路及其驱动方法、显示面板
CN108806591B (zh) 像素装置、像素装置的驱动方法以及显示设备
US11804169B2 (en) Pixel driving circuit having time control sub-circuit and driving method therefor, and display panel
CN109712570B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN111261098B (zh) 像素驱动电路及驱动方法、显示装置
US20240087531A1 (en) Pixels, display device comprising pixels, and driving method therefor
US20240169915A1 (en) Pixel driving circuit, driving method thereof and display panel
US11514844B2 (en) Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus
CN113192462A (zh) 像素电路、显示基板、显示装置和像素驱动方法
CN114270430A (zh) 像素电路、其驱动方法及显示装置
CN113870780A (zh) 像素电路及显示面板
CN110796984B (zh) 像素电路、驱动方法及显示装置
CN116235238A (zh) 一种像素电路及其驱动方法、显示装置
CN110164365B (zh) 像素驱动电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination