CN106097976A - 像素驱动电路及显示装置 - Google Patents

Abstract

本申请公开了一种像素驱动电路及显示装置，所述显示装置包括所述像素驱动电路，所述像素驱动电路包括：第一重置单元、阈值补偿单元、数据信号输入单元、驱动单元和发光单元；第一重置单元、阈值补偿单元以及数据信号输入单元分别在第一控制信号、第二控制信号以及第三控制信号的控制下向驱动单元提供重置信号、阈值补偿以及数据信号电压；第一控制信号、第二控制信号和第三控制信号为波形相同的方波信号，第二控制信号相对于第一控制信号具有t₁的延时，且第三控制信号相对于第二控制信号具有t₁的延时，且满足：t₁≥0.5p，p为所述方波信号的脉冲宽度。通过设置脉冲宽度，可以延长各个工作单元的工作时间，保证工作电路充分开启，提高图像显示亮度。

Description

像素驱动电路及显示装置

技术领域

本公开一般涉及显示技术领域，尤其涉及一种像素驱动电路及显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)是一种利用有机半导体材料在电流的驱动下产生的可逆变色来实现显示的技术，由于其自身具有较低的电耗，高对比度、广视角、自发光等优点得到广泛的研究。现有的有机发光二极管按照驱动方式可分为无源驱动方式(Passive Matrix，PMOLED)和有源驱动方式(Active Matrix，AMOLED)，在像素驱动电路中，与无源驱动方式比，有源驱动方式中的各个像素可以同时发光，降低了单个像素的发光亮度，弥补了无源驱动电路中需要提高有机发光二极管亮度的不足，降低了电路功耗，实现高分辨显示，同时，有源驱动方式易于彩色化和实现大面积显示。

有机发光二极管是电流型发光器件，其发光由薄膜晶体管在饱和状态下产生的电流所驱动，其亮度与通过的电流成正比。传统的有源像素驱动电路如图1所示，图1所示的像素驱动电路由七个薄膜晶体管M1-M7以及电容C组成，在控制信号Scan1、Scan2、Scan3以及Emit的控制下，数据信号将数据信号电压V_data存储在电容C中，待数据信号电压完成数据写入后，存储在电容C中的数据信号电压V_data传输到薄膜晶体管M3的栅极，以产生电流驱动OLED发光，流过OLED的电流为I＝K(V_data-V_DD)²，其中K为与工艺和设计相关的参数，V_data为输入的数据信号电压，V_DD为第一电源电压，V_EE为第二电源电压。如图1所示的像素驱动电路的工作时序如图2所示，由于受到该电路的设计方式的制约，图2中的各个控制信号的脉冲宽度受到限制。显示面板的像素阵列的每一行和每一列都包含多个像素驱动电路，如图2所示的各个控制信号的脉冲宽度最宽只能与像素电路阵列中扫描一行子像素的周期T等宽。现有的显示面板技术中，为了提高显示精度，会在像素阵列中增加更多的行，这就缩短了像素阵列中每一行的像素驱动电路的周期，若使有机二极管发光，薄膜晶体管需要工作在饱和状态，如若采用如图2中的时序周期，在一个工作周期内，薄膜晶体管的导通和关断延迟时间所占比例过大，导致晶体管难以充分开通，从而影响有机发光二极管的显示亮度，导致图像亮度显示不均匀，影响显示效果；如若在图2的时序图中刻意增加工作周期的时间，则需要增加移位寄存器个数，增加了像素驱动电路的复杂度。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种像素驱动电路及显示装置，以期解决现有技术中存在的技术问题。

第一方面，本申请实施例提供了一种像素驱动电路，包括：第一重置单元、阈值补偿单元、数据信号输入单元、驱动单元和发光单元；其中，第一重置单元用于在第一控制信号的控制下，将重置信号提供至所述驱动单元；阈值补偿单元用于在第二控制信号的控制下，向驱动单元提供阈值补偿；数据信号输入单元用于在第三控制信号的控制下，将数据信号电压提供至驱动单元；驱动单元用于向发光单元提供发光控制信号；发光单元包括发光二极管，发光单元用于基于发光控制信号生成发光电流以点亮发光二极管；第一控制信号、第二控制信号和第三控制信号为波形相同的方波信号，第二控制信号相对于第一控制信号具有t₁的延时，且第三控制信号相对于第二控制信号具有t₁的延时，且满足：t₁≥0.5p，p为方波信号的脉冲宽度。

第二方面，本申请实施例提供了一种显示装置，包括像素电路阵列，其中像素电路阵列包括阵列排布的如第一方面提供的多个像素驱动电路。

按照本申请实施例的方案，通过设置第一重置单元、阈值补偿单元、数据信号输入单元、驱动单元和发光单元，可以使得上述像素驱动电路的驱动单元得到阈值补偿，消除薄膜晶体管的阈值电压差异，使得驱动发光二极管的驱动单元在相同的驱动电压下具有相同的驱动发光二极管的电流，提高在液晶显示中的图像显示效果。

此外，通过采用上述像素驱动电路，在像素电路阵列中，每一行的薄膜晶体管的栅极控制信号(即上述第一控制信号、第二控制信号、第三控制信号以及第四控制信号)在前一行的薄膜晶体管栅极控制信号没有关闭的条件下开启，延长了薄膜晶体管的导通时间，同时各行栅极控制信号具有相同的工作时序，简化了像素驱动电路的设计。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了现有技术中像素驱动电路的电路示意图；

图2示出了现有技术中像素驱动电路的工作时序示意图；

图3示出了本申请的像素驱动电路的结构示意图；

图4a-图4d示出了本申请的像素驱动电路在不同工作周期的结构示意图；

图5示出了本申请的像素驱动电路具体的电路示意图；

图6a-图6d示出了本申请的像素驱动电路在不同工作周期的具体的等效电路示意图；

图7示出了本申请的像素驱动电路的工作时序示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图3，图3示出了本申请的像素驱动电路的结构示意图，如图3所示的像素驱动电路对发光二极管OLED进行驱动。如图3所示的像素驱动电路结构可以包括：第一重置单元301、阈值补偿单元302、数据信号输入单元303、驱动单元304以及发光单元305。如图3所示的电路结构还可以包括重置信号V_ref、第一控制信号Scan1、第二控制信号Scan2、第三控制信号Scan3、第四控制信号Emit、数据信号电压V_data以及第一电源电压线和第二电源电压线，第一电源电压线和第二电源电压线用于向上述像素驱动电路提供电压的第一电源电压V_DD和第二电源电压V_EE，其中上述第一控制信号Scan1、第二控制信号Scan2、第三控制信号Scan3均为扫描信号，上述第一电源电压V_DD的电压值大于第二电源电压V_EE的电压值。上述第一重置单元301的输入端与重置电压端相连，重置电压端用于为上述第一重置单元301的重置信号V_ref提供重置电压值，输出端与上述驱动单元304的输出端相连，控制端用于输入第一控制信号Scan1。上述阈值补偿单元302的输入端与上述驱动单元304的输出端相连，输出端与上述驱动单元304的控制端相连，控制端用于输入第二控制信号Scan2。上述数据信号输入单元303的输入端与数据输入信号线相连，数据输入信号线用于提供数据信号电压V_data，输出端与上述驱动单元304的输入端相连，控制端用于输入第三控制信号Scan3。上述发光单元305的输入端与第一电源电压线连接，输出端为发光二极管OLED的阴极端，发光二极管的阴极端连接至第二电源电压线，控制信号由上述驱动单元304的输出端提供至发光二极管OLED的阳极。

当如图3所示的像素驱动电路中的发光二极管需要被点亮时，在上述第一控制信号Scan1的控制下，上述第一重置单元301导通，并将上述重置信号V_ref提供至上述驱动单元304中。在上述第二控制信号Scan2的控制下，上述阈值补偿单元302用于向上述驱动单元304提供阈值补偿。上述第三控制信号Scan3可以通过控制上述数据信号输入单元303，控制数据信号电压向驱动单元304进行数据的写入。上述驱动单元304可以向上述发光单元305提供驱动发光二极管OLED点亮所需要的发光控制信号，上述发光单元305可以将驱动单元304提供的发光控制信号生成发光电流以点亮上述发光二极管OLED。

可选的，上述像素驱动电路还可以包括存储单元306、第二重置单元307以及第四控制信号Emit。存储单元306的第一端与驱动单元304的控制端相连，第二端与上述第一电源电压线相连。第二重置单元307的输入端与重置电压端相连，输出端与发光二极管OLED的阳极端相连，控制端用于输入第三控制信号Scan3。上述存储单元306用于存储上述数据信号输入单元303向上述像素驱动电路输入的信号，即存储上述数据信号输入单元303向上述驱动单元304输入的数据信号电压；在第三控制信号Scan3的控制下，上述第二重置单元307将上述重置信号V_ref提供至上述发光单元305中，上述重置电压端用于为上述第二重置单元307的重置信号V_ref提供重置电压值。

可选的，上述像素驱动电路的发光单元305还可以包括第一发光单元3051、第二发光单元3052，第一发光单元3051的第一端与第一电源电压线相连，第二端与驱动单元304的输入端连接，控制端用于输入第四控制信号Emit；第二发光单元3052的第一端与上述驱动单元304的输出端连接，第二端与发光二极管OLED的阳极端连接，控制端用于输入第四控制信号Emit。

继续参考图4a-图4d，图4a-图4d示出了本申请的像素驱动电路在各个工作阶段的等效电路结构示意图。

图4a示出了像素驱动电路在第一工作阶段的等效电路结构示意图。在第一工作阶段，上述第一重置单元301以及上述阈值补偿单元302分别在上述第一控制信号Scan1以及第二控制信号Scan2的控制下导通，此时发光单元305处于截止状态，发光二极管OLED处于断开状态。在此工作状态下，驱动单元304的控制端与输出端通过阈值补偿单元302连接在一起，第一节点N1点电位与重置电压端的电位相同，均为V_ref。值得注意的是，V_ref作为重置电压，可以为公共参考地电位电压，即0V，也可以为其它电压值。

图4b示出了像素驱动电路在第二工作阶段的等效电路结构示意图。在第二工作阶段，上述第一重置单元301关断，上述阈值补偿单元302在上述第二控制信号Scan2的控制下保持导通状态，上述数据信号输入单元303在上述第三控制信号Scan3的控制下导通，发光单元305保持关断状态。在此工作状态下，数据信号电压通过数据信号输入单元303、驱动单元304以及阈值补偿单元302写入第一节点N1中，此时N1点电位为V_data+V_th，其中V_data为数据信号电压，V_th为驱动单元304的阈值补偿电压，数据信号输入单元303将数据信号电压存储到存储单元306中，此时阈值补偿单元302向驱动单元304的控制端提供阈值补偿电压V_th。

图4c示出了像素驱动电路在第三工作阶段的等效电路结构示意图。在第三工作阶段，上述第一重置单元301保持关断状态，上述阈值补偿单元302在控制信号Scan2的控制下关断，上述数据信号输入单元303在上述第三控制信号Scan3的控制下保持导通状态，上述第二重置单元307在第三控制信号Scan3的控制下保持导通状态，发光单元305保持关断状态。此时发光二极管的阳极端电位为V_ref，第一节点N1点电位保持V_data+V_th不变，存储单元306存储的的电压为V_data+V_th-V_DD。

图4d示出了像素驱动电路在第四工作阶段的等效电路结构示意图。在第四工作阶段，上述第一重置单元301保持关断状态，阈值补偿单元302保持关断状态，数据信号输入单元303以及第二重置单元307在第三控制信号Scan3的控制下关断，发光单元305在第四控制信号Emit的控制下导通。由于上述第一发光单元3051和第二发光单元3052的导通，存储单元306的两端分别与驱动单元304的控制端和输入端相连接，使得驱动单元304向发光单元305提供的驱动电流与驱动单元304的阈值电压无关。

本实施例提供的像素驱动电路的结构示意图通过对驱动单元进行阈值补偿，使得像素驱动电路向发光二极管OLED提供的电流与驱动电路的阈值电压无关，避免了由于驱动发光二极管的阈值电压分布不均导致发光二极管OLED具有不同的显示效果，从而导致液晶面板显示不均匀的问题。

图5示出了根据本发明实施例的像素驱动电路的具体电路示意图。与图3相比，图5中具体示出了图3中第一重置单元301、阈值补偿单元302、数据信号输入单元303、驱动单元304以及发光单元305的具体的示意性电路。在本实施例中进一步示出了图3中存储单元306以及第二重置单元307具体的示例性电路。本领域技术人员容易理解的是，以上各单元的实现方式不限于此，只要能够实现其各自的功能即可。

如图5所示，根据本发明实施例的像素驱动电路中，上述第一重置单元301包括第一晶体管M1，第一晶体管M1的栅极、第一电极和第二电极分别对应上述第一重置单元301的控制端、输入端和输出端。上述阈值补偿单元302包括第二晶体管M2，第二晶体管M2的栅极、第一电极和第二电极分别对应上述阈值补偿单元302的控制端、输出端和输入端。上述数据信号输入单元303包括第三晶体管M3，第三晶体管M3的栅极、第一电极和第二电极分别对应上述数据信号输入单元303的控制端、输入端和输出端。上述驱动控制单元304包括第四晶体管M4，第四晶体管M4的栅极、第一电极和第二电极分别对应上述驱动单元304的控制端、输入端和输出端。

在本实施例中，上述发光单元305包括第五晶体管M5和第六晶体管M6。第五晶体管M5的栅极、第一电极和第二电极分别对应上述第一发光单元3051的控制端、第一端和第二端，第六晶体管M6的栅极、第一电极和第二电极分别对应上述第二发光单元3052的控制端、第一端和第二端。

在本实施例中，上述存储单元306包括存储电容器C，存储电容器C的两端分别对应上述存储单元306的两端。上述第二重置单元307包括第七晶体管M7，第七晶体管M7的栅极、第一电极和第二电极分别对应上述第二重置单元307的控制端、输入端和输出端。

这里需要说明的是图5所示的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7均可以为薄膜晶体管或其他特性相同的器件。优选地，本发明实施例中使用的晶体管可以为NMOS晶体管，也可以为PMOS晶体管。通常将第一电极称为源极，将第二电极称为漏极，根据使用的晶体管类型，上述晶体管的的源极和漏极可以互换。

图6a-图6d分别示例性的示出了图4a-图4d的电路结构的等效电路图。其中，根据图5中的具体的电路结构分别示出了上述像素驱动电路在如图4a-图4d的各个工作阶段的的第一重置单元301、阈值补偿单元302、数据信号输入单元303、驱动单元304、发光单元305、存储单元306以及第二重置单元307的示例性电路图。本领域技术人员容易理解的是，以上各单元的实现方式不限于此，只要能够实现其各自的功能即可。

图7是根据本发明的像素驱动电路的各个工作状态的控制信号的工作时序示意图。下面结合图6a-图6d具体描述本发明的像素驱动电路的工作原理。为了便于描述，假设上述各个晶体管均为PMOS晶体管，当PMOS晶体管的栅极所加的驱动信号为低电平信号时，晶体管导通，当栅极所加的驱动信号为高电平信号时，晶体管截止。因此，上述控制信号Scan1、Scan2、Scan3以及Emit均为低电平有效。第一电源电压V_DD为高电平电压，电源电压V_EE为低电平电压，数据信号电压V_data为高电平有效，将上述各个晶体管的第一电极定义为源极，第二电极定义为漏极。本领域技术人员可以认识到，本申请并不局限于此。

如图7所示的时序图，控制信号Scan1、Scan2、Scan3为波形相同的方波信号，控制信号Scan2相对于Scan1具有t1的延时，控制信号Scan3相对于Scan2具有t1的延时，且t₁≥0.5p，p为方波信号的脉冲宽度。

在第一工作时间T1内，第一控制信号Scan1和第二控制信号Scan2为低电平信号，第三控制信号Scan2以及Emit为高电平信号。第一晶体管M1和第二晶体管M2导通，第三晶体管M3、第五晶体管M5和第六晶体管M6截止。在如图6a所示的等效电路示意图中，由于第一晶体管M1和第二晶体管M2导通，第四晶体管M4的栅极与漏极通过第二晶体管M2短接在一起并与第一节点N1点电位相等，由于第一晶体管M1导通，此时第一节点N1点电位为V_ref，电容C通过第一电源电压V_DD充电，此时电容C两端的电压为V_DD-V_ref。

在第二工作时间T2内，第二控制信号Scan2和第三控制信号Scan3为低电平信号，第一控制信号Scan1和Emit信号为高电平信号。第二晶体管M2、第三晶体管M3以及第七晶体管M7导通，第一晶体管M1、第五晶体管M5和第六晶体管M6截止。在如图6b所示的等效电路示意图中，数据信号电压V_data通过第三晶体管M3写入第四晶体管M4的源极，也即第二节点N2，第四晶体管M4的栅极电压从初始点位V_ref开始上升，一直升至V_data+V_th，其中V_th为第四晶体管M4的阈值电压，此时第四晶体管M4的栅极和漏极的电压均为V_data+V_th，即第一节点N1的电位为V_data+V_th，从而，对第四晶体管M4的栅极电压进行了阈值补偿V_th，此时第四晶体管M4栅极与源极之间的电压为V_data-(V_data+V_th)＝V_th。电容C两端的电位为V_data+V_th-V_DD。

在第三工作时间T3内，第三控制信号Scan3为低电平信号，第一控制信号Scan1、第二控制信号Scan2以及Emit信号为高电平信号。此时第三晶体管M3和第七晶体管M7导通，第一晶体管M1、第二晶体管M2、第五晶体管M6和第六晶体管M6截止。在如图6c所示的等效电路示意图中，由于第二晶体管M2截止，第一节点N1的电位保持在V_data+V_th，电容C两端的电压保持V_data+V_th–V_DD不变，由于第七晶体管M7的导通，第三节点N3的电位为V_ref，能够清除上一帧发光二极管OLED的阳极电压。

在第四工作时间T4内，第四控制信号Emit为低电平信号，第一控制信号Scan1、第二控制信号Scan2以及第三控制信号Scan3为高电平信号。此时第五晶体管M5和第六晶体管M6导通，第一晶体管M1、第二晶体管M2、第三晶体管M3以及第七晶体管M7截止。在如图6d所示的等效电路示意图中，电容C的两端分别与第四晶体管M4的栅极和源极相连。因此，第二节点N2处的任何电压变化，都会反馈到第一节点N1处，也就是说电容C两端的电压差(即，第四晶体管M4栅极和源极之间的电压V_gs)不会变化，此时，第四晶体管M4处于稳定的饱和状态，且流过发光二极管OLED的电流为：

I_oled＝K(V_gs-V_th)²＝K(V_data-V_DD)²

其中，K是与第四晶体管M4的工艺参数和几何尺寸有关的常数，V_gs为第四晶体管M4栅极和源极之间的电压。

由上式可知，驱动OLED的发光电流只与第一电源电压V_DD和数据信号电压V_data有关，而与第四晶体管的阈值电压V_th无关。由于电容C没有充电或放电的路径，电容C中的电荷以及两端的电压均保持不变，故流过OLED的电流保持为I＝K(V_data-V_DD)²，OLED保持此发光状态。因此可以改善流过OLED电流的均匀性，达到亮度均匀。

如图7所示的工作时序电路处于有效电平状态的脉冲宽度可以小于等于两倍的像素电路阵列中扫描一行子像素的周期T，同时大于等于一倍的扫描一行子像素的周期T，这样一来，在液晶显示面板中，对于行数较多的驱动电路，可以避免由于工作时间太短而引起的晶体管不能够充分导通的问题。晶体管的工作时间过短，使得晶体管的上升沿和下降沿的延迟时间在一个时钟周期内所占的比例过大，晶体管不能够充分进入饱和状态，从而影响发光器件的亮度。

本申请还示出了一种显示装置，显示装置包括由多个n×m阵列形式(即n行m列，其中n和m均为正整数)构成的像素电路阵列，以及与每个像素相连的沿第一方向延伸的多条栅极驱动信号线，用于提供各像素电路的驱动信号，和沿第二方向延伸的多条数据线，用于提供各像素电路的数据信号电压，上述每条栅极驱动信号线与数据线之间限定出一个子像素，上述第一方向和第二方向呈正交排布。上述像素电路阵列包括阵列排布的采用上述实施例提供的像素驱动电路，具体地，显示面板的每个子像素均采用上述实施例提供的像素驱动电路。当上述驱动信号Scan2为显示面板上第i行的栅极驱动信号时，上述驱动信号Scan1为显示面板上第i-1行的栅极驱动信号，上述驱动信号Scan3为显示面板上第i+1行的栅极驱动信号，其中2≤i≤n-1。在上述像素电路阵列中，扫描一行子像素的周期为T，上述各栅极驱动信号线提供的驱动信号的脉冲宽度p可以小于等于2T，同时大于等于T。

本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (11)

1.一种像素驱动电路，其特征在于，包括：第一重置单元、阈值补偿单元、数据信号输入单元、驱动单元和发光单元；

其中，所述第一重置单元用于在第一控制信号的控制下，将重置信号提供至所述驱动单元；

所述阈值补偿单元用于在第二控制信号的控制下，向所述驱动单元提供阈值补偿；

所述数据信号输入单元用于在第三控制信号的控制下，将数据信号电压提供至所述驱动单元；

所述驱动单元用于向所述发光单元提供发光控制信号；

所述发光单元包括发光二极管，所述发光单元用于基于所述发光控制信号生成发光电流以点亮所述发光二极管；

所述第一控制信号、所述第二控制信号和所述第三控制信号为波形相同的方波信号，所述第二控制信号相对于所述第一控制信号具有t₁的延时，且所述第三控制信号相对于所述第二控制信号具有t₁的延时，且满足：

t₁≥0.5p，p为所述方波信号的脉冲宽度。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一重置单元包括第一晶体管，所述第一晶体管的第一电极连至重置电压端，所述第一晶体管的第二电极连至所述驱动单元的输出端，所述第一晶体管的栅极用于接收所述第一控制信号；所述重置电压端用于为所述第一重置单元的重置信号提供重置电压值。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述阈值补偿单元包括第二晶体管，所述第二晶体管的第一电极连至所述驱动单元的驱动控制端，所述第二晶体管的第二电极连至所述驱动单元的输出端，所述第二晶体管的栅极用于接收所述第二控制信号。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述数据信号输入单元包括第三晶体管，所述第三晶体管的第一电极连至数据输入信号线，所述第三晶体管的第二电极连至所述驱动单元的输入端，所述第三晶体管的栅极用于接收第三控制信号。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述驱动单元包括第四晶体管，所述驱动单元的控制端为所述第四晶体管的栅极端，所述驱动单元的输入端为所述第四晶体管的第一电极，所述驱动单元的输出端为所述第四晶体管的第二电极。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述发光单元还包括第一发光单元和第二发光单元，所述第一发光单元包括第五晶体管，所述第五晶体管的第一电极连至第一电源电压线，所述第五晶体管的第二电极与所述第四晶体管的第一电极相连；所述第二发光单元包括第六晶体管，所述第六晶体管的第一电极与所述第四晶体管的第二电极相连，所述第六晶体管的第二电极与所述发光二极管的阳极端相连，所述发光二极管的阴极端连至第二电源电压线，所述第五晶体管的栅极和所述第六晶体管的栅极用于接收第四控制信号。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第二重置单元以及存储单元；

其中，所述第二重置单元用于在所述第三控制信号的控制下，将重置信号提供至所述发光单元；

所述存储单元用于存储所述数据信号输入单元向所述驱动单元输入的数据信号电压。

8.根据权利要求7所述的像素驱动电路，其特征在于，所述第二重置单元包括第七晶体管，所述第七晶体管的第一电极连至所述重置电压端，所述第七晶体管的第二电极与所述发光二极管的阳极端相连，所述第七晶体管的栅极用于接收所述第三控制信号，所述重置电压端用于为所述第二重置单元的重置信号提供重置电压值。

9.根据权利要求7所述的像素驱动电路，其特征在于，所述存储单元包括存储电容，所述存储电容的一端连至所述第一电源电压线，另一端与所述第四晶体管的栅极相连。

10.一种显示装置，其特征在于，包括：

像素电路阵列，其中所述像素电路阵列包括阵列排布的多个如权利要求1-9任意一项所述的像素驱动电路。

11.根据权利要求10所述的显示装置，其特征在于，所述脉冲宽度p满足：

T≤p≤2T，T为所述像素电路阵列中扫描一行子像素的周期。