JP2007317933A - 発光ダイオード駆動回路 - Google Patents

Abstract

【課題】本発明は、基準電流を高精度に設定することができ、かつ、直列接続するトリミング抵抗の段数が少なくて済む発光ダイオード駆動回路を提供することを目的とする。
【解決手段】基準電流を生成する基準電流部３２と、カレントミラーを用いて基準電流に基づく駆動電流を生成して発光ダイオードに供給する電流出力部４４からなる発光ダイオード駆動回路であって、基準電流部は、基準電流を生成する基となる基準電圧を生成する基準電圧源回路３１を有し、基準電圧源回路は、基準電圧を分圧する第１抵抗素子Ｒ２１及び第２抵抗素子Ｒ２２と、第１抵抗素子または第２抵抗素子のいずれかの抵抗値を調整するトリミング抵抗Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８を有する。
【選択図】 図３

Description

本発明は発光ダイオード駆動回路に関し、配列された複数の発光ダイオードそれぞれを駆動する発光ダイオード駆動回路に関する。

プリンタ等において感光体を感光させる手段として、発光ダイオード（以下、「ＬＥＤ」という）をリニアに配列したＬＥＤアレイを用いたものがある。このようなＬＥＤアレイの各ＬＥＤを駆動する駆動回路としては、例えば特許文献１，２等に記載されているものがある。

図４は、従来の発光ダイオード駆動回路の一例の回路構成図を示す。この駆動回路は半導体集積回路化されている。

同図中、演算増幅器１０の反転入力端子には基準電圧源１１より基準電圧Ｖｒｅｆが印加されている。演算増幅器１０の出力端子はｐチャネルＭＯＳ電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」という）Ｍ１のゲートに接続されると共に、アナログスイッチ等のスイッチ１２を介してｐチャネルＭＯＳトランジスタＭ２のゲートに接続されている。

ＭＯＳトランジスタＭ１のソースは電源Ｖｄｄに接続され、ＭＯＳトランジスタＭ１のドレインは演算増幅器１０の非反転入力端子に接続されると共に、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端にはトリミング抵抗Ｒｔ１，Ｒｔ２，Ｒｔ３，Ｒｔ４が直列接続され、トリミング抵抗Ｒｔ４の他端は接地されている。

トリミング抵抗Ｒｔ１，Ｒｔ２，Ｒｔ３，Ｒｔ４それぞれの両端間はヒューズＦ１，Ｆ２，Ｆ３，Ｆ４を介して接続されている。ヒューズＦ１，Ｆ２，Ｆ３，Ｆ４それぞれがレーザトリミングで切断された場合、トリミング抵抗Ｒｔ１，Ｒｔ２，Ｒｔ３，Ｒｔ４それぞれが抵抗Ｒ１に直列接続される。上記のレーザトリミングを行わない場合には抵抗Ｒ１の他端は接地される。

スイッチ１２は端子１３から供給されるスイッチ制御信号に応じてオン／オフを切り換える。ＭＯＳトランジスタＭ２のソースは電源Ｖｄｄに接続され、ＭＯＳトランジスタＭ２のドレインはＬＥＤ（発光ダイオード）１４のアノードに接続され、ＬＥＤ１４のカソードは接地されている。

演算増幅器１０は基準電圧Ｖｒｅｆと抵抗Ｒ１，Ｒｔ１，Ｒｔ２，Ｒｔ３，Ｒｔ４の合成抵抗をＲｇ１とすると、（１）式で表わされる基準電流ＩｒｅｆをＭＯＳトランジスタＭ１のドレインに流す。

Ｉｒｅｆ＝Ｖｒｅｆ／Ｒｇ１ …（１）
スイッチ１２がオンのときＭＯＳトランジスタＭ１，Ｍ２はカレントミラーを構成し、ＭＯＳトランジスタＭ１，Ｍ２のゲート面積比が１：１であるとすると、ＭＯＳトランジスタＭ２からＬＥＤ１４に基準電流Ｉｒｅｆが流れ、ＬＥＤ１４が発光する。
特許第３２９６８８２号公報 特許第２５１６２３６号公報

従来の発光ダイオード駆動回路では、ヒューズＦ１，Ｆ２，Ｆ３をレーザトリミングすることにより、抵抗Ｒ１にトリミング抵抗Ｒｔ１，Ｒｔ２，Ｒｔ３を直列接続して基準電流Ｉｒｅｆが一定となるよう調整し、ＬＥＤ１４の発光輝度が一定となるように調整している。

しかし、抵抗Ｒ１をポリシリコンで形成した場合、抵抗値のばらつきが大きい。また、基準電圧源１１をＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のバンドギャップ回路等で構成した場合、基準電圧Ｖｒｅｆのばらつきが大きくなる。このため、基準電流Ｉｒｅｆのばらつきが例えば１０〜３０％と大きくなり、直列接続するトリミング抵抗Ｒｔ１，Ｒｔ２，Ｒｔ３，Ｒｔ４の段数を１０数段から数１０段と大きくしなければならないという問題があった。

本発明は、上記の点に鑑みなされたものであり、基準電流を高精度に設定することができ、かつ、直列接続するトリミング抵抗の段数が少なくて済む発光ダイオード駆動回路を提供することを目的とする。

本発明の発光ダイオード駆動回路は、基準電流を生成する基準電流部と、カレントミラーを用いて前記基準電流に基づく駆動電流を生成して発光ダイオードに供給する電流出力部からなる発光ダイオード駆動回路であって、
前記基準電流部は、前記基準電流を生成する基となる基準電圧を生成する基準電圧源回路を有し、
前記基準電圧源回路は、前記基準電圧を分圧する第１抵抗素子及び第２抵抗素子と、
前記第１抵抗素子または第２抵抗素子のいずれかの抵抗値を調整するトリミング抵抗を有することにより、基準電流を高精度に設定することができ、かつ、直列接続するトリミング抵抗の段数が少なくて済む。

前記発光ダイオード駆動回路において、
前記トリミング抵抗は、複数の抵抗素子を直列接続し、各抵抗素子の両端間をヒューズで接続されており、いずれかのヒューズを切断して抵抗値を調整することができる。

前記発光ダイオード駆動回路において、
前記基準電圧源回路は、基準電源と前記第１抵抗素子及び第２抵抗素子で分圧された電圧を差動増幅する差動増幅器と、
前記差動増幅器の出力をゲートに供給されて前記第１抵抗素子及び第２抵抗素子に電流を流すトランジスタを有することができる。

本発明によれば、基準電流を高精度に設定することができ、かつ、直列接続するトリミング抵抗の段数が少なくて済む。

以下、図面に基づいて本発明の実施形態について説明する。

＜ＬＥＤアレイ駆動回路の構成＞
図１は、本発明の発光ダイオード駆動回路を用いたＬＥＤアレイ装置の一実施形態のブロック構成図を示す。このＬＥＤアレイ装置は例えば４８チャネル構成である。

同図中、シフトレジスタ２０には１チャネルについて例えば６ビットの発光時間データが４８チャネル分時系列で供給され、シフトレジスタ２０で順次シフトされてラッチされたのち、パルス幅変調回路２２に供給される。パルス幅変調回路２２は、チャネル毎に発光時間データで指示されるパルス幅の発光パルスを生成し、４８チャネル分の発光パルスをＬＥＤアレイ駆動回路２６に供給する。

シフトレジスタ２４には１チャネルについて例えば６ビットの発光輝度データが４８チャネル分時系列で供給され、シフトレジスタ２４で順次シフトされてラッチされたのち、ＬＥＤアレイ駆動回路２６に供給される。ＬＥＤアレイ駆動回路２６は、チャネル毎に発光輝度データをデコードしてｎ系統のスイッチ制御信号を生成し、チャネル毎に発光パルスでオンさせるＭＯＳトランジスタを上記ｎ系統のスイッチ制御信号によって決定する。ＬＥＤアレイ駆動回路２６はＬＥＤアレイ２８を構成する４８チャネルのＬＥＤをチャネル単位に駆動する。

＜発光ダイオード駆動回路の構成＞
図２は、本発明の発光ダイオード駆動回路の一実施形態の回路構成図を示す。この駆動回路は半導体集積回路化されている。

同図中、演算増幅器３０の反転入力端子には基準電圧源回路３１より基準電圧Ｖｒｅｆが印加されている。演算増幅器３０の出力端子はｐチャネルＭＯＳトランジスタＭ１１，Ｍ１２それぞれのゲートに接続されている。ＭＯＳトランジスタＭ１１，Ｍ１２それぞれのソースは抵抗Ｒ１１，Ｒ１２それぞれを介して電源Ｖｄｄ１に接続されてカレントミラー回路を構成している。ＭＯＳトランジスタＭ１１，Ｍ１２それぞれのドレインはｐチャネルＭＯＳトランジスタＭ１３，Ｍ１４それぞれのソースに接続されている。

ＭＯＳトランジスタＭ１３，Ｍ１４のゲートはＭＯＳトランジスタＭ１３のドレインに共通接続されてカレントミラー回路を構成しており、ＭＯＳトランジスタＭ１３のドレインは演算増幅器１０の非反転入力端子に接続されると共に、抵抗Ｒ１３の一端に接続されている。

抵抗Ｒ１３の他端は接地されている。ＭＯＳトランジスタＭ１１〜Ｍ１４はカレントミラー回路がカスケード接続された構成とすることにより、ＭＯＳトランジスタＭ１１，Ｍ１２のドレイン電位が略同一となり、ゲート面積が同一の場合ＭＯＳトランジスタＭ１３，Ｍ１４のドレイン電流は略同一となる。

ＭＯＳトランジスタＭ１４のドレインはｎチャネルＭＯＳトランジスタＭ１５のドレインに接続されている。ＭＯＳトランジスタＭ１５のゲートはｎチャネルＭＯＳトランジスタＭ１６のゲートと接続されてカレントミラー回路を構成している。

ＭＯＳトランジスタＭ１５，Ｍ１６それぞれのドレインはｎチャネルＭＯＳトランジスタＭ１７，Ｍ１８それぞれのソースに接続されている。ＭＯＳトランジスタＭ１７，Ｍ１８のゲートはＭＯＳトランジスタＭ１５のドレインに共通接続されてカレントミラー回路を構成し、ＭＯＳトランジスタＭ１７，Ｍ１８のドレインは接地されている。

ＭＯＳトランジスタＭ１５〜Ｍ１８はカレントミラー回路がカスケード接続された構成となることにより、ＭＯＳトランジスタＭ１５，Ｍ１６のソース電位が略同一となり、ゲート面積が同一の場合ＭＯＳトランジスタＭ１５，Ｍ１６のドレイン電流は略同一となる。なお、ＭＯＳトランジスタＭ１５，Ｍ１６のゲートには電圧源３３より定電圧Ｖａが印加されることでＭＯＳトランジスタＭ１５，Ｍ１６のドレイン電位はＶａ−Ｖｇｓ１（Ｖｇｓ１はｎチャネルＭＯＳトランジスタのゲート・ドレイン間電圧）となる。

上記の演算増幅器３０，基準電圧源回路３１，ＭＯＳトランジスタＭ１１〜Ｍ１５及びＭ１７は基準電流部３２を構成しており、ＭＯＳトランジスタＭ１３のドレインに基準電流Ｉｒｅｆを流す。また、カレントミラー回路によってＭＯＳトランジスタＭ１６のドレインに基準電流Ｉｒｅｆに比例した電流が流れる。

ＭＯＳトランジスタＭ１６のドレインはｐチャネルＭＯＳトランジスタＭ２２のドレインに接続されている。ＭＯＳトランジスタＭ２２のソースはｐチャネルＭＯＳトランジスタＭ２１のドレインに接続されている。ＭＯＳトランジスタＭ２１のソースは抵抗Ｒ１５を介して電源Ｖｄｄ２に接続されている。

ＭＯＳトランジスタＭ２１のゲートはＭＯＳトランジスタＭ２２のドレインに接続されると共に、アナログスイッチ等のスイッチ３６，３８，４０それぞれを介してｐチャネルＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７のゲートに接続されている。スイッチ３６，３８，４０は、オンするとＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７のゲート電位をＭＯＳトランジスタＭ２１のゲート電圧ＶａとしてＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７をオンし、オフするとＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７のゲート電位を電源電圧Ｖｄｄ２としてＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７をオフする。

ＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７それぞれのソースは抵抗Ｒ１６，Ｒ１７，Ｒ１８それぞれを介して電源Ｖｄｄ２に接続されており、ＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７はスイッチ３６，３８，４０がオンのときにＭＯＳトランジスタＭ２３とカレントミラー回路を構成する。

ＭＯＳトランジスタＭ２２のゲートはｐチャネルＭＯＳトランジスタＭ２４，Ｍ２６，Ｍ２８のゲートに接続されている。ＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７それぞれのドレインはＭＯＳトランジスタＭ２４，Ｍ２６，Ｍ２８のソースに接続されており、ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８はカレントミラー回路を構成している。

ＭＯＳトランジスタＭ２１〜Ｍ２８はカレントミラー回路がカスケード接続された構成となることにより、ＭＯＳトランジスタＭ２１，Ｍ２３，Ｍ２５，Ｍ２７のドレイン電位が略同一となり、ゲート面積が同一の場合ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８のドレイン電流は略同一となる。ここでは、階調表現を行うために、例えばＭＯＳトランジスタＭ２１，Ｍ２２のゲート面積に対して、ＭＯＳトランジスタＭ２３，Ｍ２４のゲート面積は６倍、ＭＯＳトランジスタＭ２５，Ｍ２６のゲート面積は３倍、ＭＯＳトランジスタＭ２７，Ｍ２８のゲート面積は２倍というように、ゲート面積をそれぞれ異ならせている。

なお、ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８のゲートには電圧源３５より定電圧Ｖｂが印加されて、ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８のソース電位はＶｂ−Ｖｇｓ２（Ｖｇｓ２はｐチャネルＭＯＳトランジスタのゲート・ドレイン間電圧）とされている。

スイッチ３６，３８，４０それぞれは端子３７，３９，４１それぞれから供給されるｎ（ここではｎ＝３）系統のスイッチ制御信号に応じてオン／オフを切り換える。なお、ｎは３に限らない。ＭＯＳトランジスタＭ２４，Ｍ２６，Ｍ２８のドレインはＬＥＤ４５のアノードに接続され、ＬＥＤ４５のカソードは接地されている。

ここで、スイッチ３６，３８，４０がオフのときＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７はオフしＬＥＤ４５に電流は流れない。スイッチ３６がオンするとＭＯＳトランジスタＭ２３のドレイン電流がＬＥＤ４５_１に流れ、スイッチ３６，３８がオンするとＭＯＳトランジスタＭ２３，Ｍ２５のドレイン電流の和がＬＥＤ４５_１に流れ、スイッチ３６，３８，４０がオンするとＭ２３，Ｍ２５，Ｍ２７のドレイン電流の和がＬＥＤ４５_１に流れ、ＬＥＤ４５_１は流れる電流が大きくなるほど発光輝度が大となる。

上記のスイッチ３６，３８，４０，ＭＯＳトランジスタＭ１６，Ｍ１８〜Ｍ２８が電流出力部４４を構成している。ＬＥＤ４５はＬＥＤアレイ２８の一部である。

＜基準電圧源回路の構成＞
図３は、基準電圧源回路３１の一実施形態の回路構成図を示す。同図中、演算増幅器５０の反転入力端子には基準電圧源５１より基準電圧Ｖｒ１が印加されている。演算増幅器５０の出力端子はｐチャネルＭＯＳトランジスタＭ３１のゲートに接続されている。

ＭＯＳトランジスタＭ３１のソースは電源Ｖｄｄ１に接続され、ＭＯＳトランジスタＭ３１のドレインは出力端子５２に接続されると共に、抵抗Ｒ２１の一端に接続されている。抵抗Ｒ２１の他端にはトリミング抵抗Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８が直列接続されている。トリミング抵抗Ｒｔ８の他端は演算増幅器５０の非反転入力端子に接続されると共に、抵抗Ｒ２２を介して接地されている。

トリミング抵抗Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８それぞれの両端間はヒューズＦ５，Ｆ６，Ｆ７，Ｆ８を介して接続されている。ヒューズＦ５，Ｆ６，Ｆ７，Ｆ８それぞれがレーザトリミングで切断された場合、トリミング抵抗Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８それぞれが抵抗Ｒ２１，Ｒ２２に直列接続される。上記のレーザトリミングを行わない場合には抵抗Ｒ２１，Ｒ２２の間は短絡される。抵抗Ｒ２１及びトリミング抵抗Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８と抵抗Ｒ２２とは出力端子５２から出力する基準電圧Ｖｒｅｆを分圧して分圧電圧を演算増幅器５０の非反転入力端子に供給し、演算増幅器５０は上記の分圧電圧を基準電圧Ｖｒ１と差動増幅している。

ここで、演算増幅器５０のゲインを１とし、抵抗Ｒ２１，Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８の合成抵抗をＲｇ２とすると、出力端子５２から出力する基準電圧Ｖｒｅｆは、（２）式で表わされる。

Ｖｒｅｆ＝Ｖｒ１・（Ｒｇ２＋Ｒ２２）／Ｒ２２ …（２）
基準電圧Ｖｒｅｆは出力端子５２から図２に示す演算増幅器３０の反転入力端子に供給される。本発明では、図２のＭＯＳトランジスタＭ１３のソースを流れる基準電流Ｉｒｅｆが所定値となるように、ヒューズＦ５，Ｆ６，Ｆ７，Ｆ８をトリミングして調整する。基準電流Ｉｒｅｆは（３）式で表わされる。

Ｉｒｅｆ＝Ｖｒｅｆ／Ｒ１３ …（３）
従来の（１）式では、合成抵抗Ｒｇ１を変化させるために、トリミング抵抗Ｒｔ１，Ｒｔ２，Ｒｔ３，Ｒｔ４の段数を１０数段から数１０段と大きくしなければならなかったが、本発明の（２）式では合成抵抗Ｒｇ２と抵抗Ｒ２２の比を変化させているために、トリミング抵抗Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８の段数は数段であっても、基準電流Ｉｒｅｆのばらつきを１％以内にすることが可能となる。

なお、抵抗Ｒ２１が請求項記載の第１抵抗素子に相当し、抵抗Ｒ２２が第２抵抗素子に相当する。

本発明の発光ダイオード駆動回路を用いたＬＥＤアレイ装置の一実施形態のブロック構成図である。 本発明の発光ダイオード駆動回路の一実施形態の回路構成図である。 基準電圧源の一実施形態の回路構成図である。 従来の発光ダイオード駆動回路の一例の回路構成図である。

符号の説明

３０，５０ 演算増幅器
３１ 基準電圧源回路
３２ 基準電流部
４４ 電流出力部
４５ ＬＥＤ
５１ 基準電圧源
Ｍ１１〜Ｍ３１ ＭＯＳトランジスタ
Ｒ２１，Ｒ２２ 抵抗
Ｒｔ５，Ｒｔ６，Ｒｔ７，Ｒｔ８ トリミング抵抗

Claims (3)

1. 基準電流を生成する基準電流部と、カレントミラーを用いて前記基準電流に基づく駆動電流を生成して発光ダイオードに供給する電流出力部からなる発光ダイオード駆動回路であって、
   前記基準電流部は、前記基準電流を生成する基となる基準電圧を生成する基準電圧源回路を有し、
   前記基準電圧源回路は、前記基準電圧を分圧する第１抵抗素子及び第２抵抗素子と、
   前記第１抵抗素子または第２抵抗素子のいずれかの抵抗値を調整するトリミング抵抗を有することを特徴とする発光ダイオード駆動回路。
2. 請求項１記載の発光ダイオード駆動回路において、
   前記トリミング抵抗は、複数の抵抗素子を直列接続し、各抵抗素子の両端間をヒューズで接続されており、いずれかのヒューズを切断して抵抗値を調整することを特徴とする発光ダイオード駆動回路。
3. 請求項１または２記載の発光ダイオード駆動回路において、
   前記基準電圧源回路は、基準電源と前記第１抵抗素子及び第２抵抗素子で分圧された電圧を差動増幅する差動増幅器と、
   前記差動増幅器の出力をゲートに供給されて前記第１抵抗素子及び第２抵抗素子に電流を流すトランジスタを有することを特徴とする発光ダイオード駆動回路。

Images