CN103152907B - 高性能自适应开关led驱动器 - Google Patents

Abstract

本发明的各实施方式涉及高性能自适应开关LED驱动器，具体而言，一种LED驱动器控制流过LED串的电流。LED驱动器产生升压PWM信号以驱动LED电流路径中的PWM晶体管以使得PWM晶体管维持基本恒定的V_GS，因此最小化PWM晶体管的导通阻抗。当PWM晶体管导通时，电流镜电路控制峰值LED电流。修调电路包括一组可编程开关以将修调晶体管从LED电流路径耦合或者去耦，并且允许LED电流的精细校准。通过维持低电阻并且补偿LED电流路径中的电流失配，LED驱动器提供了高效的功率性能和鲁棒性，这在高电流应用中特别有利。

Description

高性能自适应开关LED驱动器

技术领域

本发明涉及一种LED(发光二极管)驱动器，并且更具体地涉及一种用于高电流模式应用的LED驱动器。

背景技术

LED正在各种各样的电子应用中被采用，这些应用是例如，建筑照明、汽车头灯和尾灯、用于包括个人计算机和高清电视在内的液晶显示器装置的背光、闪光灯等。与诸如白炽灯和荧光灯等常规光源相比，LED具有包括效率高、指向性好、色彩稳定、可靠性高、使用寿命长、尺寸小和环境安全在内的明显优势。

针对LED的一个常见应用在于背光照射液晶显示器(LCD)。在这些应用中，通常使用大量的LED串(例如，64个LED通道)，其中每个串由LED驱动器所驱动。在常规LED驱动器架构中，LED功率路径中的固定电阻器限制流过LED串的峰值电流。LED功率路径中的PWM控制的晶体管控制LED的导通和断开时间以实现所期望的亮度。

常规LED驱动器架构的问题在于整体功耗可能过高。通常，在LED串n中的功耗PWR_n由下式给出：

PWR_n＝VLED_n×ILED_n    (1)

其中，VLED_n是跨LED串n的电压并且ILED_n是流过LED串n的电流。具有N个LED通道的电路的总功耗PWR_total由下式给出：

${\mathrm{PWR}}_{\mathrm{total}}=\underset{n=1}{\overset{N}{\mathrm{\Σ}}}{\mathrm{PWR}}_n---\left(2\right)$

LED串中的LED电压VLED_n(并且因而功耗PWR_n)是LED功率路径中固定电阻器的电阻和PWM晶体管的导通阻抗的函数。因为PWM晶体管的导通阻抗随着LED电流的增加而增加，所以整体功耗在诸如用于LCD的3D模式或者扫描模式运作等高电流模式应用中变得特别高，其中，例如，LED电流ILED_n可以上升至高达450mA且具有20％的占空比。在常规LED驱动器架构中，由于高功耗的原因，以这些电流电平运作可能在LED驱动器芯片中产生温度问题。该问题可能会被与一些常规LED驱动器架构相关联的不良接地噪声抑制进一步恶化，由此限制了整体性能和鲁棒性。

发明内容

一个实施例包括一种LED驱动器，其将升压脉冲宽度调制(PWM)信号施加到控制流过LED串的电流的第一晶体管以便将第一晶体管的栅极-源极电压维持在基本恒定的值。在一个实施例中，LED驱动器驱动与第一晶体管串联耦合的LED串。LED控制器被配置为产生PWM信号。升压PWM发生器基于PWM信号产生升压PWM信号。升压PWM信号驱动第一晶体管以导通或者断开第一晶体管。升压PWM信号具有当第一晶体管被导通时随第一晶体管的源极电压升高和降低的幅度。PWM晶体管的栅极-源极电压因此被维持在基本恒定的电压。

在一个实施例中，电流镜电路接收由LED控制器所设定的种子电流并且控制当PWM晶体管被导通时流过第一晶体管和LED串的LED电流。LED电流随种子电流而变化。

在一个实施例中，可编程修调电路被耦合到电流镜电路。可编程修调电路被配置为产生与种子电流基本成正比的一部分LED电流。由可编程修调电路所产生的该一部分LED电流由一个或多个可编程修调比特控制。

有利地，LED驱动器提供具有与常规架构相比相对低的电阻的LED电流路径，因而提供良好的功率效率。而且，修调电路可以被编程以补偿晶体管之间的制造变化，因此与常规架构相比改善了接地噪声抑制并且减少了电流失配。

说明书中描述的特征和优点并非是囊括性的，特别是，考虑到附图、说明书和权利要求书，许多附加的特征和优点对于本领域普通技术人员而言是显而易见的。此外，应当注意，本说明书中所使用的用语主要是出于可读性和指导性的目的而被选择的，并且可能不是被选择以描述或限制创造性主题。

附图说明

通过结合附图考虑如下详细描述，本发明的实施例的教导可以很容易地被理解。

图1是图示了LED驱动器电路的实施例的电路图。

图2是图示了升压PWM电路的实施例的电路图。

图3是根据一个实施例的图示了升压PWM电路的运作的波形图。

具体实施方式

附图和下面的描述仅通过说明的方式涉及本发明的优选实施例。从下述讨论中应当注意到，此处公开的结构和方法的备选实施例将很容易被认为是可以在不脱离要求保护的本发明的原理的情况下而利用的可行的备选。

现在将详细参照本发明的若干实施例，在附图中图示了其示例。应当注意到，只要可行，在附图中可以使用相似或者相同的附图标记，并且该附图标记可以指示相似或者相同的功能。附图仅出于说明的目的描绘本发明的实施例。本领域技术人员将很容易从下面的描述中认识到此处示出的结构和方法的备选实施例可以在不脱离此处描述的本发明的原理的情况下而被利用。

一般地，LED驱动器控制流过LED串的LED电流。LED控制器提供电流控制信号，该电流控制信号设定流过LED电流路径的峰值电流。电流镜电路在不要求在LED电流路径中有任何固定检测电阻器的情况下控制电流。升压PWM发生器驱动PWM晶体管以控制LED串的亮度。升压PWM发生器通过PWM晶体管的源极电压V_S对PWM信号进行升压从而使得PWM晶体管以维持在近似于电源电压V_DD的基本恒定的栅极-源极电压V_GS运作。LED修调电路包括一个或多个可编程修调晶体管，该可编程修调晶体管精细地校准LED电流以负责于晶体管之间的制造变化。总的来说，与传统架构相比，所描述的LED驱动器提供了改进的功率效率和接地噪声抑制，其对于诸如3D模式和扫描模式LED背光应用等高电流应用特别有利。

LED驱动器架构

图1是驱动LED串112的LED驱动器100的第一实施例的电路图。LED驱动器100包括LED控制器102、由升压PWM发生器116驱动的PWM晶体管M1、修调电路114以及由第一电流路径104、第二电流路径108、LED电流路径110和放大器amp 1、amp2共同组成的电流镜电路122。备选实施例可以包括为了描述的清晰性而从图1中省略的附加组件。

LED控制器102输出数字控制信号PWM、CLK和ictrl。正如下面将要进一步详细描述的，PWM和CLK信号被输出到升压PWM发生器116并且用于控制LED串112的亮度。ictrl是电流控制信号，其经由电流镜电路122间接地控制流过LED串112的峰值电流。在一个实施例中，ictrl控制电流源106以设定流过第一电流路径104的种子电流Iseed。Iseed和电阻器Rp 1的值共同确定节点X处的电压。特别地，随着Iseed增大，跨电阻器Rp 1的电压降增大，并且节点X处的电压减小(反之亦然)。

在第二电流路径108中，电阻器Rp2、晶体管M4和晶体管M3串联耦合。放大器Amp2放大节点X和节点Y之间的电压的差值并且产生控制晶体管M3的栅极的基准电压Vr。在运作中，这一反馈回路起到感测电压X和按比例调节电压Y的作用。例如，随着电压X相对于电压Y增大，Vr减小。这减少了流过第二电流路径108的电流I₂，从而降低了跨电阻器Rp2的电压降并且增大了节点Y处的电压。如果Rp 1和Rp2具有相等的电阻，则反馈回路将把电压Y维持在与电压X相同的电平。因此，Iseed将被复制到第二电流路径108，从而使得I₂＝Iseed。在备选实施例中，Rp1和Rp2可以具有不同的电阻值。在这些实施例中，电压Y将与电压X成比例地移动并且电流I₂将与Iseed成比例地移动，其中增益取决于Rp1和Rp2之间的比率。

在LED电流路径110中，高压晶体管M1和晶体管M2与LED串112串联耦合。运算放大器amp 1放大晶体管M3和M2的漏极电压(分别在节点A和B处的电压)的差值，而且被放大的输出驱动第二电流路径108中的晶体管M4的栅极。当PWM关闭(即V_G为低)时，晶体管M1断开并且停止LED电流I_LED的流动，其转而致使晶体管M4断开并且关闭反馈回路。当PWM开通(即V_G为高)时，LED电流I_LED流过晶体管M1和M2。放大器amp1感测节点B处的电压并且控制晶体管M4从而使得节点A处的电压与节点B处的电压相匹配。晶体管M2与晶体管M3共享栅极电压Vr。因此，因为晶体管M2具有与晶体管M3相同的漏极、源极和栅极电压，所以当PWM开通时流过晶体管M2的电流I_M2将与流过M3的电流I₂成比例地移动。电流镜的电流增益取决于M2和M3之间的制造变化。例如，通过改变晶体管的宽度和/或长度，可以实现不同的增益因子m。因此，例如，如果晶体管M3具有增益因子m＝1并且晶体管M2具有增益因子m＝N，则流过晶体管M2的电流I_M2由I_M2＝N*I₂给出。在一个实施例中，例如，N≈1000允许LED驱动器100仅使用流过电流路径104和108的非常低的电流(和非常低的功率)来控制I_LED。

修调电路

修调电路114允许对I_LED进行精细校准以负责于接地噪声和晶体管之间的制造变化。在一个实施例中，修调电路114包括每个都由校准比特独立地导通或断开的一个或多个修调晶体管。在一个实施例中，校准比特可以在紧随LED驱动器100的制造之后的测试阶段期间被永久性地编程。

在所示出的实施例中，使用了包括三个修调晶体管M_t0、M_t1和M_t2的3比特修调电路114。每个修调晶体管的源极和漏极被分别耦合到晶体管M2的源极和漏极。每个修调晶体管由一对开关控制，该对开关取决于对应的校准比特来将修调晶体管从LED电流路径110进行耦合或者去耦。例如，当校准比特0被确立时，开关t<0>闭合并且开关tb<0>打开，从而将修调晶体管M_t0的栅极耦合到基准电压Vr。结果，电流I_t0流过修调晶体管M_t0。反之，当校准比特0被去确立时，开关t<0>打开并且开关tb<0>闭合，从而将修调晶体管M_t0的栅极耦合到地，从而有效地将电流I_t0减少到零。开关t<1>和tb<1>基于校准比特1类似地运作以控制晶体管M_t1，并且开关t<2>和tb<2>基于校准比特2类似地运作以控制晶体管M_t2。

因此，当校准比特被设定时，对应的修调晶体管变成与晶体管M2并联耦合，从而具有相同的漏极、源极和栅极电压。因此，I_LED可以通过设定各种校准比特而被增大。整体LED电流由I_LED＝I_m2+I_t0+I_t1+I_t2给出。流过每个被导通的修调晶体管的电流量将与流过M2的电流成比例并且取决于修调晶体管的增益因子。

在所示出的实施例中，第一修调晶体管M_t0具有增益因子m＝N/100，因此当被开启时使I_LED增大1％。第二修调晶体管M_t1具有增益因子m＝2N/100，因此当被开启时使I_LED增大2％。第三修调晶体管M_t2具有增益因子m＝3N/100，因此当被开启时使I_LED增大3％。通过开启或者关闭修调比特的不同组合，I_LED可以在0-6％的任何位置以1％的增量被增大。在备选实施例中，不同的校准范围或精度水平可以通过改变所使用的校准比特的数量和/或通过改变修调晶体管的增益因子m来实现。

在一个实施例中，修调开关t<0>、tb<0>、t<1>、tb<1>、t<2>、tb<2>可以使用诸如多晶硅熔丝等一次可编程存储器组件来实现。这些开关可以基于在LED驱动器100的测试阶段期间所观测到的校准结果而被编程。

升压PWM控制器

升压PWM控制器116接收来自LED控制器102的脉冲宽度调制信号PWM和时钟信号CLK并且感测PWM晶体管M1的源极电压V_S。LED控制器102改变PWM的占空比以实现LED串112的所期望的亮度。升压PWM控制器116产生升压PWM信号作为栅极电压V_G以驱动PWM晶体管M1。V_G具有与PWM相同或基本相似的占空比，但是当PWM被确立时V_G通过V_S在幅度方面进行升压并且随V_S连续变化。通过随V_S改变V_G，可以确保晶体管M1的V_GS被维持在基本恒定的电压V_dd。

晶体管M1的导通阻抗由下式给出：

$\mathrm{RH}=\frac{1}{{\mathrm{\&eta;}}_n{C}_{\mathrm{ox}}\left(\frac{W}{L}\right)(\mathrm{Vg}-\mathrm{Vs}-V_{\mathrm{th}})}---\left(3\right)$

其中，μ_n是电子迁移率，C_ox是氧化电容，V_th是导通阈值电压，W是栅极宽度，以及L是栅极长度。μ_n、C_ox、V_th、W和L都是通过制造或设计过程所定义的常数。因而，导通阻抗与V_GS＝V_G-V_S成反比。因此，通过使用升压PWM控制器116来维持V_GS＝Vdd，晶体管M1的导通阻抗被最小化，从而在不具有升压PWM的传统LED驱动器架构上提供了改善的功率效率。

图2图示了升压PWM控制器116的示例实施例。在一个实施例中，升压PWM控制器116包括时钟发生器电路202和升压电路204。此外，反相器225从PWM产生反相的PWM信号PWM_b。

时钟发生器电路202接收输入时钟CLK并且产生当PWM被确立时不重叠(即当第一输出时钟信号Φ1被确立时第二输出时钟Φ2决不会被确立，反之亦然)且当PWM为低时为低的第一输出时钟信号Φ1和第二输出时钟Φ2。时钟发生器电路202的实施例可以使用标准逻辑门来实现。例如，在一个实施例中，CLK与反相器216的输出被耦合到与非门(NAND门)204的输入。与非门204的输出被耦合到串联布置的反相器206、208。反相器208的输出被与门(AND门)218利用PWM所掩盖，从而使得输出Φ1当PWM为低时为低并且当PWM被确立时跟随反相器208的输出。CLK也被非门(NOT门)210所反相。反相的CLK信号和反相器208的输出被耦合到与非门212的输入。与非门212的输出被耦合到串联布置的反相器214、216。反相器216的输出被与门220所掩盖，从而使得输出Φ2当PWM为低时为低并且当PWM被确立时跟随反相器216的输出。

当CLK为低时，与非门204的输出和反相器208的输出一定为高，因此致使Φ2变为低(如果PWM被确立)。反之，当CLK为高时，与非门212的输出和反相器216的输出一定为高，因此致使Φ1变为低(如果PWM被确立)。结果，当PWM被确立时，Φ1跟随CLK并且Φ2跟随反相的CLK，其中基于逻辑延迟而从CLK转变信号相位。因此，当PWM被确立时Φ1和Φ2具有相同的频率，并且Φ2的导通时间与Φ1的导通时间不重叠。在备选实施例中，可以使用时钟发生器202的不同的实现方式。

升压电路204利用Φ1和Φ2以基于PWM_b和V_S产生升压PWM输出信号V_G。升压电路204包括一组开关s1、s2、s3、s4、s5，电容器C 1和运算放大器222。当Φ1被确立(并且Φ2因此为低)时，开关s 1和s2闭合并且开关s3和s4打开。这将电容器C1耦合在Vdd和地之间，因而对C1充电并且产生跨C1的电压Vdd。当Φ1变为低(并且Φ2因此被确立)时，开关s1和s2打开并且开关s3和s4闭合。运算放大器222被配置成电压跟随器(即缓冲器)以缓冲V_S并且输出跟随V_S的缓冲电压vs_buf。电容器C 1因此变成耦合在vs_buf和输出电压V_G之间。假设开关s5打开(即当PWM为高时)，缓冲电压Vs_buf被加到跨电容器C1的电压Vdd，从而得出升压输出V_G＝Vdd+V_S。当PWM_b被确立(PWM为低)时，开关s5闭合并且V_G下降到零。因此，V_G跟随与PWM相同的占空比，但是当PWM被确立时，幅度被升压到V_G+V_S。

图3图示了示出升压PWM发生器116的运作的波形图。图示了信号PWM、PWM_b、CLK、Φ1、Φ2和V_G。如可见，Φ1和Φ2是从CLK产生的不重叠的时钟信号。晶体管M1的栅极处的升压PWM信号V_G具有近似跟随PWM的占空比，但是幅度被升压了ΔV＝V_S。V_G的上升时间t_r和下降时间t_f通常随着CLK的频率相对于PWM的频率的增加而减少。这些参数可以取决于所期望的LED驱动器100的性能特性而被调整。

上述LED驱动器提供了优于常规架构的若干优势。第一，通过利用电流镜配置来控制LED电流，LED驱动器可以在LED电流路径中没有的任何固定电阻器的情况下而运作。这减少了通过LED电流路径的电阻并且提高了整体功率效率。第二，通过应用升压PWM发生器来驱动PWM晶体管，该PWM晶体管以维持在近似V_DD处的基本恒定的V_GS运作。这提高了PWM晶体管的导通阻抗，进一步减少了整体功耗。第三，LED驱动器包括LED修调电路，其允许LED电流的精细校准。修调电路可以在校准阶段期间被编程以负责于晶体管之间的制造变化。这减少了电流失配并且改善了LED驱动器的接地噪声抑制。所描述的LED驱动器架构在高电流应用中特别有用，因为LED驱动器可以基于其改进的功率效率来避免与常规架构相关联的温度问题。

在阅读了本公开内容之后，本领域技术人员将认识到还有用于LED驱动器的附加备选设计。因此，虽然已经说明和描述了本发明的特定实施例和应用，但是应当理解，本发明并不限于本文公开的精确结构和组件，而且对于本领域技术人员而言将是显而易见的各种修改、改变和变化可以在本文公开的本发明的方法和装置的布置、操作和细节方面做出，而不会背离所附权利要求中所限定的本发明的精神和范围。

Claims (19)

1.一种用于驱动与第一晶体管串联耦合的发光二极管串的发光二极管驱动器，所述发光二极管驱动器包括：

发光二极管控制器，被配置为产生PWM信号；以及

升压PWM发生器，被配置为基于所述PWM信号产生升压PWM信号，所述升压PWM信号驱动所述第一晶体管以导通或者断开所述第一晶体管，所述升压PWM信号具有当所述第一晶体管被导通时随所述第一晶体管的源极电压上升和下降的幅度以使得所述第一晶体管的栅极-源极电压被维持在恒定的电压，所述第一晶体管的所述源极电压关于接地而上升和下降。

2.根据权利要求1所述的发光二极管驱动器，进一步包括：

电流镜电路，接收由所述发光二极管控制器设定的种子电流并且控制当所述PWM晶体管被导通时流过所述第一晶体管和所述发光二极管串的发光二极管电流，所述发光二极管电流随所述种子电流而变化。

3.根据权利要求2所述的发光二极管驱动器，进一步包括：

第二晶体管，与所述第一晶体管和所述发光二极管串串联耦合，其中所述第二晶体管被配置为控制当所述第一晶体管被导通时流过所述发光二极管串的所述发光二极管电流的至少第一部分，所述发光二极管电流的所述第一部分与所述种子电流成比例。

4.根据权利要求3所述的发光二极管驱动器，进一步包括：

可编程修调电路，被耦合到所述电流镜电路，所述可编程修调电路被配置为产生与所述种子电流成比例的所述发光二极管电流的第二部分，所述发光二极管电流的所述第二部分由一个或多个可编程修调比特控制。

5.根据权利要求4所述的发光二极管驱动器，其中所述可编程修调电路包括：

第一开关，由第一修调比特可控；以及

第一修调晶体管，被配置为当所述第一开关闭合时传导所述发光二极管电流的所述第二部分的至少一部分，并且被配置为当所述第一开关打开时断开。

6.根据权利要求2所述的发光二极管驱动器，其中所述电流镜电路包括：

第一电流路径，被配置为根据来自所述发光二极管控制器的电流控制信号引出所述种子电流；

第二电流路径，被配置为引出与所述种子电流成比例的第二电流；以及

发光二极管电流路径，被配置为引出与所述第二电流成比例的所述发光二极管电流。

7.根据权利要求1所述的发光二极管驱动器，其中所述升压PWM发生器包括：

时钟发生器电路，被配置为产生具有相同频率的第一时钟信号和第二时钟信号，其中，当所述PWM信号被确立时，所述第二时钟信号的导通时间与所述第一时钟信号的导通时间不重叠；以及

升压电路，被配置为当所述第一时钟信号被确立时对电容器充电，并且当所述第二时钟信号被确立时对跨所述电容器的电压进行升压以产生所述升压PWM信号。

8.根据权利要求7所述的发光二极管驱动器，其中所述升压电路包括对所述第一晶体管的所述源极电压进行缓冲的缓冲器。

9.根据权利要求7所述的发光二极管驱动器，其中所述升压电路包括：

所述电容器；

放大器，被配置为对所述PWM晶体管的源极电压进行缓冲以产生缓冲源极电压；

第一组开关，当所述第一时钟信号被确立时闭合并且当所述第二时钟信号被确立时打开，所述第一组开关当所述第一组开关闭合时将所述电容器耦合在电源和地之间，并且当所述第一组开关打开时将所述电容器从所述电源和地去耦；

第二组开关，当所述第一时钟信号被确立时打开并且当所述第二时钟信号被确立时闭合，所述第二组开关当所述第二组开关闭合时将所述电容器耦合在所述缓冲源极电压和输出电压之间；以及

PWM开关，当反相的PWM信号被确立时闭合，所述PWM开关当闭合时将所述升压PWM信号耦合到地。

10.根据权利要求1所述的发光二极管驱动器，其中所述发光二极管控制器产生具有根据所期望的亮度所设定的占空比的所述PWM信号以及指定流过所述发光二极管串的所期望的峰值电流的电流控制信号，并且其中所述升压PWM信号具有与所述PWM信号相同的占空比。

11.一种用于驱动与发光二极管串串联耦合的第一晶体管的方法，所述方法包括：

接收来自发光二极管控制器的PWM信号；

基于所述PWM信号产生升压PWM信号，所述升压PWM信号用于驱动所述第一晶体管，所述升压PWM信号具有当所述第一晶体管被导通时随所述第一晶体管的源极电压上升和下降的幅度以使得所述第一晶体管的栅极-源极电压被维持在恒定的电压，所述第一晶体管的所述源极电压关于接地而上升和下降；以及

将所述升压PWM信号输出到所述第一晶体管的栅极以控制流过所述发光二极管串的电流。

12.根据权利要求11所述的方法，进一步包括：

接收来自所述发光二极管控制器的电流控制信号，所述电流控制信号指定当所述第一晶体管被导通时流过所述发光二极管串的峰值电流；

产生根据所述电流控制信号设定的种子电流；以及

控制与所述第一晶体管串联耦合的第二晶体管以当所述第一晶体管被导通时传导流过所述发光二极管串的发光二极管电流的至少一部分，其中所述发光二极管电流随所述种子电流而变化。

13.根据权利要求12所述的方法，进一步包括：

在校准阶段期间对一组开关编程，其中所述开关取决于一组修调比特来将修调晶体管从所述发光二极管电流耦合或者去耦，其中所述发光二极管电流针对每个所设定的修调比特而增大。

14.根据权利要求13所述的方法，其中所述对所述一组开关编程包括：

当设定第一修调比特时使所述发光二极管电流增加第一固定百分比；以及

当设定第二修调比特时使所述发光二极管电流增加第二固定百分比。

15.根据权利要求12所述的方法，其中控制所述第二晶体管包括：

根据来自所述发光二极管控制器的所述电流控制信号控制第一电流路径中的所述种子电流；

控制第二电流路径中的第二电流以与所述种子电流成比例地变化；以及

控制发光二极管电流路径中的所述发光二极管电流以与所述第二电流成比例地变化。

16.根据权利要求15所述的方法，其中控制所述第二电流包括：

放大与所述种子电流成比例的第一电压和与所述第二电流成比例的第二电压之间的差值以产生放大的基准电压；以及

输出反馈回路中的所述放大的基准电压以控制所述第二电流路径中的第三晶体管的栅极。

17.根据权利要求16所述的方法，进一步包括：

放大所述第二晶体管的漏极电压与所述第三晶体管的漏极电压之间的差值以产生放大的反馈电压；以及

输出所述放大的反馈电压以控制所述第二电流路径中的第四晶体管的栅极。

18.根据权利要求11所述的方法，其中产生所述升压PWM信号包括：

产生具有相同频率的第一时钟信号和第二时钟信号，其中所述第二时钟信号的导通时间与所述第一时钟信号的导通时间不重叠；

当所述第一时钟信号被确立时对电容器充电；以及

当所述第二时钟信号被确立时对跨所述电容器存储的电压进行升压以产生所述升压PWM信号。

19.根据权利要求18所述的方法，进一步包括：

对所述第一晶体管的所述源极电压进行缓冲以产生缓冲源极电压；

当所述第一时钟信号被确立时将所述电容器耦合在电源和地之间；

当所述第二时钟信号被确立时将所述电容器耦合在所述缓冲源极电压和输出电压之间；以及

当反相的PWM信号被确立时将所述升压PWM信号耦合到地。