JP4792933B2 - 電流制御回路およびled駆動用半導体集積回路 - Google Patents
電流制御回路およびled駆動用半導体集積回路 Download PDFInfo
- Publication number
- JP4792933B2 JP4792933B2 JP2005332566A JP2005332566A JP4792933B2 JP 4792933 B2 JP4792933 B2 JP 4792933B2 JP 2005332566 A JP2005332566 A JP 2005332566A JP 2005332566 A JP2005332566 A JP 2005332566A JP 4792933 B2 JP4792933 B2 JP 4792933B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- switch
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
なお、ここで電源ライン側とは、Pチャネル形MOSトランジスタであれば電源電圧側、Nチャネル形MOSトランジスタであればグランド側を意味する。
ここで、スイッチの切換信号を生成する発振回路は、駆動電圧生成回路(12)の動作クロック信号の生成を兼ねたものとしても良い。
なお、この項目の説明において、実施形態との対応関係を示す符号を括弧書きで記したが、本発明はこれに限定されるものではない。
また、カスコード型のカレントミラー回路により、第1電流回路と第2電流回路に印加される外部電圧の差異に起因するMOSFETのチャネル長変調効果等による誤差も除去した上で、上記のスイッチングによる素子バラツキの影響を低減することが出来る。
また、電流制御回路およびLED駆動用半導体集積回路において、出力電流の精度を非常に高くすることができ、さらに、複数の電流制御回路におけるグランド線の配線抵抗の差が複数の出力電流に影響を及ぼさないようにできるという効果がある。
図1は、本発明の実施の形態のLEDドライバIC10の全体構成を示すブロック図である。
この実施の形態のLEDドライバIC10は、特に制限されるものではないが、携帯電話、デジタルカメラ等の液晶表示装置のバックライトとなる複数(例えば4個)の白色LEDを駆動するものである。このLEDドライバIC10は、1個の半導体チップ上に、リチウムイオン電池等から供給される電源電圧VINを昇圧してLEDの駆動電圧Voutを生成するチャージポンプ回路12と、チャージポンプ回路12等に例えば1MHzの動作クロックCL1を供給する発振回路13と、基準電圧を生成する基準電圧発生器15と、LEDのカソードがそれぞれ接続される複数の接続端子LED1〜LED4と、接続端子LED1〜LED4の電圧の中から最低の電圧を選択する最低LED電圧セレクタ16と、このセレクタ16により選択された最低電圧に基づきチャージポンプ回路12の倍率を切り換える信号を生成する比較器21,22と、LEDに流れる駆動電流を一定になるように制御する電流制御回路11と、外部からの制御信号CNT1〜CNT3により電流制御回路11の動作制御を行うLEDイネーブルロジック部17等を形成してなる。
定電流制御部31は、LEDの接続端子LEDとグランド端子との間に接続されLEDの駆動電流ILEDを流すNチャネル形の出力MOSトランジスタQ1と、駆動電流ILEDを電圧変換する検出抵抗R2と、この検出抵抗R2の両端N10,N11の電位差に比例した電圧を出力する減算回路41と、出力MOSトランジスタQ1のゲート端子に制御電圧を印加する差動アンプD1等から構成される。
半導体チップ10A上において、上述の抵抗R1や抵抗R2は、各定電流制御部のブロック31A〜34Aの中にそれぞれ形成されるとともに、グランドパッドPGNDからチップの辺に沿って配置されたグランド線LGNDに各ブロック31A〜34Aの近傍において接続されている。半導体チップ10A上に形成されるグランド線LGNDには小さな配線抵抗が生じるが、この抵抗値は転写電流Ibを流す抵抗R1のように抵抗値が大きなものにとっては無視できるレベルである一方、駆動電流ILEDを流す抵抗値の小さな抵抗R2にとっては無視できない大きさとなる。従って、抵抗R2の一端N10の電位はグランド電位から抵抗R2の電圧降下分だけ上昇した電位にならず、配線抵抗による電圧降下をも含んだ値となってしまう。
上記の差動アンプD1,D2は、特に限定されるものではないが、定電流源51、この定電流源51にソース端子が共通に接続された2個の入力MOSトランジスタM11,M12、当該MOSトランジスタM11,M12の各ドレイン端子と第2電源端子(グランド端子)との間に接続された2個の負荷バイポーラトランジスタB11,B12からなる差動入力段と、この差動入力段の出力を受けて出力電圧OUTを生成する出力段とを備えている。さらに、この実施の形態の差動アンプD1,D2には、差動入力段にて二入力の一方側と他方側とで対称的に設けられている回路素子を互いに入れ替えるように配線接続を切り換えるスイッチSW11〜SW14が設けられている。
すなわち、この差動アンプD1,D2においては、二入力の一方側と他方側とで対称的に設けられた回路素子として、2個の入力MOSトランジスタM11,M12と、2個のバイポーラトランジスタB11,B12とを有している。
これらのスイッチSW11〜SW14には、発振回路13から供給される動作クロックCL1が入力され、この動作クロックCL1により各スイッチSW11〜SW14が同期して切り換えられるようになっている。
11 電流制御回路
18 カレントミラー回路
31〜34 定電流制御部
41 減算回路
L0 第1電流経路
L1 第2電流経路
M1〜M4 MOSトランジスタ
SW1〜SW4 スイッチ
R1,R2 検出抵抗
Q1 出力MOSトランジスタ
D1,D2 差動アンプ
51,52 定電流源
M11,M12 MOSトランジスタ
B11,B12 バイポーラトランジスタ
SW11〜SW14 スイッチ
LED1〜LED4 LEDの接続端子
SET 電流設定端子
Iset 基準電流
Ib 転写電流
ILED 駆動電流
Rset 外付け抵抗
Claims (8)
- 出力電流を流す出力トランジスタと、
前記出力電流を電圧に変換する電流検出手段と、
基準電流を転写するカレントミラー回路と、
前記カレントミラー回路の転写先の電流を電圧に変換する第1抵抗と、
前記第1抵抗により変換された電圧と前記電流検出手段により変換された電圧とを比較してこれらの電圧が等しくなるように前記出力トランジスタの制御端子に制御電圧を供給する第1差動アンプと、
を備え、
前記カレントミラー回路は、
転写元の電流を流す第1電流経路と、
転写先の電流を流す第2電流経路と、
2個のMOSFETが直列に接続されてなるカスコード構成の第1電流回路と、
2個のMOSFETが直列に接続されてなるとともにこれら2個のMOSFETのゲート端子と前記第1電流回路の前記2個のMOSFETのゲート端子とがそれぞれ結合されたカスコード構成の第2電流回路と、
前記第1電流経路の接続を前記第1電流回路または前記第2電流回路に切り換える第1スイッチ回路と、
前記第2電流経路の接続を前記第2電流回路または前記第1電流回路に切り換える第2スイッチ回路と、
前記第1電流回路の各MOSFETのゲート端子および前記第2電流回路の各MOSFETのゲート端子の接続を切り換える第3スイッチ回路と、
を備え、
前記第3スイッチ回路は、
前記第1電流回路および前記第2電流回路の電源ライン側にそれぞれ接続された2個のMOSFETのゲート端子の結合点を、これら2個のMOSFETのうち前記第1電流回路側のMOSFETのドレイン端子又は前記第2電流回路側のMOSFETのドレイン端子に切り換えるスイッチと、
前記第1電流回路および前記第2電流回路の前記第1または第2電流経路との接続側にそれぞれ接続された2個のMOSFETのゲート端子の結合点を、これら2個のMOSFETのうち前記第1電流回路側のMOSFETのドレイン端子又は前記第2電流回路側のMOSFETのドレイン端子に切り換えるスイッチと、
から構成され、
前記第1スイッチ回路、前記第2スイッチ回路および前記第3スイッチ回路が同期して切り換えられて、前記第1電流回路と前記第2電流回路のうち一方が前記第1電流経路に接続され、他方が前記第2電流経路に接続されるように構成され、
前記電流検出手段は、
一端が前記出力トランジスタに他端がグランドに接続されて前記出力電流を流す第2抵抗と、
グランド線を介さずに前記第2抵抗の両端の電位を入力してこの電位差に比例した電圧を出力する減算回路と、
から構成されていることを特徴とする電流制御回路。 - 前記第1差動アンプ、および、前記減算回路に含まれる第2差動アンプの少なくとも一方は、
一方の入力端子側と他方の入力端子側とで対称的に形成された複数の回路素子を有するとともに、
これら対称的に形成された複数の回路素子の接続を、一方の入力端子が非反転入力、他方の入力端子が反転入力となって差動増幅信号を出力する接続形態、または、一方の入力端子が反転入力、他方の入力端子が非反転入力となって差動増幅信号を出力する接続形態の何れかに切り換える複数のスイッチと、
2つの入力端子に接続される2つの配線とこれら2つの入力端子との接続を交互に切り換える2つのスイッチと、を備え、
前記複数のスイッチおよび2つのスイッチが同期して切換動作するように構成されていることを特徴とする請求項1記載の電流制御回路。 - 前記第1差動アンプ、および、前記減算回路に含まれる第2差動アンプの少なくとも一方は、
第1の入力端子を一対の差動入力トランジスタの一方のトランジスタの制御端子または他方のトランジスタの制御端子の何れかに接続を切り換えるスイッチと、
第2の入力端子を前記一対の差動入力トランジスタの他方のトランジスタの制御端子または一方のトランジスタの制御端子の何れかに接続を切り換えるスイッチと、
前記一対の差動入力トランジスタが接続された一対の出力点の何れかに出力段を接続させるスイッチと、を備え
前記の各スイッチが互いに同期して切換動作するように構成されていることを特徴とする請求項1又は2に記載の電流制御回路。 - 基準電圧を生成する基準電圧生成部と、
前記基準電圧に基づき基準電流を生成するとともに、この基準電流の電流値を設定するための外付け素子が接続される外部端子を有した基準電流生成部とを備え、
この基準電流生成部で生成された基準電流が前記カレントミラー回路の転写元の電流とされることを特徴とする請求項1〜3の何れかに記載の電流制御回路。 - 複数のLEDをそれぞれ外付け可能な複数の接続端子と、
電源電圧からLEDの駆動電圧を生成する駆動電圧生成回路と、
前記複数の接続端子に流される各LEDの駆動電流をそれぞれ制御する請求項1〜4の何れかに記載の電流制御回路と、
この電流制御回路に含まれる前記カレントミラー回路の各スイッチ回路を所定周期で切り換える信号を生成する発振回路と、
を備えたことを特徴とするLED駆動用半導体集積回路。 - 電源電圧からLEDの駆動電圧を生成する駆動電圧生成回路と、
複数のLEDをそれぞれ外付け可能な複数の接続端子と、
前記複数の接続端子に流される各LEDの駆動電流をそれぞれ制御する請求項2又は3に記載の電流制御回路と、
この電流制御回路に含まれる前記カレントミラー回路、前記第1差動アンプ、ならびに前記第2差動アンプの各スイッチ回路および各スイッチを所定周期で切り換える信号を生成する発振回路と、
を備えたことを特徴とするLED駆動用半導体集積回路。 - 前記発振回路は、前記駆動電圧生成回路の動作クロック信号の生成を兼ねたものであることを特徴とする請求項5又は6に記載のLED駆動用半導体集積回路。
- グランドパッドと、
前記グランドパッドから伸びる前記グランド線とを備え、
複数の前記電流制御回路は、
前記グランド線に沿って前記グランドパットに近い方から遠い方へとそれぞれ配置され、且つ、各々の前記第2抵抗の一端が前記グランド線に接続され、
前記各電流制御回路の前記第2抵抗の両端の電位が前記減算回路に入力されてこの減算回路の出力が前記第1差動アンプで比較されることで、前記複数の電流制御回路における前記グランド線の配線抵抗の差が、当該複数の電流制御回路により制御される複数の出力電流に影響を及ぼさないように構成されていることを特徴とする請求項5〜7の何れかに記載のLED駆動用半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332566A JP4792933B2 (ja) | 2005-11-17 | 2005-11-17 | 電流制御回路およびled駆動用半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332566A JP4792933B2 (ja) | 2005-11-17 | 2005-11-17 | 電流制御回路およびled駆動用半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142711A JP2007142711A (ja) | 2007-06-07 |
JP4792933B2 true JP4792933B2 (ja) | 2011-10-12 |
Family
ID=38205059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005332566A Active JP4792933B2 (ja) | 2005-11-17 | 2005-11-17 | 電流制御回路およびled駆動用半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4792933B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10938303B2 (en) | 2007-08-10 | 2021-03-02 | Rohm Co., Ltd. | Driving device |
JP2009044081A (ja) | 2007-08-10 | 2009-02-26 | Rohm Co Ltd | 駆動装置 |
JP5205974B2 (ja) * | 2008-01-08 | 2013-06-05 | ミツミ電機株式会社 | 直流電源装置、led駆動用電源装置および電源制御用半導体集積回路 |
JP5481281B2 (ja) * | 2010-01-18 | 2014-04-23 | ローム株式会社 | 電流駆動回路およびそれを用いた発光装置 |
KR101138467B1 (ko) * | 2010-06-24 | 2012-04-25 | 삼성전기주식회사 | 전류 구동 회로 및 이를 포함한 광 스토리지 시스템 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5329014B2 (ja) * | 1973-02-27 | 1978-08-18 | ||
JPS59125116U (ja) * | 1983-02-08 | 1984-08-23 | ヤマハ株式会社 | カレントミラ−回路 |
JPS6047505A (ja) * | 1983-08-26 | 1985-03-14 | Fuji Electric Corp Res & Dev Ltd | 定電流回路 |
US5444363A (en) * | 1993-12-16 | 1995-08-22 | Advanced Micro Devices Inc. | Low noise apparatus for receiving an input current and producing an output current which mirrors the input current |
JPH11177357A (ja) * | 1997-12-10 | 1999-07-02 | Fujitsu Ltd | 利得可変増幅回路 |
JPH11305735A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
JP3526432B2 (ja) * | 1999-09-14 | 2004-05-17 | 東芝マイクロエレクトロニクス株式会社 | 定電流回路 |
JP2001326703A (ja) * | 2000-05-17 | 2001-11-22 | Kyocera Corp | 携帯用端末におけるバックライト用発光ダイオードの駆動回路 |
EP1428200A2 (en) * | 2001-09-20 | 2004-06-16 | Pioneer Corporation | Drive circuit for light emitting elements |
JP2003177830A (ja) * | 2001-12-07 | 2003-06-27 | Mitsubishi Electric Corp | 電流源回路 |
JP4606190B2 (ja) * | 2004-03-30 | 2011-01-05 | ローム株式会社 | 電圧制御装置および電圧制御方法、ならびにそれを利用した電子機器 |
-
2005
- 2005-11-17 JP JP2005332566A patent/JP4792933B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007142711A (ja) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7449873B2 (en) | Voltage controlled current source device | |
US8653754B2 (en) | Current driving circuit | |
JPWO2017164197A1 (ja) | レギュレータ回路 | |
JP4792933B2 (ja) | 電流制御回路およびled駆動用半導体集積回路 | |
TWI434602B (zh) | 電流鏡電路 | |
JP5132791B2 (ja) | 電流源、電流源回路、およびこの電流源回路の使用 | |
JP5309027B2 (ja) | 積層バッファ | |
JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
JP2011166724A (ja) | 電流駆動回路およびそれを用いた発光装置 | |
JP5576250B2 (ja) | 電圧測定装置 | |
TWI402649B (zh) | 驅動裝置、其中之電流調整電路及電流調整方法 | |
JP4837395B2 (ja) | オペアンプ装置 | |
CN108427472B (zh) | 一种基准电压输出电路 | |
WO2007148581A1 (ja) | 発光ダイオード駆動回路 | |
JP2007534244A (ja) | 出力段システム | |
JP2007535744A (ja) | カレントミラー回路 | |
JP5666694B2 (ja) | 負荷電流検出回路 | |
JP2010074379A (ja) | ドライバ回路、及び電子回路装置 | |
JP2007219901A (ja) | 基準電流源回路 | |
CN101473458B (zh) | 发光二极管驱动电路 | |
JP2018031705A (ja) | 半導体装置 | |
CN101611542A (zh) | 混频器电路 | |
JPH0470204A (ja) | バイアス電圧発生回路及び演算増幅器 | |
JP5068419B2 (ja) | 有機el駆動回路およびこれを用いる有機el表示装置 | |
WO2007148582A1 (ja) | 発光ダイオード駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4792933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |