JP2007142711A - カレントミラー回路、電流制御回路、および、ｌｅｄ駆動用半導体集積回路 - Google Patents

Abstract

【課題】 非常に高い精度のミラー比を実現できるカレントミラー回路を提供する。また、駆動電流を非常に高い精度で制御することのできるＬＥＤ駆動用半導体集積回路を提供する。
【解決手段】 カレントミラー回路において、転写元の電流を流す第１電流経路（Ｌ０）と、転写先の電流を流す第２電流経路（Ｌ１）と、制御端子への入力により電流量を変化させるとともに互いの制御端子が結合された第１電流回路（Ｍ１，Ｍ２）および第２電流回路（Ｍ３，Ｍ４）と、第１電流経路（Ｌ０）と第２電流経路（Ｌ１）の接続を前記第１電流回路と前記第２電流回路とで互い違いに切り換えるスイッチ回路（ＳＷ１，ＳＷ２）と、第１および第２電流回路の制御端子の接続を切り換えるスイッチ回路（ＳＷ３，ＳＷ４）とを備え、これらスイッチ回路を所定周期で切り換えるように構成した。また、ＬＥＤ駆動用半導体集積回路において駆動電流を生成するために、上記のカレントミラー回路を基準電流を転写する回路として用いた。
【選択図】 図２

Description

この発明は、カレントミラー回路やそれを用いた電流制御回路の精度を向上させる技術に関し、ＬＥＤ駆動用半導体集積回路に利用して有用な技術に関する。

以前より、チャージポンプ式の昇圧回路によりＬＥＤの駆動電圧を生成し、この駆動電圧により複数のＬＥＤ（発光ダイオード）に駆動電流を流すようにしたＬＥＤドライバＩＣ（半導体集積回路）が製品化されている。このようなＬＥＤドライバＩＣの中には、各ＬＥＤの駆動電流を一定の電流に制御する複数の電流制御回路を搭載し、例えば外付け抵抗により設定された基準電流に応じてその所定倍（例えば１６００倍）の電流がＬＥＤに流れるようにされたものがある。

上記の電流制御回路としては、例えば図８に示すように、駆動電流Ｉ_ＬＥＤを流す出力トランジスタＱ１、駆動電流Ｉ_ＬＥＤの大きさを検出する抵抗値の小さな抵抗Ｒ２、外付け抵抗Ｒｓｅｔにより設定された基準電流Ｉｓｅｔを転写するカレントミラー回路５８、カレントミラー回路５８により転写された電流Ｉｂの検出電圧Ｖｂと駆動電流Ｉ_ＬＥＤの検出電圧Ｖ_Ｌとを比較して出力トランジスタＱ１を制御する差動アンプ（定電流制御アンプ）Ｄ１等から構成することが出来る。このような構成によれば、例えば、カレントミラー回路５８のミラー比を１：４とし、電流検出用の抵抗Ｒ１，Ｒ２の抵抗値の比を２００：１とし、抵抗Ｒ３１，Ｒ３２により駆動電流Ｉ_ＬＥＤの検出電圧Ｖ_Ｌを２分割して定電流制御アンプＤ１に送ることで、ＬＥＤの駆動電流Ｉ_ＬＥＤを基準電流Ｉｓｅｔの１６００倍に制御することが出来る。

また、本願発明に関連する従来技術として、特許文献１には、差動アンプの非反転入力側の回路素子と反転入力側の回路素子との両者が入れ替わるように配線接続を切り換える複数のスイッチを設け、これらスイッチを所定周期で切り換えることで、差動アンプの入力オフセット電圧を低減する技術が開示されている。
特開昭５９−１４９４０８号公報

近年、上記のようなＬＥＤドライバＩＣにおいて、ＬＥＤに流される電流値の誤差は例えば±２％など高い精度が求められている。しかしながら、このような電流精度は簡単に得られるものではなく、電流値の誤差を大きくしている要因として、電流制御回路のカレントミラー回路５８のミラー比の誤差や、定電流制御を行う差動アンプＤ１の入力オフセット電圧などが影響していると考えられる。

さらに、電流制御回路においては、駆動電流Ｉ_ＬＥＤを検出するために出力トランジスタＱ１とグランド線との間に抵抗Ｒ２を設け、その一端の電圧を駆動電流Ｉ_ＬＥＤの検出電圧Ｖ_Ｌとして用いているが、この抵抗Ｒ２は出力電流をそのまま流すため抵抗値を非常に小さくしなければならない。通常、半導体チップに形成されたグランド線の配線抵抗は非常に小さいため設計上無視されているが、図８のような構成では、抵抗Ｒ２の抵抗値が小さいため抵抗Ｒ２の一端に接続されるグランド線の配線抵抗が無視できない大きさとなり、これにより駆動電流Ｉ_ＬＥＤの検出電圧Ｖ_Ｌに比較的大きな誤差が含まれてしまうという課題もある。

このような事情から配線抵抗を考慮して上記の抵抗Ｒ２の抵抗値を決定することも考えられるが、図５に示すように、ＬＥＤドライバＩＣの半導体チップ１０Ａ上には、複数の電流制御回路のブロック３１Ａ〜３４Ａが形成されており、グランドパッドＰ_ＧＮＤから各電流制御回路のブロック３１Ａ〜３４Ａまで伸びるグランド線Ｌ_ＧＮＤの配線長は、各ブロック３１Ａ〜３４Ａごとに異なりその配線抵抗の値は同一にならない。そのため、複数の電流制御回路を備えるＬＥＤドライバＩＣでは、各電流制御回路ごとに抵抗Ｒ２の抵抗値を変える必要が生じるし、また、回路ブロックのレイアウトを変更するたびに回路の素子定数を変更しなければならない。したがって、グランド線の配線抵抗を考慮して抵抗Ｒ２の抵抗値を決定することは、半導体集積回路の設計工程を非常に煩雑にするため好ましくないと考えられた。

この発明の目的は、例えば上述の電流制御回路に搭載されるようなカレントミラー回路において、非常に高い精度のミラー比を実現することのできるカレントミラー回路を提供することにある。

この発明のその他の目的は、設定電流に応じて出力電流を制御する電流制御回路において、その電流精度をより向上することにある。

この発明のその他の目的は、ＬＥＤドライバＩＣにおいて、ＬＥＤの駆動電流の精度として例えば±２％と云った高い精度を実現することの出来るＬＥＤドライバＩＣを提供することにある。

本発明は、上記目的を達成するため、カレントミラー回路において、転写元の電流が流される電流経路側に形成された回路素子と、これら回路素子と対称的に転写先の電流が流される電流経路側に形成された回路素子とが、所定周期で互い違いに入れ替わるように、配線の接続を切り換えることで、回路素子の製造バラツキにより生じるミラー比の誤差を見えなくするようにしたものである。

すなわち、本発明のカレントミラー回路は、転写元の電流を流す第１電流経路（Ｌ０）と、転写先の電流を流す第２電流経路（Ｌ１）と、制御端子に入力される制御電圧により電流量を変化させる第１電流回路（Ｍ１，Ｍ２）と、制御端子に入力される制御電圧により電流量を変化させるとともに当該制御端子と前記第１電流回路の制御端子とが結合された第２電流回路（Ｍ３，Ｍ４）と、前記第１電流経路の接続を前記第１電流回路または前記第２電流回路に切り換える第１スイッチ回路（ＳＷ１）と、前記第２電流経路の接続を前記第２電流回路または前記第１電流回路に切り換える第２スイッチ回路（ＳＷ２）とを備え、前記第１スイッチ回路および前記第２スイッチ回路による接続の切換えにより、前記第１電流回路（Ｍ１，Ｍ２）と前記第２電流回路（Ｍ３，Ｍ４）のうち一方が前記第１電流経路（Ｌ０）に接続され、他方が前記第２電流経路（Ｌ１）に接続されるように構成したものである。

また具体的には、前記第１電流回路（Ｍ１，Ｍ２）の制御端子が接続されることで当該第１電流回路に外部から入力される電流を流させる第１接続点（ＭＯＳトランジスタＭ１，Ｍ２の各ドレイン端子）と、前記第２電流回路（Ｍ３，Ｍ４）の制御端子が接続されることで当該第２電流回路に外部から入力される電流を流させる第２接続点（ＭＯＳトランジスタＭ３，Ｍ４の各ドレイン端子）と、前記第１電流回路の制御端子と前記第２電流回路の制御端子との結合点を前記第１接続点または前記第２接続点に切り換える第３スイッチ回路（ＳＷ３，ＳＷ４）とが設けられ、前記第３スイッチ回路は、前記第１スイッチ回路および前記第２スイッチ回路と同期して切り換えられるようにすると良い。

このような手段によれば、例えば発振回路のパルス信号により、上記の第１スイッチ回路と第２スイッチ回路とを所定周期でスイッチングしてやることで、第１電流回路と第２電流回路の回路素子に製造バラツキなどがあったとしても、このバラツキの影響を平均化させて高精度なミラー比を得ることが出来る。また、第３スイッチ回路により、第１電流回路および第２電流回路として様々な回路構成の電流回路に対応することが出来る。

なお、第１電流回路および第２電流回路を各々１個のＭＯＳトランジスタで構成した場合には、制御端子となるＭＯＳトランジスタの共通ゲート端子を、例えば第１電流経路（Ｌ０）の経路端など第１電流経路の電流を流させる電位点に接続させることで、第３スイッチ回路を省いて構成することも出来る。

さらに具体的には、前記第１電流回路および前記第２電流回路はそれぞれ２個のＭＯＳＦＥＴが直列に接続されたカスコード構成であり、前記第３スイッチ回路は、前記第１電流回路および前記第２電流回路の電源ライン側にそれぞれ接続された２個のＭＯＳＦＥＴ（Ｍ１，Ｍ３）のゲート端子の結合点を、これら２個のＭＯＳＦＥＴのうち前記第１電流回路側のＭＯＳＦＥＴ（Ｍ１）のドレイン端子又は前記第２電流回路側のＭＯＳＦＥＴ（Ｍ３）のドレイン端子に接続を切り換えるスイッチ（ＳＷ４）と、前記第１電流回路および前記第２電流回路の前記第１または第２電流経路との接続側にそれぞれ接続された２個のＭＯＳＦＥＴ（Ｍ２，Ｍ４）のゲート端子の結合点を、これら２個のＭＯＳＦＥＴのうち前記第１電流回路側のＭＯＳＦＥＴ（Ｍ２）のドレイン端子又は前記第２電流回路側のＭＯＳＦＥＴ（Ｍ４）のドレイン端子に接続を切り換えるスイッチ（ＳＷ３）とから構成すると良い。
なお、ここで電源ライン側とは、Ｐチャネル形ＭＯＳトランジスタであれば電源電圧側、Ｎチャネル形ＭＯＳトランジスタであればグランド側を意味する。

このような手段によれば、カスコード型のカレントミラー回路により、第１電流回路と第２電流回路に印加される外部電圧の差異に起因するＭＯＳＦＥＴのチャネル長変調効果等による誤差も除去した上で、上記のスイッチングによる素子バラツキの影響を低減することが出来る。

また、本発明の電流制御回路は、上記課題を解決するために、出力電流を流す出力トランジスタ（Ｑ１）と、前記出力電流を電圧に変換する電流検出手段と、基準電流（Ｉｓｅｔ）を転写する上述のカレントミラー回路（１８）と、前記カレントミラー回路の転写先の電流を電圧に変換する第１抵抗（Ｒ１）と、前記第１抵抗により変換された電圧と前記電流検出手段により変換された電圧とを比較してこれらの電圧が等しくなるように前記出力トランジスタの制御端子に制御電圧を供給する第１差動アンプ（Ｄ１）とを備えたものである。

また、前記電流検出手段として、出力電流を流す第２抵抗（Ｒ２）と、この第２抵抗の両端の電位を入力してこの電位差に比例した電圧を出力する減算回路（４１）とを備えたものである。

このような構成により、カレントミラー回路のミラー比の精度向上に加えて、配線抵抗による出力電流の検出誤差をなくし、これらにより出力電流の精度をより向上することが出来る。

ここで望ましくは、出力トランジスタ（Ｑ１）を制御する差動アンプ（Ｄ１）や減算回路（４１）を構成する第２差動アンプ（Ｄ２）は、反転入力側と非反転入力側の回路素子を所定周期で互いに入れ替えるように配線接続をスイッチングする構成を付加すると良い。

このような構成により、差動アンプ（Ｄ１，Ｄ２）を構成する素子の製造バラツキに起因する差動アンプの入力オフセットを低減させ、出力電流の精度をより向上させることができる。

また、本発明のＬＥＤ駆動用半導体集積回路（１０）は、上記課題を解決するため、複数のＬＥＤをそれぞれ外付け可能な複数の接続端子（ＬＥＤ１〜ＬＥＤ４）と、電源電圧からＬＥＤの駆動電圧（Ｖｏｕｔ）を生成する駆動電圧生成回路（１２）と、前記複数の接続端子に流される各ＬＥＤの駆動電流をそれぞれ制御する上述の電流制御回路（１１）と、この電流制御回路に含まれる前記カレントミラー回路（１８）、前記第１差動アンプ（Ｄ１）、ならびに前記第２差動アンプ（Ｄ２）の各スイッチ回路および各スイッチを所定周期で切り換える信号を生成する発振回路（１３）とを備えたものである。
ここで、スイッチの切換信号を生成する発振回路は、駆動電圧生成回路（１２）の動作クロック信号の生成を兼ねたものとしても良い。

このような構成により、非常に高い精度でＬＥＤの駆動電流を制御することが可能となる。
なお、この項目の説明において、実施形態との対応関係を示す符号を括弧書きで記したが、本発明はこれに限定されるものではない。

本発明に従うと、カレントミラー回路において回路素子の製造バラツキの影響を平均化して、ミラー比の精度を非常に高くできるという効果がある。
また、電流制御回路およびＬＥＤ駆動用半導体集積回路において、出力電流の精度を非常に高くすることが出来るという効果がある。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の実施の形態のＬＥＤドライバＩＣ１０の全体構成を示すブロック図である。
この実施の形態のＬＥＤドライバＩＣ１０は、特に制限されるものではないが、携帯電話、デジタルカメラ等の液晶表示装置のバックライトとなる複数（例えば４個）の白色ＬＥＤを駆動するものである。このＬＥＤドライバＩＣ１０は、１個の半導体チップ上に、リチウムイオン電池等から供給される電源電圧Ｖ_ＩＮを昇圧してＬＥＤの駆動電圧Ｖｏｕｔを生成するチャージポンプ回路１２と、チャージポンプ回路１２等に例えば１ＭＨｚの動作クロックＣＬ１を供給する発振回路１３と、基準電圧を生成する基準電圧発生器１５と、ＬＥＤのカソードがそれぞれ接続される複数の接続端子ＬＥＤ１〜ＬＥＤ４と、接続端子ＬＥＤ１〜ＬＥＤ４の電圧の中から最低の電圧を選択する最低ＬＥＤ電圧セレクタ１６と、このセレクタ１６により選択された最低電圧に基づきチャージポンプ回路１２の倍率を切り換える信号を生成する比較器２１，２２と、ＬＥＤに流れる駆動電流を一定になるように制御する電流制御回路１１と、外部からの制御信号ＣＮＴ１〜ＣＮＴ３により電流制御回路１１の動作制御を行うＬＥＤイネーブルロジック部１７等を形成してなる。

上記の電流制御回路１１には、抵抗Ｒｓｅｔを外付けして基準電流Ｉｓｅｔを設定するための基準電流設定端子ＳＥＴと、基準電圧発生器１５から供給された基準電圧Ｖａに基づいて基準電流Ｉｓｅｔを生成する基準電流生成部（２５，Ｒｓｅｔ）と、この基準電流生成部で生成された基準電流Ｉｓｅｔを転写するカレントミラー回路１８と、カレントミラー回路１８により転写された電流Ｉｂを電圧に変換する抵抗Ｒ１と、カレントミラー回路１８の転写電流Ｉｂを所定倍（例えば１６００倍）にした駆動電流Ｉ_ＬＥＤを流すように電流制御を行う複数の定電流制御部３１〜３４が設けられている。

これら定電流制御部３１〜３４は、ＬＥＤの接続端子ＬＥＤ１〜ＬＥＤ４にそれぞれ対応して複数設けられており、各ＬＥＤの駆動電流Ｉ_ＬＥＤを各接続端子ＬＥＤ１〜ＬＥＤ４からグランド端子へ流すものである。

上記の基準電流生成部は、基準電圧Ｖａが非反転入力端子に入力された差動アンプ２５ａと、差動アンプ２５ａの出力電圧を受けて電流を流すＭＯＳトランジスタ２５ｂとからなるバッファ回路を備え、ＭＯＳトランジスタ２５ｂのドレイン電圧が差動アンプ２５ａの反転入力端子へフィードバックされることにより、ＭＯＳトランジスタ２５ｂのドレイン電圧が基準電圧Ｖａと一致するように外付けの抵抗Ｒｓｅｔを介して基準電流Ｉｓｅｔを流すようになっている。

図２には、上記電流制御回路１１においてカレントミラー回路１８の部分を具体的にし示した回路図を、図３には、カレントミラー回路１８のスイッチングによる配線の切り換わり状態を表わした説明図を示す。

この実施の形態のカレントミラー回路１８は、電流経路Ｌ０に流れる基準電流Ｉｓｅｔを１：１のミラー比で精度高く出力側の電流経路Ｌ１に転写するものであり、入力側と出力側とでそれぞれ２つのＰチャネル形ＭＯＳＦＥＴを直列に接続したカスコード型カレントミラー回路の構成に、スイッチＳＷ１〜ＳＷ４を設けたものである。

すなわち、このカレントミラー回路１８は、電流設定端子ＳＥＴと接続されて基準電流Ｉｓｅｔが流される第１電流経路Ｌ０と、転写電流Ｉｂを流す第２電流経路Ｌ１と、２個のＰチャネル形ＭＯＳトランジスタＭ１，Ｍ２をカスコード接続してなる第１電流回路と、同様に２個のＰチャネル形ＭＯＳトランジスタＭ３，Ｍ４をカスコード接続してなる第２電流回路とを備える。第１電流回路と第２電流回路の動作電圧ＶＲＥＧ側に接続された２個のＭＯＳトランジスタＭ１，Ｍ３は互いのゲート端子が結合され、また、グランド側に接続された左右２個のＭＯＳトランジスタＭ２，Ｍ４は互いのゲート端子が結合されている。

さらに、このカレントミラー回路１８は、第１電流経路Ｌ０の出力端を左右の何れかの電流回路の入力端（ＭＯＳトランジスタＭ２又はＭ３のドレイン端子）に切り換える第１スイッチＳＷ１と、第２電流経路Ｌ１の入力端を左右の何れかの電流回路の出力端に切り換える第２スイッチＳＷ２と、動作電圧ＶＲＥＧ側の２個のＭＯＳトランジスタＭ１，Ｍ３の共通ゲート端子をこれらのＭＯＳトランジスタＭ１，Ｍ３の何れかのドレイン端子に切り換える第３スイッチＳＷ３と、電流入出力側の２個のＭＯＳトランジスタＭ２，Ｍ４の共通ゲート端子をこれらのＭＯＳトランジスタＭ２，Ｍ４の何れかのドレイン端子に切り換える第４スイッチＳＷ４とを備えている。

上記の第１と第２の電流回路は、その一端側に動作電圧ＶＲＥＧが供給され、他端側に電流経路Ｌ０，Ｌ１の何れかが接続されて、電源ライン（動作電圧ＶＲＥＧ）からグランド線へ電流を流すものであり、２個のＭＯＳトランジスタＭ１，Ｍ２（或いはＭ３，Ｍ４）の各ゲート端子の電圧によりその電流量が決定される。また、各ＭＯＳトランジスタＭ１，Ｍ２（或いはＭ３，Ｍ４）は、ダイオード接続すなわちゲート端子をドレイン端子に接続することで、外部から入力される電流をそのまま各ＭＯＳトランジスタＭ１，Ｍ２（或いはＭ３，Ｍ４）の非飽和領域の動作で流し、さらに、第１電流回路のＭＯＳトランジスタＭ１，Ｍ２と、第２電流回路のＭＯＳトランジスタＭ３，Ｍ４のゲート端子同士を結合し、同一のゲート電圧を印加することによって、素子サイズ比に応じた電流がそれぞれ第１電流回路と第２電流回路とに流れるようになっている。

この実施の形態では、第１と第２電流回路において、動作電圧ＶＲＥＧ側に接続された左右２個のＭＯＳトランジスタＭ１，Ｍ３、並びに、グランド側に接続された左右２個のＭＯＳトランジスタＭ２，Ｍ４は、それぞれ同一の素子構造および素子サイズになるように設計されている。

上記のスイッチＳＷ１〜ＳＷ４は、例えば、複数のＭＯＳトランジスタや複数のバイポーラトランジスタを適宜組み合わせて構成することが出来る。これら第１〜第４のスイッチＳＷ１〜ＳＷ４には、発振回路１３から供給される動作クロックＣＬ１が入力され、この動作クロックＣＬ１により第１〜第４のスイッチＳＷ１〜ＳＷ４が同期して切り換えられるようになっている。

そして、これら第１〜第４のスイッチＳＷ１〜ＳＷ４のスイッチングにより、図３（ａ）に示すように、左側の電流回路が第１電流経路Ｌ０に、右側の電流回路が第２電流経路Ｌ１に接続されて、第１電流経路Ｌ０に流れる基準電流Ｉｓｅｔが第２電流経路Ｌ１に転写される状態と、図３（ｂ）に示すように、右側の電流回路が第１電流経路Ｌ０に、左側の電流回路が第２電流経路Ｌ１に接続されて、第１電流経路Ｌ０に流れる基準電流Ｉｓｅｔが第２電流経路Ｌ１に転写される状態と、が所定周期で切り換えられるようになっている。

このようなカレントミラー回路１８によれば、同一の素子構造および素子サイズで形成されたＭＯＳトランジスタＭ１，Ｍ３、並びに、ＭＯＳトランジスタＭ２，Ｍ４に、例えば製造バラツキによってマッチングのズレが生じていた場合でも、出力側の素子と入力側の素子とがスイッチングされて切り換わることでマッチングのズレの影響が平均化され、それにより正確なミラー比１：１が得られるようになっている。

なお、スイッチＳＷ１〜ＳＷ４を構成するトランジスタはそれぞれ飽和領域で動作され、流れる電流はＭＯＳトランジスタＭ１〜Ｍ４の動作によって決まるため、スイッチＳＷ１〜ＳＷ４による入力側と出力側とのマッチングのズレの影響は無視できる。

また、スイッチＳＷ１〜ＳＷ４により切り換えられた各状態の回路は、カスコード型のカレントミラー構成となっているので、チャネル長変調効果によるミラー比の誤差も除去されて、正確なミラー比１：１が得られるようになっている。

図４は、上記電流制御回路１１における定電流制御部３１の部分を具体的に表わした回路図である。
定電流制御部３１は、ＬＥＤの接続端子ＬＥＤとグランド端子との間に接続されＬＥＤの駆動電流Ｉ_ＬＥＤを流すＮチャネル形の出力ＭＯＳトランジスタＱ１と、駆動電流Ｉ_ＬＥＤを電圧変換する検出抵抗Ｒ２と、この検出抵抗Ｒ２の両端Ｎ１０，Ｎ１１の電位差に比例した電圧を出力する減算回路４１と、出力ＭＯＳトランジスタＱ１のゲート端子に制御電圧を印加する差動アンプＤ１等から構成される。

上記の減算回路４１は、差動アンプＤ２の２つの入力端子に検出抵抗Ｒ２の両端Ｎ１０，Ｎ１１の電位を受け、差動アンプＤ２の出力を抵抗Ｒ１２を介して負帰還させた構成であり、反転入力端子に接続された抵抗Ｒ１１と負帰還抵抗Ｒ１２との抵抗値の比率により、二入力の電位差を所定倍（この実施の形態では例えば等倍）に増幅して出力する。抵抗Ｒ１３は、差動アンプＤ２に微小な出力電流を流して差動アンプＤ２を安定動作させるためのものである。

駆動電流Ｉ_ＬＥＤが流される検出抵抗Ｒ２は、損失を減らすため非常に小さな抵抗値（例えば５Ω以下、具体的には３．５Ωなど）にされている。

差動アンプＤ１は、その非反転入力端子に転写電流Ｉｂを電圧に変換する検出抵抗Ｒ１の一端の電圧が印加され、反転入力端子には上記減算回路４１の出力電圧が印加される。そして、これら２つの入力電圧が等しくなるように出力ＭＯＳトランジスタＱ１が制御されて駆動電流Ｉ_ＬＥＤを流すようになっている。すなわち、抵抗Ｒ１と抵抗Ｒ２の抵抗値の比により、転写電流Ｉｂの所定倍の大きさの駆動電流Ｉ_ＬＥＤが流れるようにされ、具体的には、抵抗Ｒ１と抵抗Ｒ２の抵抗値を１６００：１とすることで、駆動電流Ｉ_ＬＥＤは転写電流Ｉｂの１６００倍の大きさに制御される。

図５には、半導体チップ上における定電流制御部とグランド線の配置を表わしたレイアウト図を示す。
半導体チップ１０Ａ上において、上述の抵抗Ｒ１や抵抗Ｒ２は、各定電流制御部のブロック３１Ａ〜３４Ａの中にそれぞれ形成されるとともに、グランドパッドＰ_ＧＮＤからチップの辺に沿って配置されたグランド線Ｌ_ＧＮＤに各ブロック３１Ａ〜３４Ａの近傍において接続されている。半導体チップ１０Ａ上に形成されるグランド線Ｌ_ＧＮＤには小さな配線抵抗が生じるが、この抵抗値は転写電流Ｉｂを流す抵抗Ｒ１のように抵抗値が大きなものにとっては無視できるレベルである一方、駆動電流Ｉ_ＬＥＤを流す抵抗値の小さな抵抗Ｒ２にとっては無視できない大きさとなる。従って、抵抗Ｒ２の一端Ｎ１０の電位はグランド電位から抵抗Ｒ２の電圧降下分だけ上昇した電位にならず、配線抵抗による電圧降下をも含んだ値となってしまう。

そこで、この実施の形態では、グランド線に接続された抵抗Ｒ２の一端Ｎ１０の電位を電流制御用の差動アンプＤ１に入力するのではなく、抵抗Ｒ２の両端Ｎ１０，Ｎ１１の電位差に比例した電圧を差動アンプＤ１に入力することで、上記グランド線Ｌ_ＧＮＤの配線抵抗による影響が排除されるようになっている。

図６には、定電流制御部３１に形成される差動アンプＤ１，Ｄ２の一構成例を、図７には、差動アンプＤ１，Ｄ２のスイッチングによる配線の切り換わりの状態を示した説明図を示す。
上記の差動アンプＤ１，Ｄ２は、特に限定されるものではないが、定電流源５１、この定電流源５１にソース端子が共通に接続された２個の入力ＭＯＳトランジスタＭ１１，Ｍ１２、当該ＭＯＳトランジスタＭ１１，Ｍ１２の各ドレイン端子と第２電源端子（グランド端子）との間に接続された２個の負荷バイポーラトランジスタＢ１１，Ｂ１２からなる差動入力段と、この差動入力段の出力を受けて出力電圧ＯＵＴを生成する出力段とを備えている。さらに、この実施の形態の差動アンプＤ１，Ｄ２には、差動入力段にて二入力の一方側と他方側とで対称的に設けられている回路素子を互いに入れ替えるように配線接続を切り換えるスイッチＳＷ１１〜ＳＷ１４が設けられている。

上記の差動入力段においては、入力ＭＯＳトランジスタＭ１１，Ｍ１２の何れかのゲート端子に非反転入力端子５５の電圧が印加され、もう一方のゲート端子に反転入力端子５６の電圧が印加される。そして非反転入力とされた入力ＭＯＳトランジスタ（Ｍ１１又はＭ１２）のドレイン端子の電圧が出力段に送られようになっている。また、バイポーラトランジスタＢ１１，Ｂ１２は互いのベース端子が結合され、この共通ベース端子が、２つのバイポーラトランジスタＢ１１，Ｂ１２のうち反転入力とされる側の入力ＭＯＳトランジスタ（Ｍ１１又はＭ１２）に接続されたバイポーラトランジスタのコレクタ端子に接続されて能動負荷として機能する。

出力段は、定電流源５２と入力段からの電圧をベース端子に受けるバイポーラトランジスタＢ１３とを直列に接続し、このトランジスタＢ１３のコレクタ側を出力としたものである。
すなわち、この差動アンプＤ１，Ｄ２においては、二入力の一方側と他方側とで対称的に設けられた回路素子として、２個の入力ＭＯＳトランジスタＭ１１，Ｍ１２と、２個のバイポーラトランジスタＢ１１，Ｂ１２とを有している。

上記のスイッチＳＷ１１〜ＳＷ１４は、非反転入力端子５５の接続を２つの入力ＭＯＳトランジスタＭ１１，Ｍ１２の２つのゲート端子の何れかに切り換えるスイッチＳＷ１１と、反転入力端子５６の接続を２つの入力ＭＯＳトランジスタＭ１１，Ｍ１２のうちスイッチＳＷ１１により接続されていない側のゲート端子に切り換えるスイッチＳＷ１２と、能動負荷となるバイポーラトランジスタＢ１１，Ｂ１２のベース端子をバイポーラトランジスタＢ１１，Ｂ１２の何れかのコレクタ端子に切り換えるスイッチＳＷ１３と、出力段との接続を２つの入力ＭＯＳトランジスタＭ１１，Ｍ１２の何れかのドレイン端子に切り換えるスイッチＳＷ１４とから構成される。

これらのスイッチＳＷ１１〜ＳＷ１４は、複数のＭＯＳトランジスタ或いは複数のバイポーラトランジスタを適宜組み合わせることで構成可能である。
これらのスイッチＳＷ１１〜ＳＷ１４には、発振回路１３から供給される動作クロックＣＬ１が入力され、この動作クロックＣＬ１により各スイッチＳＷ１１〜ＳＷ１４が同期して切り換えられるようになっている。

そして、これらスイッチＳＷ１１〜ＳＷ１４のスイッチングにより、図７（ａ）に示すように、非反転入力端子５５の入力電圧がＭＯＳトランジスタＭ１２に入力され反転入力端子５６の入力電圧がＭＯＳトランジスタＭ１１に入力されて差動増幅動作を行う状態と、図７（ｂ）に示すように非反転入力端子５５の入力電圧がＭＯＳトランジスタＭ１１に入力され反転入力がＭＯＳトランジスタＭ１２に入力されて差動増幅動作を行う状態と、が所定周期で切り換えられるようになっている。

このような切換動作により、差動アンプＤ１，Ｄ２の一方の入力側と他方の入力側とで対称的に形成されているＭＯＳトランジスタＭ１１，Ｍ１２やバイポーラトランジスタＢ１１，Ｂ１２に、製造バラツキによるマッチングのズレがあった場合でも、その影響を平均化させて差動アンプＤ１，Ｄ２の入力オフセット電圧が非常に小さくされる。

以上のように、この実施の形態のＬＥＤドライバＩＣ１０によれば、その電流制御回路１１において基準電流Ｉｓｅｔを転写するカレントミラー回路１８のスイッチング動作により正確なミラー比が得られ、さらに、駆動電流Ｉ_ＬＥＤをグランド線の配線抵抗の影響を排して正確に電圧変換する定電流制御部３１〜３４の構成により駆動電流Ｉ_ＬＥＤの正確な検出電圧が得られ、さらに、出力ＭＯＳトランジスタＱ１を制御する差動アンプＤ１や、減算回路４１に設けられた差動アンプＤ２のスイッチング動作により入力オフセット電圧が非常に小さくされるので、これらの相乗効果により、ＬＥＤに流れる駆動電流Ｉ_ＬＥＤを非常に高精度に制御することが出来るという効果がある。

また、カレントミラー回路１８や差動アンプＤ１，Ｄ２のスイッチングを、チャージポンプ回路１２の動作クロックＣＬ１を流用して行っているので、スイッチングのためのクロックを生成する回路を新たに設ける必要がなく、ＩＣの回路面積を小さく出来るという効果がある。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記の実施の形態では、カレントミラー回路として図２の回路構成を例示したが、本発明のカレントミラー回路はそれに限られない。例えば、図２のカスコード接続した２個のＭＯＳトランジスタの部分を１個のＭＯＳトランジスタに置き換えた構成や、ＭＯＳトランジスタの代わりにバイポーラトランジスタを用いた構成としても良い。また、ＭＯＳトランジスタやバイポーラトランジスタの接続を動作電源側とグランド側とで逆にし、Ｐチャネル形ＭＯＳトランジスタの代わりにＮチャネル形ＭＯＳトランジスタを、ＮＰＮトランジスタの代わりにＰＮＰトランジスタを用いた構成としても良い。

その他、転写元の電流を流すトランジスタと転写先の電流を流すトランジスタとのマッチングを図ってこれらを対称的に形成してなるカレントミラー回路であれば、これら対称的に形成されたトランジスタを互いに入れ替えるように配線形態を切り換えるスイッチを設けることで、本発明を同様に適用することが出来る。また、図２の回路構成において、第３スイッチＳＷ３を省略して、ＭＯＳトランジスタＭ２，Ｍ４のゲート端子が常に第１電流経路Ｌ０の経路端に接続されるように構成することも出来る。

また、スイッチにより接続形態を所定周期で切り換える差動アンプについても、公知となっている様々な差動アンプの回路構成に対して、二入力の特性が逆になるように配線接続を切り換えるスイッチを設けることで同様に本発明を適用することが出来る。

また、カレントミラー回路１８や差動アンプＤ１，Ｄ２をスイッチングさせる信号として、発振回路１３の信号を流用するのではなく、専用の発振回路を設けてスイッチング信号を生成させたり、或いは、外部からスイッチング信号を入力するように構成しても良い。

本発明の実施の形態のＬＥＤドライバＩＣの全体構成を示すブロック図である。 実施の形態の電流制御回路におけるカレントミラー回路の構成を具体的に示した回路図である。 図２のカレントミラー回路の配線の切り換わり状態を説明する図である。 実施の形態の電流制御回路における定電流制御部の構成を具体的に示した回路図である。 半導体チップ上における定電流制御部とグランド線の配置を示すレイアウト図である。 定電流制御部に形成された差動アンプの構成を示す回路図である。 図６の差動アンプの配線の切り換わり状態を説明する図である。 従来のＬＥＤドライバＩＣの電流制御回路を示す回路図である。

符号の説明

１０ ＬＥＤドライバＩＣ
１１ 電流制御回路
１８ カレントミラー回路
３１〜３４ 定電流制御部
４１ 減算回路
Ｌ０ 第１電流経路
Ｌ１ 第２電流経路
Ｍ１〜Ｍ４ ＭＯＳトランジスタ
ＳＷ１〜ＳＷ４ スイッチ
Ｒ１，Ｒ２ 検出抵抗
Ｑ１ 出力ＭＯＳトランジスタ
Ｄ１，Ｄ２ 差動アンプ
５１，５２ 定電流源
Ｍ１１，Ｍ１２ ＭＯＳトランジスタ
Ｂ１１，Ｂ１２ バイポーラトランジスタ
ＳＷ１１〜ＳＷ１４ スイッチ
ＬＥＤ１〜ＬＥＤ４ ＬＥＤの接続端子
ＳＥＴ 電流設定端子
Ｉｓｅｔ 基準電流
Ｉｂ 転写電流
Ｉ_ＬＥＤ 駆動電流
Ｒｓｅｔ 外付け抵抗

Claims (12)

1. カレントミラー回路において、
   転写元の電流が流される電流経路側に形成された第１の回路素子と、
   転写先の電流が流される電流経路側に形成された第２の回路素子と、
   前記第１の回路素子と前記第２の回路素子をスイッチ手段により周期的に入れ替えることを特徴とするカレントミラー回路。
2. 転写元の電流を流す第１電流経路と、
   転写先の電流を流す第２電流経路と、
   制御端子に入力される制御電圧により電流量を変化させる第１電流回路と、
   制御端子に入力される制御電圧により電流量を変化させるとともに当該制御端子と前記第１電流回路の制御端子とが結合された第２電流回路と、
   前記第１電流経路の接続を前記第１電流回路または前記第２電流回路に切り換える第１スイッチ回路と、
   前記第２電流経路の接続を前記第２電流回路または前記第１電流回路に切り換える第２スイッチ回路とを備え、
   前記第１スイッチ回路および前記第２スイッチ回路による接続の切換えにより、前記第１電流回路と前記第２電流回路のうち一方が前記第１電流経路に接続され、他方が前記第２電流経路に接続されるように構成されていることを特徴とするカレントミラー回路。
3. 前記第１電流回路の制御端子が接続されることで当該第１電流回路に外部から入力される電流を流させる第１接続点と、
   前記第２電流回路の制御端子が接続されることで当該第２電流回路に外部から入力される電流を流させる第２接続点と、
   前記第１電流回路の制御端子と前記第２電流回路の制御端子との結合点を前記第１接続点または前記第２接続点の何れかに切り換える第３スイッチ回路が設けられ、
   前記第３スイッチ回路は、前記第１スイッチ回路および前記第２スイッチ回路と同期して切り換えられるように構成されていることを特徴とする請求項２記載のカレントミラー回路。
4. 前記第１電流回路および前記第２電流回路はそれぞれ２個のＭＯＳＦＥＴが直列に接続されたカスコード構成であり、
   前記第１電流回路の２個のＭＯＳＦＥＴと前記第２電流回路の２個のＭＯＳＦＥＴのうち、電源ライン側に接続された前記第１電流回路のＭＯＳＦＥＴと前記第２電流回路のＭＯＳＦＥＴのゲート端子が互いに結合され、前記第１電流経路又は第２電流経路と接続される側に接続された前記第１電流回路のＭＯＳＦＥＴと前記第２電流回路のＭＯＳＦＥＴのゲート端子が互いに結合され、
   前記第３スイッチ回路は、
   前記第１電流回路および前記第２電流回路の電源ライン側にそれぞれ接続された２個のＭＯＳＦＥＴのゲート端子の結合点を、これら２個のＭＯＳＦＥＴのうち前記第１電流回路側のＭＯＳＦＥＴのドレイン端子又は前記第２電流回路側のＭＯＳＦＥＴのドレイン端子に切り換えるスイッチと、
   前記第１電流回路および前記第２電流回路の前記第１または第２電流経路との接続側にそれぞれ接続された２個のＭＯＳＦＥＴのゲート端子の結合点を、これら２個のＭＯＳＦＥＴのうち前記第１電流回路側のＭＯＳＦＥＴのドレイン端子又は前記第２電流回路側のＭＯＳＦＥＴのドレイン端子に切り換えるスイッチとから構成されることを特徴とする請求項３記載のカレントミラー回路。
5. 出力電流を流す出力トランジスタと、
   前記出力電流を電圧に変換する電流検出手段と、
   基準電流を転写する請求項１〜４の何れかに記載のカレントミラー回路と、
   前記カレントミラー回路の転写先の電流を電圧に変換する第１抵抗と、
   前記第１抵抗により変換された電圧と前記電流検出手段により変換された電圧とを比較してこれらの電圧が等しくなるように前記出力トランジスタの制御端子に制御電圧を供給する第１差動アンプと、
   を備えていることを特徴とする電流制御回路。
6. 前記電流検出手段は、
   前記出力電流を流す第２抵抗と、
   この第２抵抗の両端の電位を入力してこの電位差に比例した電圧を出力する減算回路と、
   から構成されていることを特徴とする請求項５記載の電流制御回路。
7. 前記第１差動アンプ、および、前記減算回路に含まれる第２差動アンプの少なくとも一方は、
   一方の入力端子側と他方の入力端子側とで対称的に形成された複数の回路素子を有するとともに、
   これら対称的に形成された複数の回路素子の接続を、一方の入力端子が非反転入力、他方の入力端子が反転入力となって差動増幅信号を出力する接続形態、または、一方の入力端子が反転入力、他方の入力端子が非反転入力となって差動増幅信号を出力する接続形態の何れかに切り換える複数のスイッチと、
   ２つの入力端子に接続される２つの配線とこれら２つの入力端子との接続を交互に切り換える２つのスイッチと、を備え、
   前記複数のスイッチおよび２つのスイッチが同期して切換動作するように構成されていることを特徴とする請求項５又は６に記載の電流制御回路。
8. 前記第１差動アンプ、および、前記減算回路に含まれる第２差動アンプの少なくとも一方は、
   第１の入力端子を一対の差動入力トランジスタの一方のトランジスタの制御端子または他方のトランジスタの制御端子の何れかに接続を切り換えるスイッチと、
   第２の入力端子を前記一対の差動入力トランジスタの他方のトランジスタの制御端子または一方のトランジスタの制御端子の何れかに接続を切り換えるスイッチと、
   前記一対の差動入力トランジスタが接続された一対の出力点の何れかに出力段を接続させるスイッチと、を備え
   前記の各スイッチが互いに同期して切換動作するように構成されていることを特徴とする請求項５〜７の何れかに記載の電流制御回路。
9. 基準電圧を生成する基準電圧生成部と、
   前記基準電圧に基づき基準電流を生成するとともに、この基準電流の電流値を設定するための外付け素子が接続される外部端子を有した基準電流生成部とを備え、
   この基準電流生成部で生成された基準電流が前記カレントミラー回路の転写元の電流とされることを特徴とする請求項５〜８の何れかに記載の電流制御回路。
10. 複数のＬＥＤをそれぞれ外付け可能な複数の接続端子と、
    電源電圧からＬＥＤの駆動電圧を生成する駆動電圧生成回路と、
    前記複数の接続端子に流される各ＬＥＤの駆動電流をそれぞれ制御する請求項５〜９の何れかに記載の電流制御回路と、
    この電流制御回路に含まれる前記カレントミラー回路の各スイッチ回路を所定周期で切り換える信号を生成する発振回路と、
    を備えたことを特徴とするＬＥＤ駆動用半導体集積回路。
11. 電源電圧からＬＥＤの駆動電圧を生成する駆動電圧生成回路と、
    複数のＬＥＤをそれぞれ外付け可能な複数の接続端子と、
    前記複数の接続端子に流される各ＬＥＤの駆動電流をそれぞれ制御する請求項７又は８に記載の電流制御回路と、
    この電流制御回路に含まれる前記カレントミラー回路、前記第１差動アンプ、ならびに前記第２差動アンプの各スイッチ回路および各スイッチを所定周期で切り換える信号を生成する発振回路と、
    を備えたことを特徴とするＬＥＤ駆動用半導体集積回路。
12. 前記発振回路は、前記駆動電圧生成回路の動作クロック信号の生成を兼ねたものであることを特徴とする請求項１０又は１１に記載のＬＥＤ駆動用半導体集積回路。

Images