KR100210737B1

KR100210737B1 - 전류 조정 회로

Info

Publication number: KR100210737B1
Application number: KR1019920014967A
Authority: KR
Inventors: 토이스 울리히; 울렌호프 아놀드
Original assignee: 볼프강 자우어; 미크로나스 인터메탈 게엠베하
Priority date: 1991-08-23
Filing date: 1992-08-20
Publication date: 1999-07-15
Also published as: US5285148A; JPH07327285A; EP0529118B1; DE59108303D1; EP0529118A1; KR930005350A; JP3160378B2

Abstract

전류 조정 회로는 제1제어 경로(s1)를 포함한 주 전류 경로(h), 제2제어 경로(s2)를 포함한 기준 전류 경로(r)와 병렬인 제1 및 제2제어 경로를 제어하는 제어기(st)를 갖고, 상기 전류 조정 회로는 다음과 같은 부가적인 특징이 있다 :

상기 주 전류 경로(h)는 제1공급 단자(vd)와 제1제어 경로(s1)의 전류 입력(kd)간에 전류가 조정될 저임피던스 부하(d)를 포함하고; 상기 기준 전류 경로(r)는 제2제어 경로(s2)의 전류 입력(kp)에 연결된 그것의 출력을 갖는 고임피던스 전류원(q)을 포함하며, 상기 제어기는 반전 및 비반전 입력이 각각 제1 및 제2제어 경로(s1, s2)의 전류 입력(kd, kp)에 결합되는 차동 증폭기(dv)형태인 조정 증폭기를 포함한다.

Description

전류 조정 회로

제1도는 펄스 제어용 장치를 갖는 전류 조정 회로의 블럭도.

제2도는 CMOS 기술을 이용한 양호한 실시예의 전류 조정 회로의 선도.

* 도면의 주요부분에 대한 부호의 설명

h : 주 전류 경로 r : 병렬 기준 경로

st : 제어기 dv : 차동 증폭기

p: 펄스 스위칭단 f : 선충전 장치

q : 전류원 d : 적외 발광 다이오드

tv : 상호 콘덕턴스 증폭기

본 발명은 제1제어 경로를 포함한 주 전류 경로, 제2제어 경로를 포함한 기준 전류 경로와 병렬의 제1 및 제2제어 경로를 제어하는 제어기를 구비한 전류 조정 회로에 관한 것으로, 상기 전류 조정 회로는 다음과 같은 부가적인 특징이 있다:

- 상기 주 전류 경로는 공급 단자 및 제1제어 경로의 전류 입력간에 전류가 조정될 저임피던스 부하를 포함하고,

- 상기 기준 전류 경로는 제2제어 경로의 전류 입력에 결합된 그것의 출력을 갖는 고임피던스 전류원을 포함하고, 상기 제어기는 반전 및 비반전 전류 입력이 각각 제1 및 제2제어 경로의 입력에 결합되는 차동 증폭기 형태인 조정 증폭기를 포함한다.

이러한 전류 조정 회로는 방사 소자와 같은 적외선 다이오드를 갖는 원격 제어 송신기에 적용된다. 이러한 원격 제어 송신기는 일반적으로 배터리로 작동되므로, 적외선 출력단의 송신 출력은 만일 조정회로가 없을 경우 각 배터리 상태에 좌우될 것이다. 일정한 배터리 저장 송신 출력은 전류 조정 회로에 의해 발생된다. 그러나, 대부분의 종래 전류 조정 회로는 제어 경로 양단의 공급전압의 상당한 부분이 각 전류를 감지하는 장치에서 손실되는 결점으로부터 영향을 받는다. 이것은 배터리 용량의 이용 범위를 축소하고 배터리 전압이 감소함에 따라 초기 시간에 송신 출력을 감소시킨다.

따라서, 본 발명의 목적은 전류 감지 장치 및 조정 회로가 전류 경로 양단의 전압 드롭이 최소화되도록 설계되는 저항성 부하를 위한 전류 조정 회로를 제공하는 것이다. 전류 경로의 제어기의 전압 요구는 물론 저항성 부하 및 제어 경로의 직렬 결합 양단의 전압 드롭보다 더 커서는 안될 것이다.

본 발명의 다른 목적은 전류 펄스의 턴온 및 턴오프 에지가 가능한 급경사가 됨에 따라 조정된 전류 진폭을 갖는 펄스 작동이 가능해지고, 따라서 전류를 저장하고 전력 소비를 최소화 하기 위해 개개의 펄스들은 가능한한 좁게될 수 있고 이로써 높은 전송 주파수가 얻어진다.

제1도의 전류 조정 회로의 블럭도는 주 전류 경로 h, 병렬 기준 전류 경로 r 및 제어기 st를 나타낸다. 제어기는 주 전류 경로 h 및 기준 전류 경로 r 각각에 관련되는 제1제어 경로 s1 및 제2제어 경로 s2 를 구동하는 차동 증폭기의 형태로 조정 증폭기를 포함한다. 주 전류 경로는 공급단자 vd 및 접지 단자 M 사이에 직렬 결합된 저임피던스 부하 및 제1제어 경로 s1을 포함한다.

제1도에서, 저임피던스 부하는 적외 발광 다이오드 d 이다. 물론, 부하는 전력을 소모하는 어떤 장치이거나 열선 센서 또는 교차 코일 계기와 같은 어떤 전류 구동 소자일 수 있다.

제1제어 경로 s1 과 병렬인, 제2제어 경로 s2 는 차동 증폭기 dv의 출력에 의해 제어된다. 제2제어 경로의 전류 입력 kp에는 전류원 q 로부터 기준 전류 ir이 피드백 된다.

본 발명은, 동일한 제어 경로들이 제어 입력에서 동일 방법으로 제어되고 제어 입력에 동일 전압을 갖는다면, 이들 제어 경로들을 통하여 흐르는 전류가 동일함에 틀림없다는 걸과를 이용한다. 이 통일 조건은, 상이하지만 하나의 수정이 있는 유사한 제어 경로에 또한 적용한다. -따라서 전류의 비는 제어 경로의 작동량의 비와 같게된다.

작동량은 제어 경로의 수행에 달려 있고, 가급적 전압 또는 전류로만 제어되어야 한다. 전압 제어의 작동량은 차후에 상호 콘덕턴스로 나타낼 것이고, 이 상호 콘덕턴스는 제어 경로 전류 및 제어 전압간의 관계를 나타내는데 사용될 것이며 그 용어는 소신호 동작으로 제한되지 않을 것이다. 전류 제어의 작동량은 제어 경로 전류 및 제어 전류간의 정의된 전류비가 여기에서 의미하는 전류 이득으로 차후에 나타낼 것이고, 그 용어는 소신호 동작으로 제한되지 않을 것이다.

전계 효과 트랜지스터가 제어 경로를 위해 사용된다면, 각 상호 콘덕턴스는 채널폭 대 길이W/L)비에 의하여 결정될 것이다. 엄밀히 비례 작동량의 의미로서 제1 및 제2제어 경로의 최대 가능한 유사성 때문에, 채널 길이 L은 변경되지 않으므로, 상호 콘덕턴스의 비는 채널폭 W1 : W2의 비가 된다. 바이폴라 기술을 사용하는 단순한 실시예에서, 이것은 유효 베이스-에미터 영역의 비에 일치한다. 전류 구동 제어 경로의 경우에 있어서, 예를들면 고정된 전류비를 갖는 전류 미러 회로에서, 각 전류이득은 주 전류 ih 및 기준 전류 ir을 적합시킬 수 있을 것이다.

차동 증폭기 dv는 제1제어 경로 s1의 전류 입력 kd 와 제2제어 경로 s2의 전류 입력 kp간의 전압차를 감지하고 차전압이 0이 될 때까지 두 제어 경로를 조정한다. 제어의 방향은 양 피드백 루프의 이득보다 더큰 음피드백 루프의 이득을 갖는 두제어 경로의 제어 방향에 달려있다. 이 요구는 전류원 q의 높은 내부 저항의 결과로써, 기준 전류 경로 r을 거치는 음피드백 루프가 저임피던스 부하 d를 갖는 주 전류 경로 h를 거치는 양 피드백 루프보다 더 높은 이득을 가지므로 제1도에서 충족된다.

제1도에서, 펄스 스위칭단 p와 선충전 장치 f는 제어기 st내에 개략적으로 도시되어 있다. 외부적으로 인가되는 펄스 제어 신호 ts또는 내부 펄스 발생기에 의하여, 펄스 스위칭단은 전류원 q를 턴온 및 턴오프할 수 있는 제어 신호 ts'를 발생하고, 따라서 주전류 ih는 또한 턴온 및 턴오프된다. 적외 발광 다이오드 d를 갖는 원격 제어 송신기의 경우에 있어서, 주전류 ih는 1A 정도일 것이다. 전계 효과 트랜지스터가 사용된다면, 이것은 제1제어 경로 s1을 위해 초대규모 트랜지스터를 필요로 한다. 이 트랜지스터의 입력 커패시턴스는 펄스 동작동안 제어 작동을 늦게하고, 따라서 상승 및 하강 구간은 비교적 느리게 상승 및 하강할 것이고, 게다가 펄스 스위칭 단으로부터 제어 신호에 대하여 지연될 것이다. 제어 경로 커패시턴스의 일정한 재충전은 선충전 장치 f에 의해 상당히 감소된다. 이 장치에 의하여, 제1제어 경로 s1은 작은 선충전 전류를 위해 제1제어 경로 개방을 유지하는 펄스간의 간격동안 선충전 상태에 있다. 이것은 두 상보적인 단계에 의해 성취된다. 첫째로, 전류원 q는 완전하게 턴오프 되는 것이 아니라 소충전 기준 전류 ir'로 전환된다. 둘째로, 제2제어 경로 s2의 상호 콘덕턴스 또는 전류 이득이, 예를들면 인수 5에 의해 증가되는 보조 제어 경로 t2'(제2도 참조)는 제2제어 경로 s2와 병렬 접속된다. 선충전 기준 전류 ir'의 크기와 제1 및 제2제어 경로간의 새로운 작동량 비에 따라, 요구된 선충전 전류는 주 전류 경로 h에 출현한다.

차동 증폭기 dv의 반전 입력 및 비반전 입력간의 저항 R은 단순한 방법으로 루프 이득을 감소시킴으로써 안정화 목적을 재공한다.

제2도는 CMOS 기술의 전류 조정 회로의 양호한 실시예를 도시한 것이다. 제1 및 제2제어 경로 s1 및 s2는, 예를들면 180,000/1.5의 W/L 비를 갖는 제1 n채널 트랜지스터 t1 과 160/1.5의 W/L 비를 갖는 제2 n채널 트랜지스터 t2에 의해 형성된다. 보조 제어 경로는 1000/1.5의 W/L 비를 갖는 n채널 트랜지스터 t2'로 이행된다. 이들 세개의 트랜지스터 t1, t2, t2'의 게이트 단자들은, n채널 트랜지스터 t3, t4 및 p채널 트랜지스터 t5, t6로부터 형성되고 차동 증폭기 dv에 도움이 되는 상호 콘덕턴스 증폭기 tv의 출력 단자 k에 접속된다. 반전 입력을 형성하는 p채널 트랜지스터 t5의 게이트 단자는 주 전류 경로 h의 부하를 위해 단자 kd에 접속된다. 또한 단자 kd에는 n채널 트랜지스터 t1의 드레인 단자가 접속된다.

p채널 트랜지스터 t6의 게이트 단자는 상호 콘덕턴스 증폭기 tv의 반전 입력이고, 제2제어 경로 s2의 전류 입력 kp에 접속된다. 공급단자 vd 및 제2제어 경로 s2의 전류 입력 kp간에 접속되는 전류원 q는 p채널 트랜지스터 t9에 의해 850㎂의 기준 전류 ir과 추가의 p채널 트랜지스터 t3에 의해 70㎂의 선충전 기준 전류 ir'을 발생한다. 트랜지스터 t9의 드레인 전류는 게이트 단자가 펄스 제어 신호 ts에 제어되는 p채널 트랜지스터로 실행되는 전류 스위치 t10을 통하여 흐르고, 따라서 기준 전류 ir은 제2제어 경로의 전류 입력 kp의 전방에서 스위치 오프될 수 있다.

트랜지스터 t10, t13의 상호 접속된 드레인 단자는 상호 콘덕턴스 증폭기 tv의 비반전 입력, 트랜지스터 t2의 드레인 단자와 게이트 단자에 펄스 제어 신호 ts가 공급되는 n채널 트랜지스터 t11의 드레인 단자에 접속된다. 트랜지스터 t10, t11은 펄스 제어 신호 ts에 의해 거꾸로 스위치 온 또는 스위치 오프된다. n채널 트랜지스터 t11의 소오스 단자는 보조 전류 경로를 형성하는 n채널 트랜지스터 t2'의 드레인 단자에 접속된다.

기준 전류 ir이 스위치 오프될 때, 선충전 기준 전류 ir'은 노드 kp를 통하여 트랜지스터 t2로 직접 흐르고 전도성 트랜지스터 t11을 통하여 트랜지스터 t2'로 흐른다. 약 w2:w2'의 비로 분배된다. 그러나 제2제어 경로 s2의 상호 콘덕턴스 때문에 w1/L 및 w2/L의 합은 상기예의 1160/1.5 가 될 것이다. 70 ㎂의 선충전 기준 전류로서, 이것은 주 전류 경로에 약 10mA의 선충전 전류를 준다. 그러므로, 펄스 동작동안, 주 전류 ih는 1A 와 10 mA사이에서 전환된다. 선충전은 펄스간의 간격동안 배터리를 다소 부가함이 없이 충분히 높다. 상기에서 언급된 바와같이, 약 1㎲의 지속시간을 갖는 극히 짧은 펄스들이 바람직하다.

제2도에 도시된 실시예로부터, 펄스의 존재시 기준 전류 경로 r이 트랜지스터 t9 및 t13의 드레인 전류의 합을 제2제어 경로 s2에 공급하는 것은 명백하다. 그러나, 이것은 기준 전류 경로 대 주 전류 경로의 전류비로 쉽게 고려될 수 있다. 한편으로는, 선충전 기준 전류 ir'은 펄스 제어 신호 ts에 의해 제어되는 n채널 스위치에 의해 펄스의 존재시 노드 kp로부터 피할 수 있다.

상호 콘덕턴스 증폭기 tv 및 전류원 q들은 공통 게이트 전위가 바이어스 단자 vv에서 인가된 p채널 전류 뱅크를 통과하는 전류로 공급된다. p채널 트랜지스터 t5, t6의 공통 소오스 단자는 일종의 종속 배치로 접속된 다른 p채널 트랜지스터 t8을 갖는 p채널 전류 뱅크의 p채널 트랜지스터 t7으로부터 제공된다. 이 p채널 트랜지스터 t8의 드레인 전극은 출력단자 k에 정상 상태 선충전 전류를 공급한다. p채널 전류 뱅크의 공통 게이트 전위는, 그러므로 바이어스 전압 vv의 레벨은 게이트-드레인 단자가 공통 게이트 상호 접속 라인에 접속되고 소오스 단자가 공급단자 vd에 접속되는 p채널 트랜지스터 t12에 의해 결정된다. 바이어스 단자 vv에 접속된 전류원은 제2도에 도시되어 있지 않다.

선충전으로 전 펄스 제어는 턴오프 신호에 의해 비작동된다. 이 신호가 상한 스위칭 레벨일 때, 출력단자 k는 n채널 트랜지스터 t14를 통하여 접지된다. 트랜지스터 t14는 또한 제어 경로 트랜지스터 t1으로 하여금 완전히 턴오프하게 하고, 따라서 누설 전류만이 다이오드 d를 통하여 흐를 수 있다.

상호 콘덕턴스 증폭기를 포함한 제어 시스템의 안정화는 상호 콘덕턴스 증폭기의 반전 및 비반전 입력간에 접속되고 3㏀의 값을 갖는 저항 R에 의하여 제1도에서 처럼 달성된다.

Claims

제1제어 경로(s1)를 포함한 주 전류 경로(h), 제2제어 경로(s2)를 포함한 기준 전류 경로(r) 및 제1 및 제2제어 경로를 병렬식으로 제어하는 제어기(st)를 갖는 전류 조정 회로에 있어서, 상기 주 전류 경로(h)는 제1공급단자(vd) 및 제1제어 경로의 입력(kd)간에 전류(=주 전류(ih))가 조정될 저임피던스 부하(d)를 포함하고; 상기 기준 전류 경로(r)는 제2제어 경로의 전류입력(kp)에 기준 전류(ir)를 공급하는 고임피던스 전류원(q)을 포함하며; 상기 제어기(st)는 반전 및 비반전 입력이 각각 제1 및 제2제어 경로의 전류 입력(kd, kp)에 결합되는 차동 증폭기(dv, tv)의 형태인 조정 증폭기를 포함하는 것을 특징으로 하는 전류 조정 회로.
제1항에 있어서, 상기 제1 및 제2제어 경로(s1, s2)는 모놀리식 집적 회로 기술을 사용하여 구현되고, 상기 제1 제어 경로(s1)의 전류 이득 또는 상호 콘덕턴스 대 상기 제2제어 경로(s2)의 전류 이득 또는 상호 콘덕턴스의 비는 상기 주 전류(ih) 대 상기 기준 전류(ir)의 비와 동일한 것을 특징으로 하는 전류 조정 회로.
제2항에 있어서, 상기 제어기(st)는 조정된 진폭을 갖는 펄스로서 주 전류(ih)를 발생하는 펄스 스위칭단(p)을 포함하는 것을 특징으로 하는 전류 조정 회로.
제3항에 있어서, 펄스간의 간격동안, 상기 펄스 스위칭단(p)이 제1제어 경로를 선충전 상태로 하는 선충전 장치(f)를 작동시키는 것을 특징으로 하는 전류 조정 회로.
제4항에 있어서, 펄스간의 간격동안, 상기 펄스 스위칭단(p)은 제2제어 경로(s2)의 전류 이득 또는 상호 콘덕턴스를 펄스 시간동안의 값보다 더큰 제2값으로 전환하고; 펄스간의 간격동안, 펄스 스위칭 단에 의해 제어되는 전류원(q)은 제2제어 경로에 기준 전류(ir)의 값보다 더 적은 값을 갖는 선충전 기준 전류(ir')를 제공하는 것을 특징으로 하는 전류 조정 회로.
제5항에 있어서, 상기 제2제어 경로(s2)와 병렬로 보조 제어 경로(t2')를 접속함으로써 상호 콘덕턴스 또는 전류 이득이 전환되는 것을 특징으로 하는 전류 조정 회로.
제1항 내지 제6항 중 어느 한 항에 있어서, 적어도 전류 조정 회로의 일부가 전계 효과 트랜지스터 기술인 CMOS 기술을 사용하여 구현되는 것을 특징으로 하는 전류 조정 회로.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 저 임피던스 부하는 적외 발광 다이오드(d)인 것을 특징으로 하는 전류 조정 회로.
제7항에 있어서, 상기 저 임피던스 부하는 적외 발광 다이오드(d)인 것을 특징으로 하는 전류 조정 회로.
제4항에 있어서, 상기 선충전 장치(f)는 턴오프 신호(of)에 의해 비작동되는 것을 특징으로 하는 전류 조정 회로.
제7항에 있어서, 상기 차동 증폭기(dv)는 제1전계 효과 트랜지스터(t1) 및 제2전계 효과 트랜지스터(t2)로서 각각 제1 및 제2제어 경로(s1,s2)로 제공하는 제1n채널 트랜지스터 및 제2n채널 트랜지스터의 게이트 단자에 접속된 출력단자(k)를 갖는 상호 콘덕턴스 증폭기(tv)인 것을 특징으로 하는 전류 조정 회로.