JP3880649B2 - 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、広い駆動範囲を有するカスコード段と、電流ミラー入力と、関連した高インピーダンスのカスコード出力との間のノードから得られる差動電流により制御回路を介して制御される電流バンクとを含むＭＯＳ技術の電流ミラーに関する。
【０００２】
【従来の技術】
特にアナログ段のモノリシック集積回路において、等しいまたは異なる電流伝達比と、１以上の電流出力とを備えた電流ミラーは多数の補助機能のために使用されている。電流ミラーの出力特性を可能な限り電圧独立的にするために、すなわち電流ミラー出力のインピーダンスをできるだけ高くするために、個々の電流ミラー出力はカスコード段として設計され、カスコードトランジスタの制御電極に対して固定した電位が補助電圧源によって生成される。非常に簡単で頻繁に使用され、ＭＯＳ技術のカスコード段を具備した電流ミラーが図１に示されている。この既知の回路の１つの欠点は、いくつかのトランジスタの飽和が特定の動作および技術依存条件下では保証されないことである。ｎ型チャンネルまたはｐ型チャンネルトランジスタの飽和領域は、既知の飽和式によって定義される：
ｎ型チャンネルトランジスタに対して、Ｖ_DS≧（Ｖ_GS−Ｖ_T ）
ｐ型チャンネルトランジスタに対して、Ｖ_DS≦（Ｖ_GS−Ｖ_T ）
図１におけるｎ型チャンネル電流ミラーの臨界的な動作状態の主要な原因は、共通のｎ型チャンネル電流バンク制御ラインのゲート電位であり、このラインは電流ミラーの入力に直接接続されている。この端子はカスコード接続された電流ミラー入力の直列結合された２つのドレイン・ソース電流路にも接続されているため、以下“電流ミラー制御トランジスタ”とも言う電流バンクトランジスタｔ1 のゲート電位は、カスコードトランジスタｔ2 のドレイン・ソース電圧の値だけそのドレイン電位より高いことが容易に明らかである。両トランジスタｔ1 およびｔ2 は飽和領域において動作されるため、飽和式から次の結果が得られる：
Ｖ_DSt2＜Ｖ_Tt1
ここで、Ｖ_DSt2はカスコードトランジスタｔ2 のドレイン・ソース電圧であり、Ｖ_Tt1 は電流バンクトランジスタｔ1 のしきい値電圧である。しきい値電圧Ｖ_T の大きさは使用される技術によって決定される。残念ながら、その負の温度係数は同じ電流に対する実効ゲート電圧の正の温度係数と逆に作用するが、チップ温度を上昇させる。
【０００３】
【発明が解決しようとする課題】
図２に示されている既知の回路はある解決方法を提供しており、この回路において電流ミラー制御トランジスタのゲート電極は制御回路によって制御され、この回路の入力には電流ミラー入力から得られる信号を供給される。したがって、実際の電流ミラーの入力電流路は、いわば電子的に開かれており、差動電流が供給された電流ミラー入力電流と電流ミラー制御トランジスタの出力電流とから形成される。差動電流がゼロになったとき、供給された入力電流は電流ミラー制御トランジスタの出力電流に等しいため、制御プロセスの所望の値が得られる。その結果、電流ミラー制御トランジスタのゲート端子の駆動電圧、したがって共通の電流バンクの制御ラインの電位は、非臨界的な値にそれ自身自動的に調節する。結果的な電位状態は、共通の電流バンク制御ラインの電位が補助電圧源の電位より実質的に低い可能性が高いため、所望の飽和状態が電流ミラー制御トランジスタおよび電流ミラーのカスコード段に対して確保されることを示している。
【０００４】
制御回路として負のフィードバック演算増幅器を含む図２の回路の基本的な欠点は、適切な減衰が与えられなければ、その結果として乱調が生じる臨界的な安定性である。他方において、通常の減衰方法は電流ミラーの周波数応答に影響を与えるため、その応答は多くの信号応用に対して遅過ぎる。さらに、回路は安定化のために１以上の付加的なキャパシタを必要とし、それは回路がモノリシック集積回路技術を使用して構成されている場合、特に欠点である。
【０００５】
したがって、本発明の目的は、要求される回路量を最小にとどめ、電流ミラーの速度をできるだけ高く維持するために広い駆動範囲を有するカスコード段を含むＭＯＳ電流ミラーの制御を改良することである。
【０００６】
【課題を解決するための手段】
この目的は本発明の電流ミラーによって達成される。本発明は、並列で配置された電流バンクトランジスタのそれぞれと直列に接続され、その出力が電流ミラー入力と電流ミラー出力とにそれぞれ接続されている第１のカスコード段と第２のカスコード段とを備えている電流バンクと、この電流バンクの共通制御ラインを制御する電流源を備えている制御回路とを具備し、この制御回路の電流源の制御入力である第２のノードは前記電流バンクの電流ミラー入力と第１のカスコード段の出力との接続点である第１のノードに結合されており、電流源の出力である第３のノードは前記電流バンクの前記共通制御ラインに結合されているＭＯＳ型構造の電流ミラーにおいて、
前記電流源は電流制御された電流源であり、その低インピーダンス制御入力である第２のノードは第１のノードに接続されて第１のノードから差電流を供給され、この差電流は電流ミラー入力に供給される電流と前記電流バンクのトランジスタを流れる電流との符号を含む差電流であり、第３のノードは制御時定数を設定するためにそれに接続された容量性負荷を有していることを特徴とする。
【０００７】
制御回路における電流源の使用は、それに接続されるゲート電極の大きさおよび個数に応じて非常に広い範囲にわたって変化することのできる共通の電流バンク制御ラインの容量性負荷が制御回路全体の支配的な極を表わし、したがって本質的に閉ループの特性を決定するという利点を有する。他の極の影響は小さい。共通の電流バンク制御ラインの容量性負荷のために、付加的な内部または外部キャパシタは一般に不要である。
【０００８】
安定特性はまたループ利得、したがって電流制御された電流源の電流伝達比に依存している。したがって、電流伝達比が値10を越えない場合、好ましい値がほぼ１である場合、入力および出力電流は大きさがほぼ等しいようにすることが有効である。電流伝達比は、電流源および電流バンクに結合されたトランジスタのＷ／Ｌ比により容易に設定されることができる。
【０００９】
低インピーダンスの電流源制御入力の電位は、ゲート回路におけるものと同じ方法で固定され、ゲート端子である基準入力は基準電圧に接続され、ソース端子である低インピーダンスの信号入力は電流源制御入力を形成する。電流源の入力および出力、したがって電圧フォロアの出力は両方向に動作し、すなわち各電流の方向は正または負のいずれかであることができることが指摘される。このような電流源は、例えばＣＭＯＳ集積に特に適した構造等の２つの相互作用する相補型電流ミラーを含んでいてもよい。電流路におけるカスコードトランジスタにより、低インピーダンスの電流入力および高インピーダンスの電流出力が可能である。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して本発明およびその他の利点をさらに詳細に説明する。
図１に示された従来技術の電流ミラーは、トランジスタｔ1 ，ｔ3 を備えたｎ型チャンネル電流バンクｍｂにおいて図示されていない電源によって生成された入力電流ｉｅを出力電流ｉａとしてミラーさせる。各出力電圧から出力電流ｉａを分離するためにカスコードトランジスタｔ4 は、電流ミラー出力ｏｍとトランジスタｔ3 のドレイン電極との間に接続されている。対称性のために、入力電流ｉｅはまた電流ミラー入力ｅｍと電流バンクトランジスタｔ1 のドレイン端子との間に接続されたカスコードトランジスタｔ2 を通過し、このトランジスタｔ1 もまた電流ミラー制御トランジスタとして機能する。カスコードトランジスタｔ2 ，ｔ4 の共通のゲート電位は、補助電流ｉｈによって形成された補助電圧ｕｈと、ダイオード接続されたｎ型チャンネルトランジスタｔ5 とに結合される。電流バンクｍｂの共通の電流バンク制御ラインｃｌは、カスコードトランジスタｔ2 のドレイン電極に接続される。ある動作条件下では２つの直列接続されたｎ型チャンネルトランジスタｔ1 ，ｔ2 のために、電流バンクトランジスタｔ1 のドレイン電位がゲート電位と比較して非常に小さくなるため、トランジスタｔ1 およびｔ2 はもはや飽和せず、その結果電流バンクトランジスタｔ1 ，ｔ3 および存在する場合別の電流バンクトランジスタの間の電流バランスが崩されることが容易に明らかになる。
【００１１】
図２において、図１の主要な欠点すなわち電流バンクトランジスタｔ1 の相対的に高いゲート電位は、実際の電流ミラーｍにおいて共通の電流バンク制御ラインを制御する制御回路ｒを設けることによって取除かれている。２個のカスコードトランジスタｔ2 ，ｔ4 に対する補助電圧ｕｈは図１の構造と同じである。補助電圧ｕｈを安定させるさらに複雑な回路は技術的に知られているが、本発明とは関係ない。図２の従来技術の電流バンク制御装置において、共通の電流バンク制御ラインは、その非反転入力が電流ミラー入力ｅｍに結合され、その反転入力が基準電圧Ｕｒに結合された演算増幅器ｏｐの出力に接続されている。非反転入力は、ＲＣ部分Ｒ，Ｃを通って共通の接地ラインＭに接続される。電流バンク制御トランジスタｔ1 によって制御され、カスコードトランジスタｔ2 を通って流れるドレインソース電流ｉ1 の大きさは、演算増幅器ｏｐの出力電圧に依存する。対照的に、電流ミラー入力ｅｍは、示されていない電源から時間と共に変化する入力電流ｉｅを供給される。２つの電流ｉｅ，ｉ1 が等しくない場合、これは結果的に差動電流ｉｄを生じさせなければならず、その差動電流ｉｄは第１のノードｋ1 から利用できるか、或はこのノードにおいて注入されなければならい。ここにおいて使用されている演算増幅器ｏｐの出力電圧は、このような増幅器が通常そうであるように、２個の演算増幅器の入力における共通モードの電圧と無関係であると仮定する。したがって、電流バンク制御ラインに対する制御電圧は、電流ミラー入力ｅｍにおける電圧と無関係になる。この分離により、電流ミラー入力ｅｍにおける電圧はまた電流バンク制御ラインの電圧より高くなることができる。ＲＣ部分のＲ，Ｃは、回路の安定性を確実にする必要がある。制御動作により、ドレインソース電流ｉ1 が変化して入力電流ｉｅに適合する。制御プロセスの究極の目的は、差動電流ｉｄがもはや流れなので、電流バンク制御ラインｃｌがその正しい電位になったときに達成される。もちろん、電流バンクｍｂの出力電流ｉａおよび、したがって実際の電流ミラーｍの出力電流は電流ｉ1 の大きさに比例して変化している。
【００１２】
上述されたように、図２の回路は非常に複雑で高価であるが、その動作は定常状態またはゆっくり変化する入力電流ｉｅに対して満足できるものである。しかしながら、入力電流ｉｅは急速に変化して、出力電流ｉａがこれらの変化に追従する場合には、閉ループの応答時間が考慮されなければならない。臨界要因は、キャパシタンスｃ1 ，ｃ2 ，ｃ3 に結合される複素周波数平面における閉ループの極およびゼロの分布である。第１のノードｋ1 は、例えば高インピーダンスの出力であり、関連した寄生キャパシタンスｃ1 と共に第１の極を形成する。第２の極は負のフィードバック演算増幅器ｏｐおよびＲＣ部分Ｒ，Ｃによって形成され、演算増幅器ｏｐの負のフィードバックがキャパシタｃ2 によって概略的に示されている。演算増幅器の正常な周波数範囲において、その出力信号は位相がその入力信号と90°異なっている。電流バンクトランジスタｔ1 ，ｔ3 のゲートキャパシタｃ3 および関連した寄生キャパシタンスは第３の極を表し、それは演算増幅器の出力抵抗と関連して効果的になる。３つの極の時定数は、閉ループを振動に容易に設定することができる位相シフトを生じさせる。これは特に、閉ループに対する結果的なゼロ／極の周波数の間隔が緊密であり、ループ利得が依然として十分大きい場合に重要である。解決方法として、ループ利得が減少されるか、またはキャパシタンスｃ3 を増加させることによって支配的な極が生成されるか、或はここではＲＣ部分Ｒ，Ｃである極がゼロによって部分的に補償される。しかしながら、制御速度が低下するため、これら方法は全て制御特性に対して悪影響を及ぼす。
【００１３】
図３には、本発明による電流ミラーの１実施形態が示されている。図１または図２と同じ素子は同じ参照符号で示されている。これは特に実際の電流ミラーｍの素子に適合する。図２と同様に、電流ミラーｍの入力電流路は開いており、供給された入力電流ｉｅおよび電流バンクｍｂの電流ｉ1 から差動電流ｉｄが形成され、それが制御回路ｒを介して電流バンク制御ラインｃｌの電位を制御する。制御回路ｒは、その低インピーダンスの制御入力が差動電流ｉｄを供給された電流制御された電流源ｑと、高インピーダンスの出力が電流バンク制御ラインｃｌに直接接続されたノードｋ3 とを含んでいる。電流バンクトランジスタｔ1 ，ｔ3 を駆動するために電流源ｑを使用することは本発明の本質的なアスペクトである。これは、特に再充電が非常に迅速な場合に、低インピーダンスの駆動が行われるように、ＭＯＳトランジスタが通例は電流制御ではなく電圧制御されると考えられるからである。電流バンクｍｂにおいて、電流源ｑの制御出力電流は電流バンクｍｂを入力電流ｉｅの変化に追従させるためにゲートキャパシタンスｃ3 に対するゲート再充電電流ｉｇとして機能する。ゲート再充電電流ｉｇにより、電流バンクトランジスタｔ1 ，ｔ3 に対する駆動電位ｕ3 は変化される。制御プロセスの目的に達した時、すなわち入力電流ｉｅが電流バンク電流ｉ1 に等しい時、第１のノードｋ1 から得られた差動電流ｉｄがゼロになり、それによって電流源ｑの出力電流ｉｇもまたゼロになる。その後にゲート駆動電位ｕ3 がその所望の値に到達して、制御プロセスが終了する。
【００１４】
制御プロセスの上記の動作は、差動電流ｉｄおよびゲート再充電電流ｉｇが共に単方向性であってはならず、電流が正または負の方向に流れることができなければならないことを示す。これは、図３における電流源ｑの構造によって実現される。ＣＭＯＳ技術で構成された回路は、その電力ドレインが少数のシャント電流路のために低いため非常に有効である。特に、４トランジスタセルｔ6 ，ｔ7 ，ｔ8 ，ｔ9 は、４個のトランジスタの全てが二重機能を実行する方法で電流源ｑに電圧フォロアｓｆとして適合する。電圧フォロアｓｆは、第１のノードｋ1 の電圧レベル、およびしたがって実際の電流ミラーｍの入力ｅｍの電位を固定するように機能する。これは、電圧フォロア入力ｋ4 と基準電圧源Ｕｒとの間の接続によって行われ、その電位ｕ4 は電圧フォロアｓｆの出力ｋ2 に伝送される。ｎ型チャンネルトランジスタｔ6 ，ｔ7 およびｐ型チャンネルトランジスタｔ8 ，ｔ9 による４トランジスタセルの対称的な設計により、正または負の電流が電圧フォロアｓｆの出力ｋ2 から利用できる。電圧フォロアｓｆの出力ｋ2 はまた電流源ｑの制御入力でもあるため、ノードｋ2 に供給された差動電流ｉｄは２つの相互作用する相補型電流ミラーｍ1 ，ｍ2 を介するノードｋ2 によりシャント電流路ｐｆにミラーされる。ノードｋ2 に供給された差動電流ｉｄはフィードバック電流ミラーｍ1 ，ｍ2 の予め定められた電流バランスを崩して差動電流ｉｄを発生させ、それはノードｋ3 から利用できる。これはゲート再充電電流ｉｇである。高インピーダンスタップｋ3 は、ｎ型チャンネルトランジスタｔ13とｐ型チャンネルトランジスタｔ9 のドレイン端子の接合点によって形成される。ｎ型チャンネルトランジスタｔ13はｎ型チャンネル電流ミラーｍ2 の出力トランジスタであり、ｐ型チャンネルトランジスタｔ9 は４トランジスタセルのｐ型チャンネル出力トランジスタである。したがって、ノードｋ3 は電流源ｑの出力を表す。実際の電流ミラーｍおよび電流源ｑの動作を別々に説明することを容易にするために、共通の接合点ｋ1 ，ｋ2 を図３に表わし、別々のノードｋ1 ，ｋ2 として説明する。
【００１５】
前に説明された基準電圧源Ｕｒの電位ｕ4 は、電流ミラー入力ｅｍのレベルｕ2 を決定する。補助電圧ｕｈの適切な選択によって、カスコード段ｔ2 ，ｔ4 に対するゲート駆動電位は簡単な方法で電流ミラー入力電圧ｕ2 より低く設定されることができる。電流源ｑの出力電圧ｕ3 は、トランジスタｔ13およびｔ9 の飽和電圧に対するものを除いて電圧ｕ2 の全体的な範囲に対応する。
【００１６】
２つの相互作用する電流ミラーｍ1 ，ｍ2 の静止状態の電流は、電圧フォロアｓｆの入力部分において電流源電流ｉ6 ，ｉ8 によって設定される。２つの電流源の間の内部結合は電流ｉ6 ，ｉ8 の大きさを等しくする。ノードｋ2 およびｋ4 の電位は等しいため、ｎ型チャンネルトランジスタｔ6 ，ｔ7 およびｐ型チャンネルトランジスタｔ8 ，ｔ9 は、同じ大きさの電流源電流ｉ6 およびｉ8 を各出力にミラーする各電流ミラーとして考えることができる。これらの電流は差動電流ｉｄと重畳され、それはある方向では電流ミラーｍ1 ，ｍ2 を通って、また別の方向ではトランジスタｔ9 を通ってノードｋ3 に供給される。各電流ミラーｍ1 ，ｍ2 が１：１の電流伝達比を有している場合、利用可能な出力電流ｉｇは供給された差動電流ｉｄと同じである。例えば 0.1乃至10の１以外の電流伝達比を有するさらに複雑な電流源回路を構成することもできる。これは、電流バンクトランジスタｔ1 ，ｔ2 の再充電に影響を与えるが、安定マージンもまた変化させる。しかしながら、後者は図３の回路構造において非常に大きい。それは支配的な時定数が高インピーダンスノードｋ3 と共に電流バンク制御ラインｃｌのゲートキャパシタンスｃ3 によって形成されるためである。ノードｋ1 に結合された寄生キャパシタンスｃ1 は、電圧フォロアｓｆの低インピーダンス出力ｋ2 だけを受ける。
【００１７】
図３における補助電圧源ｔ5 、基準電圧源Ｕｒおよび電流ｉ6 ，ｉ8 用の電流源の概略図は、安定した電圧または電流を生成するためのバンドギャップ回路の使用等の各回路機能を改良するために既知の方法を妨げるものではない。さらに、図３は電流ｉｅに対して実際の電流ミラーｍの単一の出力電流路のみを示している。さらに、任意の電流伝達比を有する電流出力は図示を簡単にするために示されていない。図３の実施例において、電流制御された電流源ｑはＣＭＯＳトランジスタを含む。電流制御された電流源ｑもまた、もちろんｎ型チャンネル技術またはｐ型チャンネル技術で構成されることができる。
【図面の簡単な説明】
【図１】カスコード段を備えた従来技術の電流ミラーの概略図。
【図２】実際の電流バンクのゲート電位が制御回路によって生成されるカスコード段を備えた従来技術の電流ミラーの概略図。
【図３】本発明にしたがって電流バンクのレベル制御が行われるカスコード段を備えた電流ミラーの好ましい実施形態を示した概略図。

Claims (7)

1. 並列で配置された電流バンクトランジスタ（ｔ1 ，ｔ 3)のそれぞれと直列に接続され、その出力が電流ミラー入力（ｅｍ）と電流ミラー出力（ｏｍ）とにそれぞれ接続されている第１のカスコード段（ｔ2)と第２のカスコード段（ｔ4)とを備えている電流バンク（ｍｂ）と、
   前記電流バンク（ｍｂ）の共通制御ライン（ｃ1)を制御する電流源（ｑ）を備えている制御回路とを具備し、
   前記制御回路の電流源（ｑ）の制御入力である第２のノード（ｋ2 ）は前記電流バンクの電流ミラー入力（ｅｍ）と第１のカスコード段（ｔ2)の出力との接続点である第１のノード（ｋ1)に結合され、
   前記電流源（ｑ）の出力である第３のノード（ｋ3)は前記電流バンク（ｍｂ）の前記共通制御ライン（ｃｌ）に結合されているＭＯＳ型構造の電流ミラーにおいて、
   前記電流源（ｑ）は電流制御された電流源であり、その低インピーダンス制御入力である第２のノード（ｋ2)は第１のノード（ｋ1)に接続されて第１のノード（ｋ1)から差電流（ｉｄ）を供給され、
   この差電流（ｉｄ）は電流ミラー入力（ｅｍ）に供給される電流（ｉｅ）と前記電流バンク（ｍｂ）のトランジスタ（ｔ1)を流れる電流（ｉ1)との差電流であり、
   前記第３のノード（ｋ3)は制御時定数を設定するためにそれに接続されている容量性負荷（ｃ3 ）を有していることを特徴とする電流ミラー。
2. 電流源（ｑ）は、入力と出力との間すなわち第２のノード（ｋ2)と第３のノード（ｋ3)との間において０．１乃至１０の範囲の電流伝達比を有している請求項１記載の電流ミラー。
3. 第２のノード（ｋ2)における電位を設定するために、電流源（ｑ）は電圧フォロア（ｓｆ）を含んでおり、この電圧フォロア（ｓｆ）の入力である第４のノード（ｋ4)が基準電圧源（Ｕ_r ）に接続され、この電圧フォロア（ｓｆ）の低インピーダンスの出力は電流源（ｑ）の入力である前記第２のノード（ｋ2)である請求項２記載の電流ミラー。
4. 電流源（ｑ）は２つの相互作用する相補型電流ミラー（ｍ1 ，ｍ2 ）を含んでいる請求項３記載の電流ミラー。
5. 前記電流源（ｑ）の相補型電流ミラー（ｍ1 ，ｍ2 ）の１つ電流路 （ｐｆ）は直列の２個の相補型トランジスタ（ｔ7 ，ｔ9 ）を備えた電圧フォロア（ｓｆ）の出力部を含んでおり、前記直列の２個の相補型トランジスタ（ｔ7 ，ｔ9 ）の共通に接続されたソース端子が第２のノード（ｋ2)を形成し、それら相補型トランジスタ（ｔ7 ，ｔ9 ）のゲート端子がそれぞれ１つのＭＯＳダイオード（ｔ6 ，ｔ8 ）を通って第４のノード（ｋ4)に接続されている請求項４記載の電流ミラー。
6. 第３のノード（ｋ3)は電流制御される電流源（ｑ）の出力として機能し、前記電流路（ｐｆ）中に配置された直列に接続された２個の相補型トランジスタ（ｔ9 ，ｔ13）の間に位置する共通に接続されたドレイン端子によって形成されている請求項５記載の電流ミラー。
7. 前記電圧フォロア（ｓｆ）は、それぞれ相補型の２個のトランジスタ（ｔ6 ，ｔ8 およびｔ7 ，ｔ9)から成る２つのトランジスタ対を構成している４個のトランジスタを具備している請求項３乃至６のいずれか１項記載の電流ミラー。

Images