JPH0750526A - 平衡型カスコード電流ミラー - Google Patents
平衡型カスコード電流ミラーInfo
- Publication number
- JPH0750526A JPH0750526A JP3312302A JP31230291A JPH0750526A JP H0750526 A JPH0750526 A JP H0750526A JP 3312302 A JP3312302 A JP 3312302A JP 31230291 A JP31230291 A JP 31230291A JP H0750526 A JPH0750526 A JP H0750526A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- electrode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
- H03F3/3455—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices with junction-FET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】 （修正有）
【目的】広範な周波数範囲にわたって出力電流が入力電
流に対応する平衡型カスコード電流ミラー装置を実現す
る。 【構成】トランジスタ２０１及び２０２のソースは電源
１０６に接続され、またそれらのドレインはそれぞれト
ランジスタ２０３及び２０４のソースに共通接続されて
いる。トランジスタ２０３及び２０４のドレインはそれ
ぞれ電源１０７及び１１０に接続され、ゲートは接地さ
れている。トランジスタ２０５のドレインは接地され、
ソースは定電流源２０７及びトランジスタ２０１及び２
０２のゲート、コンデンサ２０６に接続されている。ト
ランジスタ２０５のゲートはコンデンサ２０６の他端及
びトランジスタ２０３のドレインと、更に定電流源２０
７に接続されている。トランジスタ２０５のソース電圧
はトランジスタ２０１及び２０２のゲートに導入され、
ライン１０７への入力に従ってそれぞれトランジスタ２
０１，２０３及びトランジスタ２０２，２０４が形成す
る回路に電流を発生させる。
流に対応する平衡型カスコード電流ミラー装置を実現す
る。 【構成】トランジスタ２０１及び２０２のソースは電源
１０６に接続され、またそれらのドレインはそれぞれト
ランジスタ２０３及び２０４のソースに共通接続されて
いる。トランジスタ２０３及び２０４のドレインはそれ
ぞれ電源１０７及び１１０に接続され、ゲートは接地さ
れている。トランジスタ２０５のドレインは接地され、
ソースは定電流源２０７及びトランジスタ２０１及び２
０２のゲート、コンデンサ２０６に接続されている。ト
ランジスタ２０５のゲートはコンデンサ２０６の他端及
びトランジスタ２０３のドレインと、更に定電流源２０
７に接続されている。トランジスタ２０５のソース電圧
はトランジスタ２０１及び２０２のゲートに導入され、
ライン１０７への入力に従ってそれぞれトランジスタ２
０１，２０３及びトランジスタ２０２，２０４が形成す
る回路に電流を発生させる。
Description
【０００１】
【産業上の利用分野】本発明は、電流ミラーに関するも
のであって、更に詳細には、広範な周波数範囲に亘って
出力電流が入力電流に対応する平衡型カスコード電流ミ
ラーに関するものである。
のであって、更に詳細には、広範な周波数範囲に亘って
出力電流が入力電流に対応する平衡型カスコード電流ミ
ラーに関するものである。
【０００２】
【従来の技術】電流ミラーは、入力電流に対応する出力
電流を発生させるために電子システムにおいてしばしば
使用される。電流ミラーは、２つの分岐部乃至は電流経
路を有している。入力電流が一方の分岐部即ち電流経路
へ導入され、該分岐部即ち電流経路は第二分岐部即ち電
流経路において出力電流を発生させるために相互接続さ
れている。第二分岐部即ち電流経路からの出力は、しば
しば、増幅器に導入されて増幅を与える。
電流を発生させるために電子システムにおいてしばしば
使用される。電流ミラーは、２つの分岐部乃至は電流経
路を有している。入力電流が一方の分岐部即ち電流経路
へ導入され、該分岐部即ち電流経路は第二分岐部即ち電
流経路において出力電流を発生させるために相互接続さ
れている。第二分岐部即ち電流経路からの出力は、しば
しば、増幅器に導入されて増幅を与える。
【０００３】現在使用されている電流ミラーは、周波数
が増加すると、悪化される制限を有していることが判明
している。これは、第一経路内の個々のトランジスタの
インピーダンスが第二経路内の対応するトランジスタの
インピーダンスとマッチすることがないという事実から
発生している。第一及び第二分岐部内のトランジスタ間
のインピーダンスにおける差異は、第一経路内のトラン
ジスタがダイオードとして動作すべく接続されており、
一方第二経路内のトランジスタは共通ソース増幅器とし
て動作するという事実から発生する。集積回路チップ上
の電気回路の周波数は時間と共に次第に増加されている
ので、電流ミラー内の入力電流に対する出力電流の特性
間の差異も次第に深刻なものとなっている。このような
問題を解消すべく試みがなされているが必ずしも充分な
ものではない。
が増加すると、悪化される制限を有していることが判明
している。これは、第一経路内の個々のトランジスタの
インピーダンスが第二経路内の対応するトランジスタの
インピーダンスとマッチすることがないという事実から
発生している。第一及び第二分岐部内のトランジスタ間
のインピーダンスにおける差異は、第一経路内のトラン
ジスタがダイオードとして動作すべく接続されており、
一方第二経路内のトランジスタは共通ソース増幅器とし
て動作するという事実から発生する。集積回路チップ上
の電気回路の周波数は時間と共に次第に増加されている
ので、電流ミラー内の入力電流に対する出力電流の特性
間の差異も次第に深刻なものとなっている。このような
問題を解消すべく試みがなされているが必ずしも充分な
ものではない。
【０００４】
【課題を解決するための手段】本発明は、前述した如き
問題を解消する電流ミラーを提供している。本発明電流
ミラーは、２つの分岐部即ち電流経路を有しており、そ
のうちの一方は入力電流に対するものであり且つ他方は
出力電流に対するものである。本発明電流ミラーにおい
ては、これら２つの電流経路におけるインピーダンスの
間にはバランスされた即ち平衡型関係が与えられてい
る。更に、本発明電流ミラーは、高周波数において入力
電流における変化に対する２つの電流経路のバランスし
た即ち平衡した応答を与える。本電流ミラーは、更に、
低周波数において第一電流経路間の電流の良好なバラン
スを与えている。このように、第二電流経路における出
力電流は、従来技術におけるよりもかなり広い周波数範
囲に亘って、第一電流経路内の入力電流と対応してい
る。
問題を解消する電流ミラーを提供している。本発明電流
ミラーは、２つの分岐部即ち電流経路を有しており、そ
のうちの一方は入力電流に対するものであり且つ他方は
出力電流に対するものである。本発明電流ミラーにおい
ては、これら２つの電流経路におけるインピーダンスの
間にはバランスされた即ち平衡型関係が与えられてい
る。更に、本発明電流ミラーは、高周波数において入力
電流における変化に対する２つの電流経路のバランスし
た即ち平衡した応答を与える。本電流ミラーは、更に、
低周波数において第一電流経路間の電流の良好なバラン
スを与えている。このように、第二電流経路における出
力電流は、従来技術におけるよりもかなり広い周波数範
囲に亘って、第一電流経路内の入力電流と対応してい
る。
【０００５】本発明の一実施例においては、平衡型カス
コード電流ミラーが提供され、それは、第一及び第二ト
ランジスタにより構成される第一電流経路と、第三及び
第四トランジスタにより構成される第二電流経路とを有
している。各電流経路は、このような電流経路内にトラ
ンジスタのソース及びドレインを有することが可能であ
る。第一及び第三トランジスタのゲート間に夫々接続が
延在しており且つ第二及び第四トランジスタのゲート間
に接続が設けられており、第一及び第二トランジスタに
実質的に同一のソース、ゲート、ドレインインピーダン
スを与えている。入力電流が第二トランジスタのドレイ
ンへ導入され、且つ実質的に同一の特性を有する出力電
流が第四トランジスタのドレインから得られる。
コード電流ミラーが提供され、それは、第一及び第二ト
ランジスタにより構成される第一電流経路と、第三及び
第四トランジスタにより構成される第二電流経路とを有
している。各電流経路は、このような電流経路内にトラ
ンジスタのソース及びドレインを有することが可能であ
る。第一及び第三トランジスタのゲート間に夫々接続が
延在しており且つ第二及び第四トランジスタのゲート間
に接続が設けられており、第一及び第二トランジスタに
実質的に同一のソース、ゲート、ドレインインピーダン
スを与えている。入力電流が第二トランジスタのドレイ
ンへ導入され、且つ実質的に同一の特性を有する出力電
流が第四トランジスタのドレインから得られる。
【０００６】第二トランジスタのドレインにおける入力
電流に対応する高周波数における第一電流経路を介して
の電流の流れを発生させるために、第二トランジスタの
ドレインと第一トランジスタのゲートとの間に容量を接
続させることが可能である。第五トランジスタを定電流
源を有する回路内に接続して、第一及び第二トランジス
タを介しての電流が低周波数における入力電流と等しい
ように制御することが可能である。第五トランジスタの
ゲートは、第二トランジスタのドレインへ接続すること
が可能であり、第五トランジスタのソースは第一トラン
ジスタのゲートへ接続して、この電流調節を与えること
が可能である。第二及び第四トランジスタのゲートと第
五トランジスタのドレインとは、例えば接地等のような
共通基準電圧を有することが可能である。
電流に対応する高周波数における第一電流経路を介して
の電流の流れを発生させるために、第二トランジスタの
ドレインと第一トランジスタのゲートとの間に容量を接
続させることが可能である。第五トランジスタを定電流
源を有する回路内に接続して、第一及び第二トランジス
タを介しての電流が低周波数における入力電流と等しい
ように制御することが可能である。第五トランジスタの
ゲートは、第二トランジスタのドレインへ接続すること
が可能であり、第五トランジスタのソースは第一トラン
ジスタのゲートへ接続して、この電流調節を与えること
が可能である。第二及び第四トランジスタのゲートと第
五トランジスタのドレインとは、例えば接地等のような
共通基準電圧を有することが可能である。
【０００７】
【実施例】図１は、従来技術の電流ミラー１００の一例
を示している。この電流ミラーは、図示した如く、四つ
のトランジスタ１０１，１０２，１０３，１０４を有し
ている。これらのトランジスタはＣＭＯＳプロセスによ
り形成されたものとして且つＰ型のトランジスタを構成
するものとして図示されている。しかしながら、これら
のトランジスタは、ＣＭＯＳプロセスにより製造するＮ
−型のトランジスタとすることも可能であり、又は、例
えばバイポーラプロセス等のようなその他のプロセスに
より製造することも可能である。
を示している。この電流ミラーは、図示した如く、四つ
のトランジスタ１０１，１０２，１０３，１０４を有し
ている。これらのトランジスタはＣＭＯＳプロセスによ
り形成されたものとして且つＰ型のトランジスタを構成
するものとして図示されている。しかしながら、これら
のトランジスタは、ＣＭＯＳプロセスにより製造するＮ
−型のトランジスタとすることも可能であり、又は、例
えばバイポーラプロセス等のようなその他のプロセスに
より製造することも可能である。
【０００８】図１に示した電流ミラー１００において
は、トランジスタ１０１及び１０２のソースは正電圧の
供給源１０６へ接続させることが可能である。トランジ
スタ１０１のゲート及びドレインはトランジスタ１０３
のソースへ共通接続されると共にトランジスタ１０２の
ゲートへ接続されている。トランジスタ１０３のゲート
及びドレインはライン１０７と共通接続されると共にト
ランジスタ１０４のゲートと接続されている。トランジ
スタ１０２のドレインはトランジスタ１０４のソースへ
接続されており、且つトランジスタ１０４のドレインは
電流出力を供給するライン１１０へ接続されている。
は、トランジスタ１０１及び１０２のソースは正電圧の
供給源１０６へ接続させることが可能である。トランジ
スタ１０１のゲート及びドレインはトランジスタ１０３
のソースへ共通接続されると共にトランジスタ１０２の
ゲートへ接続されている。トランジスタ１０３のゲート
及びドレインはライン１０７と共通接続されると共にト
ランジスタ１０４のゲートと接続されている。トランジ
スタ１０２のドレインはトランジスタ１０４のソースへ
接続されており、且つトランジスタ１０４のドレインは
電流出力を供給するライン１１０へ接続されている。
【０００９】図１に示した実施例においては、ライン１
０７へ導入される入力電流はトランジスタ１０１及び１
０３により画定される電流経路を介して流れる。その結
果トランジスタ１０１のドレイン及びゲート上及びトラ
ンジスタ１０３のドレイン及びゲート上に発生される電
圧は、夫々、トランジスタ１０２及び１０４のゲートへ
導入される。これは、理論的には、ライン１０７上の電
流入力にマッチする電流出力をライン１１０上に発生さ
せる。ライン１１０上の電流出力は、増幅器段（不図
示）へ導入させることが可能である。
０７へ導入される入力電流はトランジスタ１０１及び１
０３により画定される電流経路を介して流れる。その結
果トランジスタ１０１のドレイン及びゲート上及びトラ
ンジスタ１０３のドレイン及びゲート上に発生される電
圧は、夫々、トランジスタ１０２及び１０４のゲートへ
導入される。これは、理論的には、ライン１０７上の電
流入力にマッチする電流出力をライン１１０上に発生さ
せる。ライン１１０上の電流出力は、増幅器段（不図
示）へ導入させることが可能である。
【００１０】図１に示した電流ミラーの場合には幾つか
の本質的な欠点が存在しており、特に高周波数において
そのことがいえる。それは、この電流ミラーは高周波数
において特にバランス即ち平衡されていないという事実
から発生するものである。例えば、トランジスタ１０１
のドレイン及びゲートは共通接続されているが、トラン
ジスタ１０２のドレイン及びゲートは共通接続されてい
ない。同様に、トランジスタ１０３のドレイン及びゲー
トは共通接続されているが、トランジスタ１０４のドレ
イン及びゲートは共通接続されていない。このことは、
高周波数においてトランジスタ１０１のドレインにより
みられるインピーダンスを、そのような高周波数におい
てトランジスタ１０２のドレイン／ソースによりみられ
るインピーダンスよりもかなり小さいものとさせるから
である。このインピーダンス差は、高周波数において、
電流ミラー１００の電流バランスをアップセットさせ
る。高周波数において電流ミラー１００における別の問
題は、ライン１０７上の入力電流が、トランジスタ１０
１及び１０２のゲート容量を充電する前に、トランジス
タ１０３のインピーダンスを介して初期的に通過すると
いう点である。電流ミラー１００における特定の位相遅
延の場合には、トランジスタ１０３が存在することによ
り、ライン１０７上の電流入力とトランジスタ１０１の
ゲートとの間の電流経路内にトランジスタ１０３が存在
しなかった場合よりも少なくとも２倍低いものとさせ
る。
の本質的な欠点が存在しており、特に高周波数において
そのことがいえる。それは、この電流ミラーは高周波数
において特にバランス即ち平衡されていないという事実
から発生するものである。例えば、トランジスタ１０１
のドレイン及びゲートは共通接続されているが、トラン
ジスタ１０２のドレイン及びゲートは共通接続されてい
ない。同様に、トランジスタ１０３のドレイン及びゲー
トは共通接続されているが、トランジスタ１０４のドレ
イン及びゲートは共通接続されていない。このことは、
高周波数においてトランジスタ１０１のドレインにより
みられるインピーダンスを、そのような高周波数におい
てトランジスタ１０２のドレイン／ソースによりみられ
るインピーダンスよりもかなり小さいものとさせるから
である。このインピーダンス差は、高周波数において、
電流ミラー１００の電流バランスをアップセットさせ
る。高周波数において電流ミラー１００における別の問
題は、ライン１０７上の入力電流が、トランジスタ１０
１及び１０２のゲート容量を充電する前に、トランジス
タ１０３のインピーダンスを介して初期的に通過すると
いう点である。電流ミラー１００における特定の位相遅
延の場合には、トランジスタ１０３が存在することによ
り、ライン１０７上の電流入力とトランジスタ１０１の
ゲートとの間の電流経路内にトランジスタ１０３が存在
しなかった場合よりも少なくとも２倍低いものとさせ
る。
【００１１】図２は平衡型カスコード電流ミラー２００
を示しており、それは、本発明の一実施例に基づいて構
成されており且つ図１に示した従来例に関する上述した
如き欠点を解消している。図２に示した実施例において
は、電流入力はライン１０７上に供給され、且つ電流出
力は図１に示した例における如く、ライン１１０から得
られる。図２に示した実施例は、更に、トランジスタ２
０１，２０２，２０３，２０４を有しており、それら
は、ＣＭＯＳプロセスにより製造することが可能であり
且つＰ型トランジスタを有することが可能である。しか
しながら、図１に示した例における如く、該トランジス
タは、その他のプロセスにより製造することも可能であ
り且つＰ型以外のトランジスタとすることも可能であ
る。
を示しており、それは、本発明の一実施例に基づいて構
成されており且つ図１に示した従来例に関する上述した
如き欠点を解消している。図２に示した実施例において
は、電流入力はライン１０７上に供給され、且つ電流出
力は図１に示した例における如く、ライン１１０から得
られる。図２に示した実施例は、更に、トランジスタ２
０１，２０２，２０３，２０４を有しており、それら
は、ＣＭＯＳプロセスにより製造することが可能であり
且つＰ型トランジスタを有することが可能である。しか
しながら、図１に示した例における如く、該トランジス
タは、その他のプロセスにより製造することも可能であ
り且つＰ型以外のトランジスタとすることも可能であ
る。
【００１２】図２に示した実施例は、正電圧の供給源１
０６を有している。この供給源は、トランジスタ２０１
及び２０２のソースへ接続されている。トランジスタ２
０１のドレインは、トランジスタ２０３のソースと共通
接続されている。トランジスタ２０５のドレインは、例
えば接地等のような基準電圧源へ接続されている。同様
に、トランジスタ２０２のドレインはトランジスタ２０
４のソースと共通接続されている。トランジスタ２０４
のドレインは電流出力を与えるライン１１０と接続され
ている。トランジスタ２０３及び２０４のゲートは、例
えば接地等のような基準電圧と共通接続されている。
０６を有している。この供給源は、トランジスタ２０１
及び２０２のソースへ接続されている。トランジスタ２
０１のドレインは、トランジスタ２０３のソースと共通
接続されている。トランジスタ２０５のドレインは、例
えば接地等のような基準電圧源へ接続されている。同様
に、トランジスタ２０２のドレインはトランジスタ２０
４のソースと共通接続されている。トランジスタ２０４
のドレインは電流出力を与えるライン１１０と接続され
ている。トランジスタ２０３及び２０４のゲートは、例
えば接地等のような基準電圧と共通接続されている。
【００１３】トランジスタ２０３のドレインからトラン
ジスタ２０５のゲート及びコンデンサ２０６の一方の端
子へ接続が形成されており、該コンデンサの他方の端子
はトランジスタ２０１及び２０２のゲートと接続されて
いる。トランジスタ２０３のドレインもトランジスタ２
０５のゲートへ接続されており、トランジスタ２０５の
ドレインは例えば接地等のような基準電圧へ接続されて
いる。トランジスタ２０５のソースはトランジスタ２０
１及び２０２のゲートへ接続されている。定電流源２０
７は、トランジスタ２０５のソースと電圧供給源１０６
との間に接続されている。
ジスタ２０５のゲート及びコンデンサ２０６の一方の端
子へ接続が形成されており、該コンデンサの他方の端子
はトランジスタ２０１及び２０２のゲートと接続されて
いる。トランジスタ２０３のドレインもトランジスタ２
０５のゲートへ接続されており、トランジスタ２０５の
ドレインは例えば接地等のような基準電圧へ接続されて
いる。トランジスタ２０５のソースはトランジスタ２０
１及び２０２のゲートへ接続されている。定電流源２０
７は、トランジスタ２０５のソースと電圧供給源１０６
との間に接続されている。
【００１４】ライン１０７上の電流入力に従って、トラ
ンジスタ２０１及び２０３により画定される電流経路を
介して電流が流れる。トランジスタ２０１及び２０３を
介しての電流の流れは、ライン１０７上の電流入力にお
ける高速の変化を、これらの高速の変化がその他の構成
要素を介して通過することを必要とすることなしに、ト
ランジスタ２０１及び２０２のゲートへ直接的に結合さ
せる容量２０６によって高周波数において容易化されて
いる。例えば、ライン１０７上の電流入力が迅速に増加
すると、トランジスタ２０１及び２０２のゲートへ容量
２０６を介して導入される電圧は迅速に減少し且つトラ
ンジスタ２０１及び２０２を介しての電流を増加させ
る。このように、トランジスタ２０１及び２０３によっ
て画定される経路及びトランジスタ２０２及び２０４に
よって画定される経路内の電流変化は、高周波数におい
て、ライン１０７上の電流入力における変化とマッチす
る。該電流経路における変化は、トランジスタ２０１及
び２０２が夫々低負荷インピーダンスをみるという事実
により容易化されている。該負荷インピーダンスは、ゲ
ートを接地したトランジスタ２０３及び２０４により与
えられるので、それらは低い値である。理解される如
く、トランジスタ２０２及び２０４によって画定される
経路を介して流れる電流は、トランジスタ２０１及び２
０３を介して流れる電流と等しい。なぜならば、トラン
ジスタ２０２及び２０４のインピーダンスは、夫々、ト
ランジスタ２０１及び２０３のインピーダンスとマッチ
しているからである。
ンジスタ２０１及び２０３により画定される電流経路を
介して電流が流れる。トランジスタ２０１及び２０３を
介しての電流の流れは、ライン１０７上の電流入力にお
ける高速の変化を、これらの高速の変化がその他の構成
要素を介して通過することを必要とすることなしに、ト
ランジスタ２０１及び２０２のゲートへ直接的に結合さ
せる容量２０６によって高周波数において容易化されて
いる。例えば、ライン１０７上の電流入力が迅速に増加
すると、トランジスタ２０１及び２０２のゲートへ容量
２０６を介して導入される電圧は迅速に減少し且つトラ
ンジスタ２０１及び２０２を介しての電流を増加させ
る。このように、トランジスタ２０１及び２０３によっ
て画定される経路及びトランジスタ２０２及び２０４に
よって画定される経路内の電流変化は、高周波数におい
て、ライン１０７上の電流入力における変化とマッチす
る。該電流経路における変化は、トランジスタ２０１及
び２０２が夫々低負荷インピーダンスをみるという事実
により容易化されている。該負荷インピーダンスは、ゲ
ートを接地したトランジスタ２０３及び２０４により与
えられるので、それらは低い値である。理解される如
く、トランジスタ２０２及び２０４によって画定される
経路を介して流れる電流は、トランジスタ２０１及び２
０３を介して流れる電流と等しい。なぜならば、トラン
ジスタ２０２及び２０４のインピーダンスは、夫々、ト
ランジスタ２０１及び２０３のインピーダンスとマッチ
しているからである。
【００１５】図２に示した電流ミラーは、更に、低周波
数において及びＤＣにおいても良好に動作する。このこ
とは、トランジスタ２０５のゲートからトランジスタ２
０５のソースへ電流入力ライン１０７上の電圧の低周波
数結合を与えるトランジスタ２０５の動作から発生す
る。トランジスタ２０５のソース上の電圧は、トランジ
スタ２０１及び２０２のゲートへ導入され、ライン１０
７上の電流入力に従って、トランジスタ２０１及び２０
３によって画定される経路及びトランジスタ２０２及び
２０４によって画定される経路を介して電流の流れを発
生させる。
数において及びＤＣにおいても良好に動作する。このこ
とは、トランジスタ２０５のゲートからトランジスタ２
０５のソースへ電流入力ライン１０７上の電圧の低周波
数結合を与えるトランジスタ２０５の動作から発生す
る。トランジスタ２０５のソース上の電圧は、トランジ
スタ２０１及び２０２のゲートへ導入され、ライン１０
７上の電流入力に従って、トランジスタ２０１及び２０
３によって画定される経路及びトランジスタ２０２及び
２０４によって画定される経路を介して電流の流れを発
生させる。
【００１６】トランジスタ２０５の動作は特別の例を検
討することにより更に理解することが可能である。低周
波数において、トランジスタ２０１のゲート上の電圧
が、ライン１０７上の電流入力とマッチさせるためにト
ランジスタ２０１及び２０３を介して充分な電流の流れ
を発生させるには正過ぎるものと仮定する。トランジス
タ２０１を介しての電流の流れは低いので、トランジス
タ２０３を介しての電流も低い。このことは、トランジ
スタ２０３のドレイン及びトランジスタ２０５のゲート
上の電圧を低くさせる。
討することにより更に理解することが可能である。低周
波数において、トランジスタ２０１のゲート上の電圧
が、ライン１０７上の電流入力とマッチさせるためにト
ランジスタ２０１及び２０３を介して充分な電流の流れ
を発生させるには正過ぎるものと仮定する。トランジス
タ２０１を介しての電流の流れは低いので、トランジス
タ２０３を介しての電流も低い。このことは、トランジ
スタ２０３のドレイン及びトランジスタ２０５のゲート
上の電圧を低くさせる。
【００１７】電流源２０７の動作の結果としてトランジ
スタ２０５を介しての電流は一定であるので、トランジ
スタ２０５のソース上の電圧は、トランジスタ２０５の
ゲート上の電圧における減少に従って減少する。トラン
ジスタ２０５のソース上の減少した電圧は、トランジス
タ２０１及び２０２のゲートへ導入され、これらのトラ
ンジスタを介しての電流を増加させる。このように、ト
ランジスタ２０５は低周波数においてサーボ経路を提供
し、トランジスタ２０１及び２０３によって画定される
経路及びトランジスタ２０２及び２０４によって画定さ
れる経路を介しての電流をライン１０７上の電流入力に
従って調節する。
スタ２０５を介しての電流は一定であるので、トランジ
スタ２０５のソース上の電圧は、トランジスタ２０５の
ゲート上の電圧における減少に従って減少する。トラン
ジスタ２０５のソース上の減少した電圧は、トランジス
タ２０１及び２０２のゲートへ導入され、これらのトラ
ンジスタを介しての電流を増加させる。このように、ト
ランジスタ２０５は低周波数においてサーボ経路を提供
し、トランジスタ２０１及び２０３によって画定される
経路及びトランジスタ２０２及び２０４によって画定さ
れる経路を介しての電流をライン１０７上の電流入力に
従って調節する。
【００１８】図３に示した回路は、容量２０６の代わり
にトランジスタ３０６を有している点を除いて、図２に
示した回路と同一である。トランジスタ３０６のゲート
はトランジスタ２０３のドレインへ接続されており、ト
ランジスタ３０６のソース及びドレインはトランジスタ
２０１及び２０２のゲートへ接続されている。トランジ
スタ３０６は、コンデンサ２０６に関して上述したのと
同様の態様で動作する。
にトランジスタ３０６を有している点を除いて、図２に
示した回路と同一である。トランジスタ３０６のゲート
はトランジスタ２０３のドレインへ接続されており、ト
ランジスタ３０６のソース及びドレインはトランジスタ
２０１及び２０２のゲートへ接続されている。トランジ
スタ３０６は、コンデンサ２０６に関して上述したのと
同様の態様で動作する。
【００１９】本発明を構成する電流ミラーは従来技術と
比較して幾つかの重要な利点を有している。そのような
利点のうちの１つは、それが良好にバランス即ち平衡さ
れているということである。別の利点は、入力及び出力
電流経路の各々においてマッチした低インピーダンスを
与えるためにカスコードトランジスタを有しているとい
うことである。更に別の利点は、本電流ミラーは、ライ
ン１０７上の電流入力における高周波数での変化に迅速
に応答することである。更に、トランジスタ２０１及び
２０３によって画定される経路及びトランジスタ２０２
及び２０４によって画定される経路を介しての電流は、
低周波数において調節され、これらの経路を介しての電
流がライン１０７上の電流入力とマッチすることを確保
していることである。
比較して幾つかの重要な利点を有している。そのような
利点のうちの１つは、それが良好にバランス即ち平衡さ
れているということである。別の利点は、入力及び出力
電流経路の各々においてマッチした低インピーダンスを
与えるためにカスコードトランジスタを有しているとい
うことである。更に別の利点は、本電流ミラーは、ライ
ン１０７上の電流入力における高周波数での変化に迅速
に応答することである。更に、トランジスタ２０１及び
２０３によって画定される経路及びトランジスタ２０２
及び２０４によって画定される経路を介しての電流は、
低周波数において調節され、これらの経路を介しての電
流がライン１０７上の電流入力とマッチすることを確保
していることである。
【００２０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 従来技術の電流ミラーを示した概略回路図。
【図２】 本発明の一実施例に基づいて構成された平衡
型カスコード電流ミラーを示した概略回路図。
型カスコード電流ミラーを示した概略回路図。
【図３】 図２におけるコンデンサとして機能するトラ
ンジスタを有する平衡型カスコード電流ミラーを示した
概略回路図。
ンジスタを有する平衡型カスコード電流ミラーを示した
概略回路図。
１０７ 電流入力 １１０ 電流出力 ２００ 平衡型カスコード電流ミラー ２０１，２０３ 第一及び第二トランジスタ ２０２，２０４ 第三及び第四トランジスタ ２０５ 第五トランジスタ ２０６ コンデンサ（容量） ２０７ 定電流源
Claims (12)
- 【請求項１】 第一の特定の負荷インピーダンスを有す
る第一トランジスタが設けられており、前記第一トラン
ジスタのものに対応する負荷インピーダンスを与える第
二トランジスタが設けられており、前記第一トランジス
タと直列回路状に接続されており且つ第二の特定の負荷
インピーダンスを与える第三トランジスタが設けられて
おり、前記第二トランジスタと直列回路状に接続されて
おり且つ前記第三トランジスタのものに対応する負荷イ
ンピーダンスを与える第四トランジスタが設けられてお
り、前記第三トランジスタへ入力電流を導入する第一手
段が設けられており、前記第四トランジスタから出力電
流を得る第二手段が設けられており、前記第一及び第三
トランジスタの間に接続されており前記第三トランジス
タへ導入された入力電流に従って前記第一及び第二トラ
ンジスタを介して流れる電流の流れを調節するために前
記第三トランジスタから前記第一トランジスタへ高周波
数での電圧を導入する第三手段が設けられており、前記
第一及び第二トランジスタ間に接続されており前記第三
トランジスタへ入力される電流に従って低周波数で前記
第一及び第二トランジスタを介しての電流を調節する第
四手段が設けられており、前記第一及び第三トランジス
タは、夫々、前記第一及び第三トランジスタを介するも
のと同一の電流の流れを前記第二及び第四トランジスタ
を介して発生するために前記第二及び第四トランジスタ
へ接続されていることを特徴とする電流ミラー。 - 【請求項２】 請求項１において、前記第三手段が、前
記第三トランジスタへ導入される入力電流に従って前記
第一及び第二トランジスタを介しての電流の流れを調節
するために前記第三トランジスタから前記第一トランジ
スタへ高周波数において電圧を導入するために前記第一
及び第三トランジスタ間に接続されている容量を有する
ことを特徴とする電流ミラー。 - 【請求項３】 請求項１において、前記第四手段が、前
記第三トランジスタへ印加された入力電流に従って前記
第一及び第三トランジスタを介しての電流を調節するた
めに前記第一トランジスタへバイアスを印加するために
前記第一及び第三トランジスタへ接続されている第五ト
ランジスタを有することを特徴とする電流ミラー。 - 【請求項４】 請求項３において、前記第四手段が、更
に、前記第五トランジスタを介して実質的に一定の電流
の流れを発生させるために前記第五トランジスタと直列
した定電流源を有することを特徴とする電流ミラー。 - 【請求項５】 第一及び第二トランジスタを有する第一
電流経路が設けられており、前記第一電流経路を介して
の電流の流れを得るために前記第二トランジスタへ入力
電流を導入する第一手段が設けられており、第三及び第
四トランジスタを有する第二電流経路が設けられてお
り、前記第一トランジスタにおけるインピーダンスに対
応するインピーダンスを前記第二トランジスタに与える
ために且つ前記第三トランジスタにおけるインピーダン
スに対応するインピーダンスを前記第四トランジスタに
与えるために且つ前記第一電流経路を介しての電流の流
れを対応する電流の流れを前記第二電流経路を介して与
えるために前記第一及び第三トランジスタと前記第二及
び第四トランジスタとを接続する第二手段が設けられて
おり、前記第一電流経路へ導入される入力電流に従って
前記第一トランジスタの高周波数へバイアスを与えるた
めに前記第一及び第二トランジスタを結合する第三手段
が設けられており、前記第二トランジスタへ導入される
入力電流に従って前記第一及び第二トランジスタを介し
ての入力電流の流れを調節するために前記第一トランジ
スタの低周波数へバイアスを与えるために前記第一及び
第二トランジスタを結合する第四手段が設けられている
ことを特徴とする電流ミラー。 - 【請求項６】 請求項５において、前記第三手段が、前
記第一電流経路を介しての入力電流の流れを与えるため
に高周波数において前記第一及び第三トランジスタを結
合するコンデンサを有することを特徴とする電流ミラ
ー。 - 【請求項７】 請求項５において、前記第四手段が、前
記第一及び第二トランジスタを介しての電流を前記入力
電流へ適合すべく調節するために前記第一及び第二トラ
ンジスタを介しての電流と入力電流との間の差異に従っ
てバイアスされる第五トランジスタを有することを特徴
とする電流ミラー。 - 【請求項８】 請求項５において、前記第三手段は、前
記第一電流経路を介して入力電流の流れを与えるために
高周波数において前記第一及び第三トランジスタを結合
するコンデンサを有しており、且つ前記第四手段が第五
トランジスタを有すると共に前記第五トランジスタを介
して実質的に一定の電流を与える定電流源を有してお
り、前記第四手段が前記第一及び第二トランジスタを介
しての電流における変動に従って可変的にバイアスされ
て前記第一電流経路を介しての電流を調節し前記入力電
流へ適合させることを特徴とする電流ミラー。 - 【請求項９】 各々が第一、第二、第三電極を有する第
一、第二、第三、第四トランジスタが設けられており、
前記第一及び第二トランジスタの第一及び第三電極と共
に第一電流経路を画定する第一手段が設けられており、
前記第二及び第四トランジスタの第一及び第三電極と共
に第二電流経路を画定する第二手段が設けられており、
前記第二及び第四トランジスタの第二電極を接続するた
めに前記第一及び第三手段の第二電極を接続する第三ト
ランジスタ手段が設けられており、前記第二トランジス
タの第三電極へ入力電流を供給する第四手段が設けられ
ており、前記第四トランジスタの第三電極から出力電流
を供給する第五手段が設けられており、高周波数におい
て前記第一及び第二トランジスタを介して入力電流の流
れを得るために高周波数において前記第一トランジスタ
の第二電極と前記第二トランジスタの第三電極とを結合
する第六手段が設けられており、前記第二トランジスタ
の第三電極への入力電流に従って前記第一及び第二トラ
ンジスタを介しての電流の流れを制御するために低周波
数において前記第一トランジスタの第二電極と第二トラ
ンジスタの第三電極とを結合する第七手段が設けられて
いることを特徴とする電流ミラー。 - 【請求項１０】 請求項９において、前記第六手段が、
前記第二トランジスタの第三電極と前記第一トランジス
タの第二電極との間に接続されており且つ第一及び第二
トランジスタを介しての電流を入力電流と等しく維持す
るために、入力電流における変化の結果として前記第二
トランジスタの第三電極上の電圧における高周波数にお
いて発生される変化を前記第一トランジスタの第二電極
へパスさせるための値を有するコンデンサを有すること
を特徴とする電流ミラー。 - 【請求項１１】 請求項９において、前記第七手段が、
第一、第二、第三電極を有する第五トランジスタを有す
ると共に、定電流源を有しており、前記第五トランジス
タの第二電極が前記第二トランジスタの第三電極上の電
圧により低周波数でバイアスされており、前記定電流源
は前記第二トランジスタの第三電極上の電圧に従って低
周波数において前記第一トランジスタの第二電極をバイ
アスするために前記第五トランジスタの第一及び第三電
極を有する回路内に接続されていることを特徴とする電
流ミラー。 - 【請求項１２】 請求項１１において、前記第六手段
が、前記第二トランジスタの第三電極と前記第一トラン
ジスタの第二電極との間に接続されており且つ前記第一
及び第二トランジスタを介しての電流を前記入力電流と
等しく維持するために、入力電流における変化の結果と
して前記第二トランジスタの第三電極上の電圧における
高周波数において発生された変化を前記第二トランジス
タの第三電極へパスさせるための値を有するコンデンサ
を有しており、前記第三及び第四トランジスタの第二電
極と前記第五トランジスタの第三電極が共通基準電圧を
有することを特徴とする電流ミラー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US619399 | 1990-11-29 | ||
| US07/619,399 US5099205A (en) | 1990-11-29 | 1990-11-29 | Balanced cascode current mirror |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750526A true JPH0750526A (ja) | 1995-02-21 |
| JP3200122B2 JP3200122B2 (ja) | 2001-08-20 |
Family
ID=24481767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31230291A Expired - Fee Related JP3200122B2 (ja) | 1990-11-29 | 1991-11-27 | 平衡型カスコード電流ミラー |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5099205A (ja) |
| EP (1) | EP0488315B1 (ja) |
| JP (1) | JP3200122B2 (ja) |
| CA (1) | CA2056098C (ja) |
| DE (1) | DE69128911T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5257039A (en) * | 1991-09-23 | 1993-10-26 | Eastman Kodak Company | Non-impact printhead and driver circuit for use therewith |
| GB9300155D0 (en) * | 1993-01-06 | 1993-03-03 | Philips Electronics Uk Ltd | Electrical circuit arrangement |
| EP0616423B1 (en) * | 1993-03-16 | 1997-12-03 | Alcatel | Differential pair arrangement |
| US5359296A (en) * | 1993-09-10 | 1994-10-25 | Motorola Inc. | Self-biased cascode current mirror having high voltage swing and low power consumption |
| DE19507155C1 (de) * | 1995-03-01 | 1996-08-14 | Itt Ind Gmbh Deutsche | Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen |
| US5680038A (en) * | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
| TW412738B (en) * | 1998-03-09 | 2000-11-21 | Koninkl Philips Electronics Nv | Optical read/write apparatus |
| US5892356A (en) * | 1998-05-01 | 1999-04-06 | Burr-Brown Corporation | High impedance large output voltage regulated cascode current mirror structure and method |
| US6100834A (en) * | 1998-05-15 | 2000-08-08 | Pairgain Technologies, Inc. | Recursive multi-bit ADC with predictor |
| US6211659B1 (en) * | 2000-03-14 | 2001-04-03 | Intel Corporation | Cascode circuits in dual-Vt, BICMOS and DTMOS technologies |
| US6617915B2 (en) * | 2001-10-24 | 2003-09-09 | Zarlink Semiconductor (U.S.) Inc. | Low power wide swing current mirror |
| JP2003283271A (ja) | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
| TWI220701B (en) * | 2002-12-26 | 2004-09-01 | Winbond Electronics Corp | Current mirror operated by low voltage |
| US7859223B2 (en) * | 2007-01-31 | 2010-12-28 | Analog Devices, Inc. | Battery montoring apparatus and daisy chain interface suitable for use in a battery monitoring apparatus |
| US8130000B2 (en) * | 2007-03-02 | 2012-03-06 | Analog Devices, Inc. | Methods and apparatus for battery monitoring |
| EP2425238B1 (en) * | 2009-05-01 | 2018-10-17 | Analog Devices, Inc. | An addressable integrated circuit and method thereof |
| US20100277231A1 (en) * | 2009-05-01 | 2010-11-04 | Analog Devices, Inc. | filtering on current mode daisy chain inputs |
| US9261568B2 (en) | 2011-02-07 | 2016-02-16 | Analog Devices, Inc. | Diagnostic method to monitor battery cells of safety-critical systems |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925718A (en) * | 1974-11-26 | 1975-12-09 | Rca Corp | Current mirror and degenerative amplifier |
| US4686487A (en) * | 1986-07-28 | 1987-08-11 | Commodore Business Machines, Inc. | Current mirror amplifier |
| US4769619A (en) * | 1986-08-21 | 1988-09-06 | Tektronix, Inc. | Compensated current mirror |
| US4866399A (en) * | 1988-10-24 | 1989-09-12 | Delco Electronics Corporation | Noise immune current mirror |
| US4882548A (en) * | 1988-12-22 | 1989-11-21 | Delco Electronics Corporation | Low distortion current mirror |
-
1990
- 1990-11-29 US US07/619,399 patent/US5099205A/en not_active Expired - Lifetime
-
1991
- 1991-11-25 CA CA002056098A patent/CA2056098C/en not_active Expired - Lifetime
- 1991-11-27 JP JP31230291A patent/JP3200122B2/ja not_active Expired - Fee Related
- 1991-11-28 DE DE69128911T patent/DE69128911T2/de not_active Expired - Lifetime
- 1991-11-28 EP EP91120436A patent/EP0488315B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2056098C (en) | 1997-09-30 |
| US5099205A (en) | 1992-03-24 |
| EP0488315A2 (en) | 1992-06-03 |
| EP0488315A3 (en) | 1993-03-31 |
| JP3200122B2 (ja) | 2001-08-20 |
| CA2056098A1 (en) | 1992-05-30 |
| DE69128911D1 (de) | 1998-03-19 |
| EP0488315B1 (en) | 1998-02-11 |
| DE69128911T2 (de) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200122B2 (ja) | 平衡型カスコード電流ミラー | |
| US4933644A (en) | Common-mode feedback bias generator for operational amplifiers | |
| US6392490B1 (en) | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers | |
| US5045806A (en) | Offset compensated amplifier | |
| JP2665025B2 (ja) | 増幅器回路 | |
| JPH11272346A (ja) | 電流ソース | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
| US5455539A (en) | Device for regulating the common mode voltage at the output of a balanced amplifier | |
| US7068090B2 (en) | Amplifier circuit | |
| JP3880649B2 (ja) | 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー | |
| US5148119A (en) | Precise reference voltage generator for feedforward compensated amplifiers | |
| US20200014376A1 (en) | Method for Biasing Outputs of a Folded Cascode Stage in a Comparator and Corresponding Comparator | |
| JPH0758557A (ja) | 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法 | |
| US4882548A (en) | Low distortion current mirror | |
| US5302888A (en) | CMOS integrated mid-supply voltage generator | |
| JPH08161066A (ja) | 電圧調整装置 | |
| JPH0279606A (ja) | カレント・ミラーによりバイアス回路へフィードバックをかけた広帯域増幅器 | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| JP4867066B2 (ja) | 増幅回路 | |
| JPH09219629A (ja) | 演算増幅器 | |
| US4677391A (en) | Series biasing scheme for field effect transistors | |
| JP3801412B2 (ja) | Ｍｏｓレギュレータ回路 | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| KR20050030610A (ko) | 커런트 미러 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |