JPH08161066A - 電圧調整装置 - Google Patents
電圧調整装置Info
- Publication number
- JPH08161066A JPH08161066A JP7133044A JP13304495A JPH08161066A JP H08161066 A JPH08161066 A JP H08161066A JP 7133044 A JP7133044 A JP 7133044A JP 13304495 A JP13304495 A JP 13304495A JP H08161066 A JPH08161066 A JP H08161066A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- output
- channel
- voltage regulator
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/114—Indexing scheme relating to amplifiers the amplifier comprising means for electro-magnetic interference [EMI] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高周波におけるダイナミック出力
インピーダンスが低く、高周波干渉が効果的に抑制でき
る電圧調整装置を提供することを目的とする。 【構成】 並列に接続され、エラー増幅器2 の出力に結
合されたゲート端子を有する第１のｐチャンネルトラン
ジスタ4 および第１のｎチャンネルトランジスタ5 を備
え、第１のｐチャンネルトランジスタ4 のソース端子は
第１の固定電位点k1に接続され、第１のｎチャンネルト
ランジスタ5 のソース端子は第２の固定電位点k2に接続
されており、それら２つのトランジスタ4, 5の電流の差
を得るために出力ラインに接続されたノードk1に第１の
ｐチャンネルトランジスタ4 の電流と第１のｎチャンネ
ルトランジスタ5 の電流とを結合するｐチャンネル電流
ミラー6 等による切換え装置とを具備し、第１の固定電
位点は出力ラインに接続されたノードk1ノードであるこ
とを特徴とする。
インピーダンスが低く、高周波干渉が効果的に抑制でき
る電圧調整装置を提供することを目的とする。 【構成】 並列に接続され、エラー増幅器2 の出力に結
合されたゲート端子を有する第１のｐチャンネルトラン
ジスタ4 および第１のｎチャンネルトランジスタ5 を備
え、第１のｐチャンネルトランジスタ4 のソース端子は
第１の固定電位点k1に接続され、第１のｎチャンネルト
ランジスタ5 のソース端子は第２の固定電位点k2に接続
されており、それら２つのトランジスタ4, 5の電流の差
を得るために出力ラインに接続されたノードk1に第１の
ｐチャンネルトランジスタ4 の電流と第１のｎチャンネ
ルトランジスタ5 の電流とを結合するｐチャンネル電流
ミラー6 等による切換え装置とを具備し、第１の固定電
位点は出力ラインに接続されたノードk1ノードであるこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電圧調整装置に関し、
特に、並列に電圧調整装置に接続され、エラー増幅器の
出力に結合されたゲート端子を有する第１のｐチャンネ
ルトランジスタおよび第１のｎチャンネルトランジスタ
であって、第１のｐチャンネルトランジスタのソース端
子は第１の固定電位点に接続され、第１のｎチャンネル
トランジスタのソース端子は第２の固定電位点に接続さ
れている第１のｐチャンネルトランジスタと第１のｎチ
ャンネルトランジスタと、２つの電流の差を得るために
出力ラインに接続されたノードに第１のｐチャンネルト
ランジスタの電流と第１のｎチャンネルトランジスタの
電流とを結合する切換え装置とを具備している電圧調整
装置に関する。
特に、並列に電圧調整装置に接続され、エラー増幅器の
出力に結合されたゲート端子を有する第１のｐチャンネ
ルトランジスタおよび第１のｎチャンネルトランジスタ
であって、第１のｐチャンネルトランジスタのソース端
子は第１の固定電位点に接続され、第１のｎチャンネル
トランジスタのソース端子は第２の固定電位点に接続さ
れている第１のｐチャンネルトランジスタと第１のｎチ
ャンネルトランジスタと、２つの電流の差を得るために
出力ラインに接続されたノードに第１のｐチャンネルト
ランジスタの電流と第１のｎチャンネルトランジスタの
電流とを結合する切換え装置とを具備している電圧調整
装置に関する。
【０００２】
【従来の技術】そのような電圧調整装置は、DE 42 42 9
89（ＩＴＴにおける番号はC-DIT-1453）に開示されてい
る。それは、例えば、ホール装置等のために、ＩＣ内部
基準電圧または電源電圧を調整するために使用される。
従来技術による電圧調整装置は、外部素子を必要としな
いという重要な利点を有し、それによって、チップのリ
ード線の数および電磁干渉の影響を減少することができ
る。これは、電圧調整装置が自動車システムにおいて使
用される場合に重要である。第１のｐチャンネルトラン
ジスタおよび第１のｎチャンネルトランジスタの上述の
配置を通して、電圧調整装置の出力段の線形伝送特性が
達成される。この線形伝送特性は、二次特性を有する２
つのトランジスタの出力電流をノードにおいて重ね合わ
せることによって生じる。線形伝送特性は、ＩＣの調整
された電圧が無線周波干渉の存在によって変調されるこ
とを阻止する。これは、自動車システムにおける場合と
同様に、振幅の大きいＲＦ干渉が生じた場合には特に重
要である。出力ラインのための駆動トランジスタは、共
通ソース段として設けられたｎチャンネルトランジスタ
である。
89（ＩＴＴにおける番号はC-DIT-1453）に開示されてい
る。それは、例えば、ホール装置等のために、ＩＣ内部
基準電圧または電源電圧を調整するために使用される。
従来技術による電圧調整装置は、外部素子を必要としな
いという重要な利点を有し、それによって、チップのリ
ード線の数および電磁干渉の影響を減少することができ
る。これは、電圧調整装置が自動車システムにおいて使
用される場合に重要である。第１のｐチャンネルトラン
ジスタおよび第１のｎチャンネルトランジスタの上述の
配置を通して、電圧調整装置の出力段の線形伝送特性が
達成される。この線形伝送特性は、二次特性を有する２
つのトランジスタの出力電流をノードにおいて重ね合わ
せることによって生じる。線形伝送特性は、ＩＣの調整
された電圧が無線周波干渉の存在によって変調されるこ
とを阻止する。これは、自動車システムにおける場合と
同様に、振幅の大きいＲＦ干渉が生じた場合には特に重
要である。出力ラインのための駆動トランジスタは、共
通ソース段として設けられたｎチャンネルトランジスタ
である。
【０００３】
【発明が解決しようとする課題】従来技術による電圧調
整装置は、特に高周波においてダイナミック出力インピ
ーダンスが高いという欠点を有している。これによって
ＲＦ干渉の効果の抑制が制限される。
整装置は、特に高周波においてダイナミック出力インピ
ーダンスが高いという欠点を有している。これによって
ＲＦ干渉の効果の抑制が制限される。
【０００４】本発明の目的は、ＲＦ干渉がより効果的に
抑制されるような電圧調整装置を提供することである。
抑制されるような電圧調整装置を提供することである。
【０００５】
【課題を解決するための手段】この目的は、第１の固定
電位点がノードである上述の種類の電圧調整装置を提供
することによって達成される。固定電位点は、調整され
た出力電圧に関して固定された電位にある。
電位点がノードである上述の種類の電圧調整装置を提供
することによって達成される。固定電位点は、調整され
た出力電圧に関して固定された電位にある。
【０００６】本発明による電圧調整装置において、第１
のｐチャンネルトランジスタのソース端子は、出力ライ
ンに結合されている。このｐチャンネルトランジスタ
は、ソースフォロア段として接続されている。それは、
フィードバックがなくても、周波数範囲全体に亘って比
較的低いダイナミック入力インピーダンスを有してい
る。特に、フィードバックなしに周波数範囲全体に亘る
ダイナミック出力インピーダンスは、上述の従来技術に
よる共通ソースの段として接続されたｎチャンネルトラ
ンジスタで達成された出力インピーダンスよりも低い。
結果として、ＲＦ干渉は、本発明による電圧調整装置に
おいてより効果的に抑制され、電圧調整装置の電磁適合
性（ＥＭＣ）が改善される。ｐチャンネルトランジスタ
をソースフォロア段として接続することによって、フィ
ードバックがなくても電圧調整装置の出力電圧における
出力段の駆動電圧（エラー増幅器または前段の出力から
来る電圧）の効果が達成される。ｐチャンネルトランジ
スタのソース端子を出力ラインに結合することによっ
て、ゲートにおける制御電圧がｎチャンネル エンハン
スメントモードトランジスタのソースフォロアの構造と
比べてより低い電位を有するという利点を有することが
できる。従って、エラー増幅器は、低い動作電圧でも損
なうことなくｐチャンネルトランジスタを駆動させるこ
とができる。トランジスタにはエンハンスメントモード
ＭＯＳを使用することができる。
のｐチャンネルトランジスタのソース端子は、出力ライ
ンに結合されている。このｐチャンネルトランジスタ
は、ソースフォロア段として接続されている。それは、
フィードバックがなくても、周波数範囲全体に亘って比
較的低いダイナミック入力インピーダンスを有してい
る。特に、フィードバックなしに周波数範囲全体に亘る
ダイナミック出力インピーダンスは、上述の従来技術に
よる共通ソースの段として接続されたｎチャンネルトラ
ンジスタで達成された出力インピーダンスよりも低い。
結果として、ＲＦ干渉は、本発明による電圧調整装置に
おいてより効果的に抑制され、電圧調整装置の電磁適合
性（ＥＭＣ）が改善される。ｐチャンネルトランジスタ
をソースフォロア段として接続することによって、フィ
ードバックがなくても電圧調整装置の出力電圧における
出力段の駆動電圧（エラー増幅器または前段の出力から
来る電圧）の効果が達成される。ｐチャンネルトランジ
スタのソース端子を出力ラインに結合することによっ
て、ゲートにおける制御電圧がｎチャンネル エンハン
スメントモードトランジスタのソースフォロアの構造と
比べてより低い電位を有するという利点を有することが
できる。従って、エラー増幅器は、低い動作電圧でも損
なうことなくｐチャンネルトランジスタを駆動させるこ
とができる。トランジスタにはエンハンスメントモード
ＭＯＳを使用することができる。
【０００７】第１のｐチャンネルトランジスタは、出力
ラインの駆動トランジスタであることが有効である。そ
の場合、干渉放射の抑制は特に効果的になる。
ラインの駆動トランジスタであることが有効である。そ
の場合、干渉放射の抑制は特に効果的になる。
【０００８】本発明の別の好ましい実施例において、切
換え装置は、第１のｎチャンネルトランジスタのドレイ
ン端子に結合された入力と、第１の固定電位点に接続さ
れた第１の出力とを有しているｐチャンネル電流ミラー
を具備している。ｐチャンネル電流ミラーは、第１のｐ
チャンネルトランジスタの出力電流と、逆の二次曲線特
性を有する第１のｎチャンネルトランジスタの出力電流
とをノードにおいて簡単な方法で重ねる。電流ミラーに
おいて、第１のｎチャンネルトランジスタの相互コンダ
クタンスは、第１のｐチャンネルトランジスタの相互コ
ンダクタンスに適合されることができる。ｐチャンネル
電流ミラーのソース端子は、第１の電源ラインに接続さ
れる。この電源ラインは、正の電源電圧ＶＤＤに接続さ
れる。さらに、ｐチャンネル電流ミラーの第２の出力
は、第２の固定電位点に結合された出力を有する第１の
ｎチャンネル電流ミラーの入力に結合されている。これ
によって、第２の固定電位点を確実に安定にし、従っ
て、第１のｎチャンネルトランジスタのソース端子およ
びこのトランジスタを通る電流も確実に安定させる。
換え装置は、第１のｎチャンネルトランジスタのドレイ
ン端子に結合された入力と、第１の固定電位点に接続さ
れた第１の出力とを有しているｐチャンネル電流ミラー
を具備している。ｐチャンネル電流ミラーは、第１のｐ
チャンネルトランジスタの出力電流と、逆の二次曲線特
性を有する第１のｎチャンネルトランジスタの出力電流
とをノードにおいて簡単な方法で重ねる。電流ミラーに
おいて、第１のｎチャンネルトランジスタの相互コンダ
クタンスは、第１のｐチャンネルトランジスタの相互コ
ンダクタンスに適合されることができる。ｐチャンネル
電流ミラーのソース端子は、第１の電源ラインに接続さ
れる。この電源ラインは、正の電源電圧ＶＤＤに接続さ
れる。さらに、ｐチャンネル電流ミラーの第２の出力
は、第２の固定電位点に結合された出力を有する第１の
ｎチャンネル電流ミラーの入力に結合されている。これ
によって、第２の固定電位点を確実に安定にし、従っ
て、第１のｎチャンネルトランジスタのソース端子およ
びこのトランジスタを通る電流も確実に安定させる。
【０００９】第１のｎチャンネル電流ミラーのソース端
子および第１のｐチャンネルトランジスタのドレイン端
子は、第１の電源ラインに関して負である第２の電源ラ
インに接続される。第２の電源ラインは接地電位であ
る。これによって、これらの素子を効果的に安定にし、
干渉放射の効果を抑制する。
子および第１のｐチャンネルトランジスタのドレイン端
子は、第１の電源ラインに関して負である第２の電源ラ
インに接続される。第２の電源ラインは接地電位であ
る。これによって、これらの素子を効果的に安定にし、
干渉放射の効果を抑制する。
【００１０】第２のｐチャンネルトランジスタと、第２
のｎチャンネルトランジスタと、および電源は、出力ラ
インと第２の電源ラインとの間で直列に接続されると有
効であり、電源の１つの端子は第２の電源ラインに接続
され、その他方の端子は第２の固定電位点に接続されて
いる。第２の電源ラインが接地ラインに接続されている
場合、電流源は接地されて第２のｐチャンネルトランジ
スタと第２のｎチャンネルトランジスタに対する動作電
流を使用できるようにし、この動作電流は電源電圧とは
独立している。これら２つのトランジスタを介して、電
源電圧とは独立の動作電流が設定され、その中に第２の
トランジスタの相互コンダクタンスが入る。これら２つ
のトランジスタの相互コンダクタンスは、第１のｐチャ
ンネルトランジスタと第１のｎチャンネルトランジスタ
の相互コンダクタンスに適合されるので、電流源の電流
は相互コンダクタンスに関して考慮されなければならな
い。この配置を通して、基準電圧値は第２の固定電位点
において使用できるようになり、従って、第１のｎチャ
ンネルトランジスタのソース端子においても使用できる
ようになる。第１のｎチャンネル電流ミラーを含んでい
る補償回路を通して、第２の固定電位点における内部抵
抗は減少され、従って、そこに現存している基準電圧は
動作において確実に安定する。
のｎチャンネルトランジスタと、および電源は、出力ラ
インと第２の電源ラインとの間で直列に接続されると有
効であり、電源の１つの端子は第２の電源ラインに接続
され、その他方の端子は第２の固定電位点に接続されて
いる。第２の電源ラインが接地ラインに接続されている
場合、電流源は接地されて第２のｐチャンネルトランジ
スタと第２のｎチャンネルトランジスタに対する動作電
流を使用できるようにし、この動作電流は電源電圧とは
独立している。これら２つのトランジスタを介して、電
源電圧とは独立の動作電流が設定され、その中に第２の
トランジスタの相互コンダクタンスが入る。これら２つ
のトランジスタの相互コンダクタンスは、第１のｐチャ
ンネルトランジスタと第１のｎチャンネルトランジスタ
の相互コンダクタンスに適合されるので、電流源の電流
は相互コンダクタンスに関して考慮されなければならな
い。この配置を通して、基準電圧値は第２の固定電位点
において使用できるようになり、従って、第１のｎチャ
ンネルトランジスタのソース端子においても使用できる
ようになる。第１のｎチャンネル電流ミラーを含んでい
る補償回路を通して、第２の固定電位点における内部抵
抗は減少され、従って、そこに現存している基準電圧は
動作において確実に安定する。
【００１１】高周波において動作点を安定にするため
に、第１のキャパシタは、第２のｐチャンネルトランジ
スタおよび第２のｎチャンネルトランジスタと並列に接
続される。第２のキャパシタは、出力ラインと固定電
位、特に接地電位との間で接続される。この第２のキャ
パシタは、接地ラインに関してＩＣの電源電圧を遮るの
に役立ち、電圧スパイクの電流バッファを行う。結果と
して、例えば出力電圧等における電源電圧の、特に非常
に高い周波数での変化の効果はさらに向上する。本発明
による第２のキャパシタを挿入することによって、特に
第１のｐチャンネルトランジスタがソースフォロア段と
して接続されているために可能である。比較される接地
されたソース回路の場合、不所望な発振が生じる可能性
がある。特に、第３のキャパシタがエラー増幅器の出力
と第２の電源ラインとの間で補償キャパシタとして接続
されていると有効である。それは電圧調整装置に対する
周波数補償を提供するのに役立つ。それによって電圧調
整装置のダイナミック特性は中域周波数および高周波で
改良され、それは第１のｐチャンネルトランジスタのゲ
ート電圧が一定に維持されるからである。
に、第１のキャパシタは、第２のｐチャンネルトランジ
スタおよび第２のｎチャンネルトランジスタと並列に接
続される。第２のキャパシタは、出力ラインと固定電
位、特に接地電位との間で接続される。この第２のキャ
パシタは、接地ラインに関してＩＣの電源電圧を遮るの
に役立ち、電圧スパイクの電流バッファを行う。結果と
して、例えば出力電圧等における電源電圧の、特に非常
に高い周波数での変化の効果はさらに向上する。本発明
による第２のキャパシタを挿入することによって、特に
第１のｐチャンネルトランジスタがソースフォロア段と
して接続されているために可能である。比較される接地
されたソース回路の場合、不所望な発振が生じる可能性
がある。特に、第３のキャパシタがエラー増幅器の出力
と第２の電源ラインとの間で補償キャパシタとして接続
されていると有効である。それは電圧調整装置に対する
周波数補償を提供するのに役立つ。それによって電圧調
整装置のダイナミック特性は中域周波数および高周波で
改良され、それは第１のｐチャンネルトランジスタのゲ
ート電圧が一定に維持されるからである。
【００１２】本発明の別の好ましい実施例において、電
源電圧が不足電圧の範囲にあるときにそれを感知し、そ
の後、エラー増幅器の出力を予め定められた方向に変え
る検出回路が設けられている。この検出回路のために、
電圧調整装置は、比較的低い電源電圧が第１の電源ライ
ンに与えられたときでさえ確実に機能する。これは、バ
ッテリの電圧が低下したときに必要とされる。例えばＶ
ＤＤ等のバッテリの電圧が不足電圧の範囲に低下したこ
とを検出回路が測定した場合、それはエラー増幅器の出
力を予め定められた方向に変化させる。第１の電源ライ
ンに接続された正の電源電圧および接地された第２の電
源ラインで、予め定められた方向は選択され、それによ
って、第１の固定電位点、したがって出力ラインに接続
されたノードは、その実際の制御値よりも低い電位へ引
下げられる。従って、ノードの電位を確実に制御するこ
とは、低い電源電圧でも可能になる。
源電圧が不足電圧の範囲にあるときにそれを感知し、そ
の後、エラー増幅器の出力を予め定められた方向に変え
る検出回路が設けられている。この検出回路のために、
電圧調整装置は、比較的低い電源電圧が第１の電源ライ
ンに与えられたときでさえ確実に機能する。これは、バ
ッテリの電圧が低下したときに必要とされる。例えばＶ
ＤＤ等のバッテリの電圧が不足電圧の範囲に低下したこ
とを検出回路が測定した場合、それはエラー増幅器の出
力を予め定められた方向に変化させる。第１の電源ライ
ンに接続された正の電源電圧および接地された第２の電
源ラインで、予め定められた方向は選択され、それによ
って、第１の固定電位点、したがって出力ラインに接続
されたノードは、その実際の制御値よりも低い電位へ引
下げられる。従って、ノードの電位を確実に制御するこ
とは、低い電源電圧でも可能になる。
【００１３】検出回路は、ゲート端子がｐチャンネル電
流ミラーのゲート端子に接続され、ソース端子がｐチャ
ンネル電流ミラーの第１の出力に結合され、ドレイン端
子がエラー増幅器の出力に結合されている第３のｐチャ
ンネルトランジスタを具備している。電源電圧が不足電
圧の範囲に入ったとき、第３のｐチャンネルトランジス
タはオンになり、エラー増幅器の出力の電位を第２の電
源ラインの方向へ引張る。後者は、第３のｐチャンネル
トランジスタのドレイン端子に接続された入力と、エラ
ー増幅器の出力に接続された出力とを有する検出回路に
おける第２のｎチャンネル電流ミラーによって簡単な方
法で達成されることができる。第２のｎチャンネル電流
ミラーのソース端子は第２の電源ラインに接続されてい
ると都合がよい。第２の電源ラインが接地電位であると
き、さらに電圧が安定にされる。少なくとも１つのカス
コード段が少なくとも１つのシャントアームに設けられ
ていると効果的である。このカスコード段を介して、電
源電圧からの分離がシャントアームにおいて行われる。
流ミラーのゲート端子に接続され、ソース端子がｐチャ
ンネル電流ミラーの第１の出力に結合され、ドレイン端
子がエラー増幅器の出力に結合されている第３のｐチャ
ンネルトランジスタを具備している。電源電圧が不足電
圧の範囲に入ったとき、第３のｐチャンネルトランジス
タはオンになり、エラー増幅器の出力の電位を第２の電
源ラインの方向へ引張る。後者は、第３のｐチャンネル
トランジスタのドレイン端子に接続された入力と、エラ
ー増幅器の出力に接続された出力とを有する検出回路に
おける第２のｎチャンネル電流ミラーによって簡単な方
法で達成されることができる。第２のｎチャンネル電流
ミラーのソース端子は第２の電源ラインに接続されてい
ると都合がよい。第２の電源ラインが接地電位であると
き、さらに電圧が安定にされる。少なくとも１つのカス
コード段が少なくとも１つのシャントアームに設けられ
ていると効果的である。このカスコード段を介して、電
源電圧からの分離がシャントアームにおいて行われる。
【００１４】本発明は、添付された図面に関連してより
詳細に説明される。
詳細に説明される。
【００１５】
【実施例】図１に示されている電圧調整装置は、基準電
圧源1 および前置増幅器2 を含み、それによって前段が
形成される。エラー増幅器2 の出力3 は、第１のｐチャ
ンネルトランジスタ4 および第１のｎチャンネルトラン
ジスタ5 のゲート端子に接続されている。これらのトラ
ンジスタはエンハンスメント・モードＭＯＳトランジス
タである。第１のｐチャンネルトランジスタ4 は、出力
ラインａのための駆動トランジスタである。そのソース
端子は、電位が固定されている出力ラインのノードk1に
接続されている。
圧源1 および前置増幅器2 を含み、それによって前段が
形成される。エラー増幅器2 の出力3 は、第１のｐチャ
ンネルトランジスタ4 および第１のｎチャンネルトラン
ジスタ5 のゲート端子に接続されている。これらのトラ
ンジスタはエンハンスメント・モードＭＯＳトランジス
タである。第１のｐチャンネルトランジスタ4 は、出力
ラインａのための駆動トランジスタである。そのソース
端子は、電位が固定されている出力ラインのノードk1に
接続されている。
【００１６】第１のｎチャンネルトランジスタ5 のソー
ス端子は、第２の固定電位点k2に接続されている。
ス端子は、第２の固定電位点k2に接続されている。
【００１７】さらに、３つのｐチャンネル エンハンス
メント・モードＭＯＳトランジスタ7,8,9 を具備してい
るｐチャンネル電流ミラー6 が設けられている。ｐチャ
ンネル電流ミラー6 の入力10は、第１のｎチャンネルト
ランジスタ5 のドレイン端子に結合されている。ｐチャ
ンネル電流ミラー6 の第１の出力11はノードk1に接続さ
れている。電流ミラー6 は、第１のｎチャンネルトラン
ジスタ5 の電流をノードk1上に映す。ノードk1におい
て、第１のｎチャンネルトランジスタ5 の電流と第１の
ｐチャンネルトランジスタ4 の電流の差が形成される。
２つのトランジスタ4,5 は、二次曲線の電流−電圧特性
を有する。ノードk1においてこれらの特性の差を形成す
ることによって、第１の電圧調整装置の線形伝送特性が
達成される。第１のｎチャンネルトランジスタ5 とｐチ
ャンネル電流ミラー6 の入力10との間にカスコード増幅
器12が接続されており、それは電源電圧ＶＤＤから分離
するのに役立つ。ｐチャンネル電流ミラー6 のソース端
子はＶＤＤ電源ラインに接続されている。
メント・モードＭＯＳトランジスタ7,8,9 を具備してい
るｐチャンネル電流ミラー6 が設けられている。ｐチャ
ンネル電流ミラー6 の入力10は、第１のｎチャンネルト
ランジスタ5 のドレイン端子に結合されている。ｐチャ
ンネル電流ミラー6 の第１の出力11はノードk1に接続さ
れている。電流ミラー6 は、第１のｎチャンネルトラン
ジスタ5 の電流をノードk1上に映す。ノードk1におい
て、第１のｎチャンネルトランジスタ5 の電流と第１の
ｐチャンネルトランジスタ4 の電流の差が形成される。
２つのトランジスタ4,5 は、二次曲線の電流−電圧特性
を有する。ノードk1においてこれらの特性の差を形成す
ることによって、第１の電圧調整装置の線形伝送特性が
達成される。第１のｎチャンネルトランジスタ5 とｐチ
ャンネル電流ミラー6 の入力10との間にカスコード増幅
器12が接続されており、それは電源電圧ＶＤＤから分離
するのに役立つ。ｐチャンネル電流ミラー6 のソース端
子はＶＤＤ電源ラインに接続されている。
【００１８】ｐチャンネル電流ミラー6 の第２の出力13
は、第１のｎチャンネル電流ミラー15の入力14に結合さ
れている。第１のｎチャンネル電流ミラー15の出力16
は、第２の固定電位点k2に接続されている。第１のｎチ
ャンネル電流ミラー15のソース端子および第１のｐチャ
ンネルトランジスタ4 のドレイン端子は接地ラインに接
続されている。
は、第１のｎチャンネル電流ミラー15の入力14に結合さ
れている。第１のｎチャンネル電流ミラー15の出力16
は、第２の固定電位点k2に接続されている。第１のｎチ
ャンネル電流ミラー15のソース端子および第１のｐチャ
ンネルトランジスタ4 のドレイン端子は接地ラインに接
続されている。
【００１９】第２のｐチャンネルトランジスタ17と、第
２のｎチャンネルトランジスタ18と、および電流源19
は、出力ラインａと接地ラインとの間に直列に接続され
ている。電流源19は、接地ラインと第２の固定電位点k2
とに接続されている。接地された電流源は、第２のｐチ
ャンネルトランジスタ17と第２のｎチャンネルトランジ
スタ18との直列結合体に対して電源電圧から独立した動
作電流を供給する。この直列結合体を介して動作電圧が
設定される。トランジスタ17および18は同じ相互コンダ
クタンスを有している。第２のｐチャンネルトランジス
タ17および第２のｎチャンネルトランジスタ18の幅の比
率によって決定された動作電流は、ノードk1を駆動させ
ずに第１のｐチャンネルトランジスタ4 および第１のｎ
チャンネルトランジスタ5 中に現れる。電圧調整装置が
ホール装置等の負荷20に接続されているとき、ノードk1
の安定化は、第１のｎチャンネル電流ミラー15およびｐ
チャンネル電流ミラー6 において電流を映すことによっ
て達成される。第１のキャパシタ21は、第２のｐチャン
ネルトランジスタ17および第２のｎチャンネルトランジ
スタ18と直列に接続される。キャパシタ21は、高周波で
ノードk1を安定させるのに役立つ。第２のキャパシタ22
は、出力ラインａと接地電位との間で接続される。それ
は特に高周波で電圧スパイクを阻止するのに役立つ。第
３のキャパシタ23は、エラー増幅器2 の出力3 と接地ラ
インとの間に接続される。それは発振を防ぐのに役立
つ。
２のｎチャンネルトランジスタ18と、および電流源19
は、出力ラインａと接地ラインとの間に直列に接続され
ている。電流源19は、接地ラインと第２の固定電位点k2
とに接続されている。接地された電流源は、第２のｐチ
ャンネルトランジスタ17と第２のｎチャンネルトランジ
スタ18との直列結合体に対して電源電圧から独立した動
作電流を供給する。この直列結合体を介して動作電圧が
設定される。トランジスタ17および18は同じ相互コンダ
クタンスを有している。第２のｐチャンネルトランジス
タ17および第２のｎチャンネルトランジスタ18の幅の比
率によって決定された動作電流は、ノードk1を駆動させ
ずに第１のｐチャンネルトランジスタ4 および第１のｎ
チャンネルトランジスタ5 中に現れる。電圧調整装置が
ホール装置等の負荷20に接続されているとき、ノードk1
の安定化は、第１のｎチャンネル電流ミラー15およびｐ
チャンネル電流ミラー6 において電流を映すことによっ
て達成される。第１のキャパシタ21は、第２のｐチャン
ネルトランジスタ17および第２のｎチャンネルトランジ
スタ18と直列に接続される。キャパシタ21は、高周波で
ノードk1を安定させるのに役立つ。第２のキャパシタ22
は、出力ラインａと接地電位との間で接続される。それ
は特に高周波で電圧スパイクを阻止するのに役立つ。第
３のキャパシタ23は、エラー増幅器2 の出力3 と接地ラ
インとの間に接続される。それは発振を防ぐのに役立
つ。
【００２０】第３のｐチャンネルトランジスタ24は、ｐ
チャンネル電流ミラー6 のゲート端子に接続されたゲー
ト端子を有し、そのソース端子とドレイン端子は、ｐチ
ャンネル電流ミラー6 の第１の出力11と第２のｎチャン
ネル電流ミラー26の入力25とにそれぞれに接続されてい
る。第２のｎチャンネル電流ミラー26の出力27はエラー
増幅器2 の出力3 に接続されている。第２のｎチャンネ
ル電流ミラー26のソース端子は接地ラインに接続されて
いる。
チャンネル電流ミラー6 のゲート端子に接続されたゲー
ト端子を有し、そのソース端子とドレイン端子は、ｐチ
ャンネル電流ミラー6 の第１の出力11と第２のｎチャン
ネル電流ミラー26の入力25とにそれぞれに接続されてい
る。第２のｎチャンネル電流ミラー26の出力27はエラー
増幅器2 の出力3 に接続されている。第２のｎチャンネ
ル電流ミラー26のソース端子は接地ラインに接続されて
いる。
【００２１】電源電圧ＶＤＤが減少するとき、ｐチャン
ネル電流ミラー6 のトランジスタ7はその飽和領域を離
れる。その場合、電源電圧ＶＤＤは不足電圧の範囲にあ
る。結果として、第３のｐチャンネルトランジスタ24の
ソース端子における電位は変化する。第３のｐチャンネ
ルトランジスタ24は、所定の不足電圧の範囲に到達した
ときにオンになるように設計されている。第３のｐチャ
ンネルトランジスタ24の電流は、第２のｎチャンネル電
流ミラー26によって映され、固定電位点k1の電位を引張
る。従って、出力ラインａは低電位であり、それは低い
電源電圧ＶＤＤでも一定に維持されることができる。
ネル電流ミラー6 のトランジスタ7はその飽和領域を離
れる。その場合、電源電圧ＶＤＤは不足電圧の範囲にあ
る。結果として、第３のｐチャンネルトランジスタ24の
ソース端子における電位は変化する。第３のｐチャンネ
ルトランジスタ24は、所定の不足電圧の範囲に到達した
ときにオンになるように設計されている。第３のｐチャ
ンネルトランジスタ24の電流は、第２のｎチャンネル電
流ミラー26によって映され、固定電位点k1の電位を引張
る。従って、出力ラインａは低電位であり、それは低い
電源電圧ＶＤＤでも一定に維持されることができる。
【００２２】前段、特に、電圧調整装置の出力段を形成
する基準電圧源1 、エラー増幅器2、および出力3 に後
続する素子は、出力ラインａと接地ラインとの間で接続
され、それによって電源電圧の効果が最初から効果的に
抑制される。結果として、入来する無線周波エネルギに
よる干渉もしくは伝導妨害が抑制される。従って、固定
電位点k1と接地ラインとの間の全ての動作電流は、電源
電圧の効果が効果的に抑制された状態で放電される。基
準電圧ソース1 およびエラー増幅器2 を具備している前
段（詳細には示されていない）は、例えば、約３×１．
２５Ｖ＝３．７５Ｖの３重のバンドギャップ回路を含
む。従って、最も簡単な場合には、出力ラインａ上の一
定電圧もまた３．７５Ｖである。前段もまた、別のフィ
ードバックネットワークおよび制御電圧を介して切換え
られてもよい。それはカスコードを設けているのが好ま
しく、それによって、前段および出力段によって形成さ
れた開ループの高い開ループ利得を達成することができ
る。この方法において、電源電圧の効果は低周波で弱め
られる。
する基準電圧源1 、エラー増幅器2、および出力3 に後
続する素子は、出力ラインａと接地ラインとの間で接続
され、それによって電源電圧の効果が最初から効果的に
抑制される。結果として、入来する無線周波エネルギに
よる干渉もしくは伝導妨害が抑制される。従って、固定
電位点k1と接地ラインとの間の全ての動作電流は、電源
電圧の効果が効果的に抑制された状態で放電される。基
準電圧ソース1 およびエラー増幅器2 を具備している前
段（詳細には示されていない）は、例えば、約３×１．
２５Ｖ＝３．７５Ｖの３重のバンドギャップ回路を含
む。従って、最も簡単な場合には、出力ラインａ上の一
定電圧もまた３．７５Ｖである。前段もまた、別のフィ
ードバックネットワークおよび制御電圧を介して切換え
られてもよい。それはカスコードを設けているのが好ま
しく、それによって、前段および出力段によって形成さ
れた開ループの高い開ループ利得を達成することができ
る。この方法において、電源電圧の効果は低周波で弱め
られる。
【図１】本発明による電圧調整装置の一実施例の回路
図。
図。
フロントページの続き (72)発明者 ウルリヒ・トイス ドイツ連邦共和国、デー − 79194 グ ンデルフィンゲン、シェーンベルクシュト ラーセ ５ベー (72)発明者 マリオ・モッツ ドイツ連邦共和国、デー −79346 エン ディンゲン、アインジーデルンシュトラー セ ６
Claims (12)
- 【請求項１】 並列に接続され、エラー増幅器の出力に
結合されたゲート端子を有する第１のｐチャンネルトラ
ンジスタおよび第１のｎチャンネルトランジスタであっ
て、第１のｐチャンネルトランジスタのソース端子は第
１の固定電位点に接続され、第１のｎチャンネルトラン
ジスタのソース端子は第２の固定電位点に接続されてい
る第１のｐチャンネルトランジスタと第１のｎチャンネ
ルトランジスタと、２つの電流の差を得るために出力ラ
インに接続されたノードに第１のｐチャンネルトランジ
スタの電流と第１のｎチャンネルトランジスタの電流と
を結合する切換え装置とを具備している電圧調整装置に
おいて、 第１の固定電位点は前記ノードであることを特徴とする
電圧調整装置。 - 【請求項２】 第１のｐチャンネルトランジスタは、出
力ラインのための駆動トランジスタであることを特徴と
する請求項１記載の電圧調整装置。 - 【請求項３】 切換え装置は、第１のｎチャンネルトラ
ンジスタのドレイン端子に結合された入力と、第１の固
定電位点に接続された第１の出力とを有するｐチャンネ
ル電流ミラーを具備していることを特徴とする請求項１
または２記載の電圧調整装置。 - 【請求項４】 ｐチャンネル電流ミラーのソース端子
は、第１の電源ライン（ＶＤＤ）に接続されていること
を特徴とする請求項１乃至３のいずれか１項記載の電圧
調整装置。 - 【請求項５】 ｐチャンネル電流ミラーの第２の出力
は、第２の固定電位点に結合された出力を有する第１の
ｎチャンネル電流ミラーの入力に結合されていることを
特徴とする請求項１乃至４のいずれか１項記載の電圧調
整装置。 - 【請求項６】 第１のｎチャンネル電流ミラーのソース
端子および第１のｐチャンネルトランジスタのドレイン
端子は、第１の電源ラインに関して負である第２の電源
ラインに接続されていることを特徴とする請求項１乃至
５のいずれか１項記載の電圧調整装置。 - 【請求項７】 第２のｐチャンネルトランジスタと、第
２のｎチャンネルトランジスタと、および電流源は、出
力ラインと第２の電源ラインとの間で直列に接続されて
おり、電流源の１つの端子は第２の電源ラインに接続さ
れ、その他方の端子は第２の固定電位点に接続されてい
ることを特徴とする請求項１乃至６のいずれか１項記載
の電圧調整装置。 - 【請求項８】 第１のキャパシタは、第２の２つのトラ
ンジスタと並列に接続されていることを特徴とする請求
項１乃至７のいずれか１項記載の電圧調整装置。 - 【請求項９】 第２のキャパシタは、出力ラインと固定
電位、特に接地電位との間に接続されていることを特徴
とする請求項１乃至８のいずれか１項記載の電圧調整装
置。 - 【請求項１０】 第３のキャパシタは、エラー増幅器の
出力と第２の電源ラインとの間に接続されていることを
特徴とする請求項１乃至９のいずれか１項記載の電圧調
整装置。 - 【請求項１１】 電源電圧が不足電圧の範囲にあるとき
にそれを感知する検出回路を具備し、この検出回路は、
そのような場合、エラー増幅器の出力を予め定められた
方向に変化させることを特徴とする請求項１乃至１０の
いずれか１項記載の電圧調整装置。 - 【請求項１２】 検出回路は、ｐチャンネル電流ミラー
のゲート端子に接続されたゲート端子と、ｐチャンネル
電流ミラーの第１の出力とエラー増幅器の出力とにそれ
ぞれ結合されたソース端子およびドレイン端子を有する
第３のｐチャンネルトランジスタを具備していることを
特徴とする請求項１乃至１１のいずれか１項記載の電圧
調整装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4418988 | 1994-05-31 | ||
| DE4431466A DE4431466C1 (de) | 1994-05-31 | 1994-09-03 | Spannungsregler |
| DE4418988.5 | 1994-09-03 | ||
| DE4431466.3 | 1994-09-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08161066A true JPH08161066A (ja) | 1996-06-21 |
Family
ID=25937044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7133044A Pending JPH08161066A (ja) | 1994-05-31 | 1995-05-31 | 電圧調整装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5510699A (ja) |
| EP (1) | EP0685782B1 (ja) |
| JP (1) | JPH08161066A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147883A (en) * | 1998-11-16 | 2000-11-14 | Power Integrations, Inc. | Output feedback and under-voltage detection |
| DE10032527C1 (de) * | 2000-07-05 | 2001-12-06 | Infineon Technologies Ag | Temperaturkompensationsschaltung für ein Hall-Element |
| US6580593B2 (en) | 2001-03-14 | 2003-06-17 | Power Integrations, Inc. | Method and apparatus for fault condition protection of a switched mode power supply |
| EP1280033B1 (en) * | 2001-07-26 | 2006-05-31 | AMI Semiconductor Belgium BVBA | EMC immune low drop regulator |
| TWI310632B (en) * | 2002-01-17 | 2009-06-01 | Semiconductor Energy Lab | Electric circuit |
| US7176750B2 (en) * | 2004-08-23 | 2007-02-13 | Atmel Corporation | Method and apparatus for fast power-on of the band-gap reference |
| US7285940B2 (en) * | 2005-09-07 | 2007-10-23 | Nxp B.V. | Voltage regulator with shunt feedback |
| EP2028760B1 (en) * | 2007-08-22 | 2020-06-17 | Semiconductor Components Industries, LLC | A low side driver |
| US8618786B1 (en) | 2009-08-31 | 2013-12-31 | Altera Corporation | Self-biased voltage regulation circuitry for memory |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532467A (en) * | 1983-03-14 | 1985-07-30 | Vitafin N.V. | CMOS Circuits with parameter adapted voltage regulator |
| US4849684A (en) * | 1988-11-07 | 1989-07-18 | American Telephone And Telegraph Company, At&T Bell Laaboratories | CMOS bandgap voltage reference apparatus and method |
| EP0460263B1 (de) * | 1990-06-07 | 1996-08-28 | Deutsche ITT Industries GmbH | Lineare CMOS-Ausgangsstufe |
| DE59010535D1 (de) * | 1990-12-22 | 1996-11-14 | Itt Ind Gmbh Deutsche | Spannungsregler mit einem CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt |
| DE59108303D1 (de) * | 1991-08-23 | 1996-11-28 | Itt Ind Gmbh Deutsche | Stromregelschaltung |
| JP3125821B2 (ja) * | 1992-05-08 | 2001-01-22 | ソニー株式会社 | 電源供給回路 |
| DE4242989C1 (de) * | 1992-12-18 | 1994-05-11 | Itt Ind Gmbh Deutsche | Spannungsregler |
-
1995
- 1995-05-24 US US08/449,494 patent/US5510699A/en not_active Expired - Lifetime
- 1995-05-30 EP EP95108202A patent/EP0685782B1/de not_active Expired - Lifetime
- 1995-05-31 JP JP7133044A patent/JPH08161066A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0685782A2 (de) | 1995-12-06 |
| US5510699A (en) | 1996-04-23 |
| EP0685782A3 (de) | 1997-06-11 |
| EP0685782B1 (de) | 2001-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7002409B1 (en) | Compensation circuit for amplifiers having multiple stages | |
| US7248117B1 (en) | Frequency compensation architecture for stable high frequency operation | |
| US20020067208A1 (en) | Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter | |
| US5099205A (en) | Balanced cascode current mirror | |
| US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
| US5177374A (en) | Current mode gate drive for power mos transistors | |
| US6617925B2 (en) | Method and apparatus for gain compensation and control in low voltage differential signaling applications | |
| JPH08161066A (ja) | 電圧調整装置 | |
| US6798182B2 (en) | High output impedance current mirror with superior output voltage compliance | |
| US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
| US5642077A (en) | Wide band constant gain amplifier | |
| US4686487A (en) | Current mirror amplifier | |
| US5039953A (en) | Class AB CMOS output amplifier | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US6028480A (en) | Amplifier with active-bootstrapped gain-enhancement technique | |
| US5221910A (en) | Single-pin amplifier in integrated circuit form | |
| US6972623B2 (en) | Differential amplifier without common mode feedback | |
| US7046089B2 (en) | Variable gain amplifier | |
| US10771056B2 (en) | Switch circuit and high-speed multiplexer-demultiplexer | |
| US5493235A (en) | Programmable and stable threshold CMOS inverter | |
| US6060940A (en) | CMOS output stage for providing stable quiescent current | |
| US5481213A (en) | Cross-conduction prevention circuit for power amplifier output stage | |
| US20040061485A1 (en) | Voltage regulator with static gain in reduced open loop | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| US6462619B1 (en) | Input stag of an operational amplifier |