JPH08274550A - 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、入力、出力で広い制御範囲を有す
るカスコード段t2, t4を含む電流バンクmbと、カスコー
ド段t2, t4の固定電位を生成し、差動電流を制御入力と
して供給される制御回路ｒと、第１のカスコード段t2と
電流ミラー入力emとの間の差動電流idを取出す第１のノ
ードk1とを含んでいるＭＯＳ構造の電流ミラーにおける
必要な回路量を減少させ、電流ミラーの動作速度を増加
させることを目的とする。 【解決手段】 制御回路ｒは、第１のノードk1に接続さ
れた制御入力である第２のノードk2と、電流バンクmb用
の共通の制御ラインclに結合された出力である第３のノ
ードk3とを有する電流制御された電流源ｑを含み、第３
のノードk3は制御時定数を設定するために接続された容
量性負荷c3を有し、この容量性負荷c3が共通の制御ライ
ンclの容量性負荷c3によって形成されることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広い駆動範囲を有
するカスコード段と、電流ミラー入力と、関連した高イ
ンピーダンスのカスコード出力との間のノードから得ら
れる差動電流により制御回路を介して制御される電流バ
ンクとを含むＭＯＳ技術の電流ミラーに関する。

【０００２】

【従来の技術】特にアナログ段のモノリシック集積回路
において、等しいまたは異なる電流伝達比と、１以上の
電流出力とを備えた電流ミラーは多数の補助機能のため
に使用されている。電流ミラーの出力特性を可能な限り
電圧独立的にするために、すなわち電流ミラー出力のイ
ンピーダンスをできるだけ高くするために、個々の電流
ミラー出力はカスコード段として設計され、カスコード
トランジスタの制御電極に対して固定した電位が補助電
圧源によって生成される。非常に簡単で頻繁に使用さ
れ、ＭＯＳ技術のカスコード段を具備した電流ミラーが
図１に示されている。この既知の回路の１つの欠点は、
いくつかのトランジスタの飽和が特定の動作および技術
依存条件下では保証されないことである。ｎ型チャンネ
ルまたはｐ型チャンネルトランジスタの飽和領域は、既
知の飽和式によって定義される： ｎ型チャンネルトランジスタに対して、Ｖ_DS≧（Ｖ_GS−
Ｖ_T ） ｐ型チャンネルトランジスタに対して、Ｖ_DS≦（Ｖ_GS−
Ｖ_T ） 図１におけるｎ型チャンネル電流ミラーの臨界的な動作
状態の主要な原因は、共通のｎ型チャンネル電流バンク
制御ラインのゲート電位であり、このラインは電流ミラ
ーの入力に直接接続されている。この端子はカスコード
接続された電流ミラー入力の直列結合された２つのドレ
イン・ソース電流路にも接続されているため、以下“電
流ミラー制御トランジスタ”とも言う電流バンクトラン
ジスタｔ1 のゲート電位は、カスコードトランジスタｔ
2 のドレイン・ソース電圧の値だけそのドレイン電位よ
り高いことが容易に明らかである。両トランジスタｔ1
およびｔ2 は飽和領域において動作されるため、飽和式
から次の結果が得られる： Ｖ_DSt2＜Ｖ_Tt1 ここで、Ｖ_DSt2はカスコードトランジスタｔ2 のドレイ
ン・ソース電圧であり、Ｖ_Tt1 は電流バンクトランジス
タｔ1 のしきい値電圧である。しきい値電圧Ｖ_Tの大き
さは使用される技術によって決定される。残念ながら、
その負の温度係数は同じ電流に対する実効ゲート電圧の
正の温度係数と逆に作用するが、チップ温度を上昇させ
る。

【０００３】

【発明が解決しようとする課題】図２に示されている既
知の回路はある解決方法を提供しており、この回路にお
いて電流ミラー制御トランジスタのゲート電極は制御回
路によって制御され、この回路の入力には電流ミラー入
力から得られる信号を供給される。したがって、実際の
電流ミラーの入力電流路は、いわば電子的に開かれてお
り、差動電流が供給された電流ミラー入力電流と電流ミ
ラー制御トランジスタの出力電流とから形成される。差
動電流がゼロになったとき、供給された入力電流は電流
ミラー制御トランジスタの出力電流に等しいため、制御
プロセスの所望の値が得られる。その結果、電流ミラー
制御トランジスタのゲート端子の駆動電圧、したがって
共通の電流バンクの制御ラインの電位は、非臨界的な値
にそれ自身自動的に調節する。結果的な電位状態は、共
通の電流バンク制御ラインの電位が補助電圧源の電位よ
り実質的に低い可能性が高いため、所望の飽和状態が電
流ミラー制御トランジスタおよび電流ミラーのカスコー
ド段に対して確保されることを示している。

【０００４】制御回路として負のフィードバック演算増
幅器を含む図２の回路の基本的な欠点は、適切な減衰が
与えられなければ、その結果として乱調が生じる臨界的
な安定性である。他方において、通常の減衰方法は電流
ミラーの周波数応答に影響を与えるため、その応答は多
くの信号応用に対して遅過ぎる。さらに、回路は安定化
のために１以上の付加的なキャパシタを必要とし、それ
は回路がモノリシック集積回路技術を使用して構成され
ている場合、特に欠点である。

【０００５】したがって、本発明の目的は、要求される
回路量を最小にとどめ、電流ミラーの速度をできるだけ
高く維持するために広い駆動範囲を有するカスコード段
を含むＭＯＳ電流ミラーの制御を改良することである。

【０００６】

【課題を解決するための手段】この目的は上記の種類の
電流ミラーを設け、その制御回路が電流ミラー入力の差
動電流タップに接続されたその制御入力と、共通の電流
バンク制御ラインに結合されたその電流出力とを有する
電流制御された電流源を含み、制御時定数が電流源出力
で容量性負荷によって設定されることによって達成され
る。

【０００７】制御回路における電流源の使用は、それに
接続されるゲート電極の大きさおよび個数に応じて非常
に広い範囲にわたって変化することのできる共通の電流
バンク制御ラインの容量性負荷が制御回路全体の支配的
な極を表わし、したがって本質的に閉ループの特性を決
定するという利点を有する。他の極の影響は小さい。共
通の電流バンク制御ラインの容量性負荷のために、付加
的な内部または外部キャパシタは一般に不要である。

【０００８】安定特性はまたループ利得、したがって電
流制御された電流源の電流伝達比に依存している。した
がって、電流伝達比が値10を越えない場合、好ましい値
がほぼ１である場合、入力および出力電流は大きさがほ
ぼ等しいようにすることが有効である。電流伝達比は、
電流源および電流バンクに結合されたトランジスタのＷ
／Ｌ比により容易に設定されることができる。

【０００９】低インピーダンスの電流源制御入力の電位
は、ゲート回路におけるものと同じ方法で固定され、ゲ
ート端子である基準入力は基準電圧に接続され、ソース
端子である低インピーダンスの信号入力は電流源制御入
力を形成する。電流源の入力および出力、したがって電
圧フォロアの出力は両方向に動作し、すなわち各電流の
方向は正または負のいずれかであることができることが
指摘される。このような電流源は、例えばＣＭＯＳ集積
に特に適した構造等の２つの相互作用する相補型電流ミ
ラーを含んでいてもよい。電流路におけるカスコードト
ランジスタにより、低インピーダンスの電流入力および
高インピーダンスの電流出力が可能である。

【００１０】

【発明の実施の形態】以下、添付図面を参照して本発明
およびその他の利点をさらに詳細に説明する。図１に示
された従来技術の電流ミラーは、トランジスタｔ1 ，ｔ
3 を備えたｎ型チャンネル電流バンクｍｂにおいて図示
されていない電源によって生成された入力電流ｉｅを出
力電流ｉａとしてミラーさせる。各出力電圧から出力電
流ｉａを分離するためにカスコードトランジスタｔ4
は、電流ミラー出力ｏｍとトランジスタｔ3 のドレイン
電極との間に接続されている。対称性のために、入力電
流ｉｅはまた電流ミラー入力ｅｍと電流バンクトランジ
スタｔ1 のドレイン端子との間に接続されたカスコード
トランジスタｔ2 を通過し、このトランジスタｔ1もま
た電流ミラー制御トランジスタとして機能する。カスコ
ードトランジスタｔ2 ，ｔ4 の共通のゲート電位は、補
助電流ｉｈによって形成された補助電圧ｕｈと、ダイオ
ード接続されたｎ型チャンネルトランジスタｔ5 とに結
合される。電流バンクｍｂの共通の電流バンク制御ライ
ンｃｌは、カスコードトランジスタｔ2 のドレイン電極
に接続される。ある動作条件下では２つの直列接続され
たｎ型チャンネルトランジスタｔ1 ，ｔ2 のために、電
流バンクトランジスタｔ1 のドレイン電位がゲート電位
と比較して非常に小さくなるため、トランジスタｔ1 お
よびｔ2 はもはや飽和せず、その結果電流バンクトラン
ジスタｔ1 ，ｔ3 および存在する場合別の電流バンクト
ランジスタの間の電流バランスが崩されることが容易に
明らかになる。

【００１１】図２において、図１の主要な欠点すなわち
電流バンクトランジスタｔ1 の相対的に高いゲート電位
は、実際の電流ミラーｍにおいて共通の電流バンク制御
ラインを制御する制御回路ｒを設けることによって取除
かれている。２個のカスコードトランジスタｔ2 ，ｔ4
に対する補助電圧ｕｈは図１の構造と同じである。補助
電圧ｕｈを安定させるさらに複雑な回路は技術的に知ら
れているが、本発明とは関係ない。図２の従来技術の電
流バンク制御装置において、共通の電流バンク制御ライ
ンは、その非反転入力が電流ミラー入力ｅｍに結合さ
れ、その反転入力が基準電圧Ｕｒに結合された演算増幅
器ｏｐの出力に接続されている。非反転入力は、ＲＣ部
分Ｒ，Ｃを通って共通の接地ラインＭに接続される。電
流バンク制御トランジスタｔ1 によって制御され、カス
コードトランジスタｔ2 を通って流れるドレインソース
電流ｉ1 の大きさは、演算増幅器ｏｐの出力電圧に依存
する。対照的に、電流ミラー入力ｅｍは、示されていな
い電源から時間と共に変化する入力電流ｉｅを供給され
る。２つの電流ｉｅ，ｉ1 が等しくない場合、これは結
果的に差動電流ｉｄを生じさせなければならず、その差
動電流ｉｄは第１のノードｋ1 から利用できるか、或は
このノードにおいて注入されなければならい。ここにお
いて使用されている演算増幅器ｏｐの出力電圧は、この
ような増幅器が通常そうであるように、２個の演算増幅
器の入力における共通モードの電圧と無関係であると仮
定する。したがって、電流バンク制御ラインに対する制
御電圧は、電流ミラー入力ｅｍにおける電圧と無関係に
なる。この分離により、電流ミラー入力ｅｍにおける電
圧はまた電流バンク制御ラインの電圧より高くなること
ができる。ＲＣ部分のＲ，Ｃは、回路の安定性を確実に
する必要がある。制御動作により、ドレインソース電流
ｉ1 が変化して入力電流ｉｅに適合する。制御プロセス
の究極の目的は、差動電流ｉｄがもはや流れなので、電
流バンク制御ラインｃｌがその正しい電位になったとき
に達成される。もちろん、電流バンクｍｂの出力電流ｉ
ａおよび、したがって実際の電流ミラーｍの出力電流は
電流ｉ1 の大きさに比例して変化している。

【００１２】上述されたように、図２の回路は非常に複
雑で高価であるが、その動作は定常状態またはゆっくり
変化する入力電流ｉｅに対して満足できるものである。
しかしながら、入力電流ｉｅは急速に変化して、出力電
流ｉａがこれらの変化に追従する場合には、閉ループの
応答時間が考慮されなければならない。臨界要因は、キ
ャパシタンスｃ1 ，ｃ2 ，ｃ3 に結合される複素周波数
平面における閉ループの極およびゼロの分布である。第
１のノードｋ1 は、例えば高インピーダンスの出力であ
り、関連した寄生キャパシタンスｃ1 と共に第１の極を
形成する。第２の極は負のフィードバック演算増幅器ｏ
ｐおよびＲＣ部分Ｒ，Ｃによって形成され、演算増幅器
ｏｐの負のフィードバックがキャパシタｃ2 によって概
略的に示されている。演算増幅器の正常な周波数範囲に
おいて、その出力信号は位相がその入力信号と90°異な
っている。電流バンクトランジスタｔ1 ，ｔ3 のゲート
キャパシタｃ3 および関連した寄生キャパシタンスは第
３の極を表し、それは演算増幅器の出力抵抗と関連して
効果的になる。３つの極の時定数は、閉ループを振動に
容易に設定することができる位相シフトを生じさせる。
これは特に、閉ループに対する結果的なゼロ／極の周波
数の間隔が緊密であり、ループ利得が依然として十分大
きい場合に重要である。解決方法として、ループ利得が
減少されるか、またはキャパシタンスｃ3 を増加させる
ことによって支配的な極が生成されるか、或はここでは
ＲＣ部分Ｒ，Ｃである極がゼロによって部分的に補償さ
れる。しかしながら、制御速度が低下するため、これら
方法は全て制御特性に対して悪影響を及ぼす。

【００１３】図３には、本発明による電流ミラーの１実
施形態が示されている。図１または図２と同じ素子は同
じ参照符号で示されている。これは特に実際の電流ミラ
ーｍの素子に適合する。図２と同様に、電流ミラーｍの
入力電流路は開いており、供給された入力電流ｉｅおよ
び電流バンクｍｂの電流ｉ1 から差動電流ｉｄが形成さ
れ、それが制御回路ｒを介して電流バンク制御ラインｃ
ｌの電位を制御する。制御回路ｒは、その低インピーダ
ンスの制御入力が差動電流ｉｄを供給された電流制御さ
れた電流源ｑと、高インピーダンスの出力が電流バンク
制御ラインｃｌに直接接続されたノードｋ3 とを含んで
いる。電流バンクトランジスタｔ1 ，ｔ3 を駆動するた
めに電流源ｑを使用することは本発明の本質的なアスペ
クトである。これは、特に再充電が非常に迅速な場合
に、低インピーダンスの駆動が行われるように、ＭＯＳ
トランジスタが通例は電流制御ではなく電圧制御される
と考えられるからである。電流バンクｍｂにおいて、電
流源ｑの制御出力電流は電流バンクｍｂを入力電流ｉｅ
の変化に追従させるためにゲートキャパシタンスｃ3に
対するゲート再充電電流ｉｇとして機能する。ゲート再
充電電流ｉｇにより、電流バンクトランジスタｔ1 ，ｔ
3 に対する駆動電位ｕ3 は変化される。制御プロセスの
目的に達した時、すなわち入力電流ｉｅが電流バンク電
流ｉ1 に等しい時、第１のノードｋ1 から得られた差動
電流ｉｄがゼロになり、それによって電流源ｑの出力電
流ｉｇもまたゼロになる。その後にゲート駆動電位ｕ3
がその所望の値に到達して、制御プロセスが終了する。

【００１４】制御プロセスの上記の動作は、差動電流ｉ
ｄおよびゲート再充電電流ｉｇが共に単方向性であって
はならず、電流が正または負の方向に流れることができ
なければならないことを示す。これは、図３における電
流源ｑの構造によって実現される。ＣＭＯＳ技術で構成
された回路は、その電力ドレインが少数のシャント電流
路のために低いため非常に有効である。特に、４トラン
ジスタセルｔ6 ，ｔ7，ｔ8 ，ｔ9 は、４個のトランジ
スタの全てが二重機能を実行する方法で電流源ｑに電圧
フォロアｓｆとして適合する。電圧フォロアｓｆは、第
１のノードｋ1の電圧レベル、およびしたがって実際の
電流ミラーｍの入力ｅｍの電位を固定するように機能す
る。これは、電圧フォロア入力ｋ4 と基準電圧源Ｕｒと
の間の接続によって行われ、その電位ｕ4 は電圧フォロ
アｓｆの出力ｋ2 に伝送される。ｎ型チャンネルトラン
ジスタｔ6 ，ｔ7 およびｐ型チャンネルトランジスタｔ
8，ｔ9 による４トランジスタセルの対称的な設計によ
り、正または負の電流が電圧フォロアｓｆの出力ｋ2 か
ら利用できる。電圧フォロアｓｆの出力ｋ2 はまた電流
源ｑの制御入力でもあるため、ノードｋ2 に供給された
差動電流ｉｄは２つの相互作用する相補型電流ミラーｍ
1 ，ｍ2 を介するノードｋ2 によりシャント電流路ｐｆ
にミラーされる。ノードｋ2 に供給された差動電流ｉｄ
はフィードバック電流ミラーｍ1 ，ｍ2 の予め定められ
た電流バランスを崩して差動電流ｉｄを発生させ、それ
はノードｋ3 から利用できる。これはゲート再充電電流
ｉｇである。高インピーダンスタップｋ3 は、ｎ型チャ
ンネルトランジスタｔ13とｐ型チャンネルトランジスタ
ｔ9 のドレイン端子の接合点によって形成される。ｎ型
チャンネルトランジスタｔ13はｎ型チャンネル電流ミラ
ーｍ2 の出力トランジスタであり、ｐ型チャンネルトラ
ンジスタｔ9 は４トランジスタセルのｐ型チャンネル出
力トランジスタである。したがって、ノードｋ3 は電流
源ｑの出力を表す。実際の電流ミラーｍおよび電流源ｑ
の動作を別々に説明することを容易にするために、共通
の接合点ｋ1 ，ｋ2 を図３に表わし、別々のノードｋ1
，ｋ2 として説明する。

【００１５】前に説明された基準電圧源Ｕｒの電位ｕ4
は、電流ミラー入力ｅｍのレベルｕ2 を決定する。補助
電圧ｕｈの適切な選択によって、カスコード段ｔ2 ，ｔ
4 に対するゲート駆動電位は簡単な方法で電流ミラー入
力電圧ｕ2 より低く設定されることができる。電流源ｑ
の出力電圧ｕ3 は、トランジスタｔ13およびｔ9 の飽和
電圧に対するものを除いて電圧ｕ2 の全体的な範囲に対
応する。

【００１６】２つの相互作用する電流ミラーｍ1 ，ｍ2
の静止状態の電流は、電圧フォロアｓｆの入力部分にお
いて電流源電流ｉ6 ，ｉ8 によって設定される。２つの
電流源の間の内部結合は電流ｉ6 ，ｉ8 の大きさを等し
くする。ノードｋ2 およびｋ4 の電位は等しいため、ｎ
型チャンネルトランジスタｔ6 ，ｔ7 およびｐ型チャン
ネルトランジスタｔ8 ，ｔ9 は、同じ大きさの電流源電
流ｉ6 およびｉ8 を各出力にミラーする各電流ミラーと
して考えることができる。これらの電流は差動電流ｉｄ
と重畳され、それはある方向では電流ミラーｍ1 ，ｍ2
を通って、また別の方向ではトランジスタｔ9 を通って
ノードｋ3 に供給される。各電流ミラーｍ1 ，ｍ2 が
１：１の電流伝達比を有している場合、利用可能な出力
電流ｉｇは供給された差動電流ｉｄと同じである。例え
ば 0.1乃至10の１以外の電流伝達比を有するさらに複雑
な電流源回路を構成することもできる。これは、電流バ
ンクトランジスタｔ1 ，ｔ2 の再充電に影響を与える
が、安定マージンもまた変化させる。しかしながら、後
者は図３の回路構造において非常に大きい。それは支配
的な時定数が高インピーダンスノードｋ3 と共に電流バ
ンク制御ラインｃｌのゲートキャパシタンスｃ3 によっ
て形成されるためである。ノードｋ1 に結合された寄生
キャパシタンスｃ1 は、電圧フォロアｓｆの低インピー
ダンス出力ｋ2 だけを受ける。

【００１７】図３における補助電圧源ｔ5 、基準電圧源
Ｕｒおよび電流ｉ6 ，ｉ8 用の電流源の概略図は、安定
した電圧または電流を生成するためのバンドギャップ回
路の使用等の各回路機能を改良するために既知の方法を
妨げるものではない。さらに、図３は電流ｉｅに対して
実際の電流ミラーｍの単一の出力電流路のみを示してい
る。さらに、任意の電流伝達比を有する電流出力は図示
を簡単にするために示されていない。図３の実施例にお
いて、電流制御された電流源ｑはＣＭＯＳトランジスタ
を含む。電流制御された電流源ｑもまた、もちろんｎ型
チャンネル技術またはｐ型チャンネル技術で構成される
ことができる。

【図面の簡単な説明】

【図１】カスコード段を備えた従来技術の電流ミラーの
概略図。

【図２】実際の電流バンクのゲート電位が制御回路によ
って生成されるカスコード段を備えた従来技術の電流ミ
ラーの概略図。

【図３】本発明にしたがって電流バンクのレベル制御が
行われるカスコード段を備えた電流ミラーの好ましい実
施形態を示した概略図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウルリヒ・テウス ドイツ連邦共和国、デー − 79194 グ ンデルフィンゲン、シェーンベルクシュト ラーセ ５

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力および出力端部に広い制御範囲を有
   するカスコード段を含む電流バンクと、 カスコード段の固定した電位を生成し、制御入力が差動
   電流を供給される制御回路と、 電流バンクの関連した出力に結合された第１のカスコー
   ド段と、電流ミラー入力との間に配置され、差動電流が
   利用できる第１のノードとを含んでいるＭＯＳ技術にお
   ける電流ミラーにおいて、 制御回路は、第１のノードに接続された第２のノードで
   あるその制御入力と、電流バンク用の共通の制御ライン
   に結合された第３のノードであるその出力とを有する電
   流制御された電流源を含み、 第３のノードは制御時定数を設定するためにそれに接続
   された容量性負荷を有し、前記容量性負荷が特に共通の
   制御ラインの容量性負荷によって形成されることを特徴
   とする電流ミラー。
2. 【請求項２】 入力と出力との間すなわち第２および第
   ３のノードの間において、電流源は 0.1乃至10の間の、
   特に１の付近の電流伝達比を有していることを特徴とす
   る請求項１記載の電流ミラー。
3. 【請求項３】 第２のノードで電位を設定するために、
   電流源は、第４のノードであるその入力が基準電圧源に
   接続され、低インピーダンスの出力が電流源の入力と同
   一である電圧フォロアを含んでいることを特徴とする請
   求項２記載の電流ミラー。
4. 【請求項４】 電流源は２つの相互作用する相補型電流
   ミラーを含んでいることを特徴とする請求項３記載の電
   流ミラー。
5. 【請求項５】 相互作用する相補型電流ミラーの１つ電
   流路は直列の２個の相補型トランジスタを含んでいる電
   圧フォロアの出力を含んでおり、前記相補型トランジス
   タの共通のソース端子が第２のノードを形成し、それら
   のゲート端子が１つのＭＯＳダイオードをそれぞれ通っ
   て第４のノードに接続されていることを特徴とする請求
   項４記載の電流ミラー。
6. 【請求項６】 第３のノードは電流制御される電流源の
   出力として機能し、電流路において直列接続された２個
   の相補型トランジスタの間の共通のドレイン端子により
   形成されていることを特徴とする請求項５記載の電流ミ
   ラー。
7. 【請求項７】 電圧フォロアは、トランジスタが導電型
   とは無関係にそれらの電気特性に関して対にされた２個
   の相補型トランジスタ対から成る４トランジスタセルを
   含んでいることを特徴とする請求項３乃至６のいずれか
   １項記載の電流ミラー。