JPS63107210A - 差電圧−電流変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧−電流信号変換器に関するもので８シ、更
に詳しくいえば、電圧信号を受ける差入。

力端子を有し、その電圧信号を出力端子において入力差
信号の極性に応じた向きに流れる電流に変換する変換器
に関するものである。

〔従来の技術および発明が解決しようとする問題点〕

回路の入力端子へ供給された電圧信号を、回路の出力端
子において対応する電流に変換できる回路のいくつかの
用途が見出されている。それらの用途には、たとえば、
種々の電流レベルにおいて他の電子回路または電子部品
を試験し、ある種の回路へ制御可能な電流を与えること
が含まれる。

それらの回路へは、それらの回路を含む装置の動作中に
、それらの電流が供給される。

それらの目的のために何種類かの回路構成が知られてい
る。多くの場合に、入力端子における電圧差を基にして
正確な変換を行うことができ、各入力端子の信号に共通
な電圧部分は無視されるから、差電圧入力は極めて望ま
しい。多くの場合に、２つの電圧信号の間の差電圧はい
ずれかの信号の完全な値よりはるかに小さくできる。そ
れらの場合には、極めて高い共通モード除去比（ｒｅｊ
ｅｃｔｉｏｎｒａｔｉｏ）　　と１ｉ源変動除去比が必
要であるう更に、それらの信号源にどのような負荷がか
かることも避けるために高い入力インピーダンスを求め
られる。

この種の変換のために知られている回路の多くは主とし
て演算増幅器を基にしており、そのような厳しい性能特
性を満すことはできないか、満すことができたとしても
非常に困強で、費用がかかる。更に、そのような性能の
要求を満すことができるようにするためには、それらの
回路の多くは、回路をモノリシック集積回路のような回
路の構成に容易には適合しないやり方に頼る必要がある
。

〔問題点を解決するための手段〕

本発明は、入力段の一対の電流源と出力段の一対の電流
源へ電流を与える一対の電流源を基にした変換器を提供
するものである。出力段における一対の電流源は、帰還
ループで制御される電流導通装置を通じて電流を得るこ
とができる。それらのループのうちの一方のループは入
力段により制御される。入力段における一対の電圧設定
器に供給される入力差電圧は入力段における電流を不釣
合にする。その電流不釣合は出力段において正確に反映
されて、その反映電流が広い範囲の電気的負荷を駆動す
るために利用できる。電流源対を慎重に整合させること
により、入力段または出力段に生ずる差信号が大幅に減
少させられて、高い共通モード除去比と高い電源変動除
去比を与える。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図には差入力電圧−双方向出力電流変換器の回路図
が示されている。この回路図は多少簡略化されておシ、
ある回路部品は機能ブロックにまとめるか、全く省いて
、理解を容易にしている。

第１図に示す回路は、エンハンス型相補絶縁ゲート電界
効果トランジスタ（ＩＧＦＥＴ）　、ｎｐｎバイポーラ
トランジスタと、典型的には薄膜抵抗器である安定抵抗
器と、コンデンサとを含むチップを製造するための適当
な任意の製造法を用いてモノリシック集積回路チップで
製造できる。そのような製造法が何種類か知られている
。

たとえば、ｐ形基板を使用できる。ｐ形基板には各エン
ハンス型ｎチャネル絶縁ゲート電界効果トランジスタ、
たとえばシリコンゲートの金属−酸化物−半導体電界効
果トランジスタ（ＭＯ８Ｆ’ＥＴ）を直接製造できる。

各エンハンス型ｐチャネルシリコンゲートＭＯ８ＦＥＴ
を、井戸またはタブとしばしば呼ばれている、ｎ影領域
に形成できる。そのｎ影領域はｐ形基板に形成される。

そのような構造においては、各ｎチャネルＭＯ８Ｆ’Ｅ
πに対する各基板接続はｐ形基板に対して行われ、この
基板は回路中の最も負の電源電圧、ここでは−５，０ボ
ルトへ接続される。多くの場合には、ｐチャネルＭＯＳ
ＦＥＴ基板接続はそれが形成されるｎ形井戸に対して行
われる。それらの各井戸は回路中の最も正の電源電圧、
ここでは１５．０ボルトへ接続される。しかし、ある場
合には、ｐチャネルＭＯ８ＦＥＴへの基板接続はＭＯＳ
ＦＥＴのソースへ直接行われる。その接続が図にはっき
り示されている。

ｐチャネルＭＯＳＦＥＴ基板接続が接続されていること
が示されていない状況においては、その基板はそのトラ
ンジスタが形成されているｎ形井戸へその基板が接続さ
れると仮定できる。

現在の典型的な製造方法により、ｎチャネルＭＯ８ＦＥ
ＴとｐチャネルＭＯ８ＦＥＴのチャネルの長さを３〜１
μｍの範囲でできるだけ短くできる。しかし、本発明の
変換器のようなアナログ回路においては、装置が破壊す
ることなしにドレインとソースの間により高い電圧を使
用できるようにするために、よシ長いチャネル長がしば
しば選択される。それらのトランジスタのチャネル幅は
、希望のチャネル幅−長さ比を形成して適当な装置特性
を達成するために、容易に選択できる。

また、ｎチャネルＭＯ８ＦＥＴおよびｐチャネルＭＯ８
ＦＥＴのしきい値電圧の値を設定するためにそのような
製造方法においてとられる工程により、はぼ同じ大きさ
の零ソース＝基板差しきい値電圧（ｚｅｒｏ　５ｏｕｒ
ｃｅ　−５ｕｂｓｔｒａｔｅ　ｄｉｆｆｅｒｅｎｃｅ　
ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）　　を有する両方
の種類のトランジスタを製造できるが、２穏類のトラン
ジスタの要求の性質として符号は逆である。ｎチャネル
ＭＯ８ＦＥＴの零ソース＝基板差しきい値電圧は約０．
８ボルトであシ、ｐチャネルトランジスタのしきい値電
圧は約−０，８ボルトである。製造法の違いによるしき
い値電圧の違いのために、ｎチャネルＭＯ８ＦＥＴとｐ
チャネルＭＯ８ＦＥＴではしきい値電圧の値が共通の向
きに同様に変化する。しかし、温度変化によるしきい値
電圧が変化すると、各種類のトランジスタのしきい値電
圧の大きさのみが変化する。

ｎｐｎバイポーラトランジスタは、ｎ形井戸をコレクタ
として、ｎ形弁戸内に形成できる。トランジスタのペー
ス幅は典型的には１〜２μｍである。

それらのトランジスタのエミッタ面積はほぼ希望に応じ
て最低６４平方ミクロン以上にして、満足できる装置特
性を得ることができる。

安定な抵抗器はモノリシック集積回路チップの絶縁物質
の表面上に付着される薄膜抵抗器とすることかでき、典
型的にはＣＲｘ５４．　（ある用途ではＮ７を加えるこ
ともある）、すなわち、クロム−シリコン抵抗器（窒素
をドープするこ七もある）で形成でキ、する値の抵抗率
、温度係数および電圧係数等のある値を達成するために
、成分物質の組成を用途に応じて変えることができる。

それらの抵抗器の温度係数は典型的には土１１００ｐｐ
のオーダーであり、電圧係数は土ｌｐｐｍ″！たけそれ
以下である。図示の回路図に示されている抵抗器は、良
く一致した抵抗器を形成するために非常に良く似た条件
となるようにこのようにして製造される。

その結果、抵抗値の比の変化は温度変化に対してｉｐｐ
ｍ以下である。それらの抵抗器の典型的な抵抗率は２．
５　Ｘ　１０　　オーム−αであり、厚さは０．０５μ
ｍである。

コンデンサは厚さ０．０７５μｍの二酸化シリコンをｉ
ｔ体として用いて形成される。コンデンサの各極板はド
ープされた多結晶シリコンすなわち「ポリシリコン」で
形成される。このようにして形成されたコンデンサの容
量は典形的には約０．４７　ｐ　ｆ／μｍ　（０，３ｐ
ｆ／ｍｉｌ　　）である。

第１図の回路への入力電圧信号は入力信号端子手段すな
わち入力信号端子領域１０．１１へ与えられる。それら
の端子は２つの同一の演算増幅器１２．１３の非反転入
力端子へそれぞれ接続される。それらの演算増幅器１２
．１３は、それらの演算増幅器１２．１３を中心とする
帰還ループ中の２個のトランジスタ１４．１５を制御す
る。演算増幅器１２の出力端子すなわち出力領域はｐチ
ャネルＭＯ８ＦＥＴ１４のゲートへ接続され、演算増幅
器１３の出力領域はｐチャネルＭＯ８ＦＥＴ１５のゲー
トへ接続される。トランジスタ１４のソースは演算増幅
器１２の反転入力端子す々わち反転入力領域へ接続され
、トランジスタ１５のソースは演算増幅器１３の反転入
力端子へ接続される。各トランジスタ１４．１５の幅−
長さ比は２５０／１０である。

演算増幅器１２とトランジスタ１４および演算増幅器１
３とトランジスタ１５は、回路の入力段のための電圧設
定器を構成する。この入力回路段は、第１図に示されて
いるトランジスタ１４．１５のソースとドレインを通る
垂厘線に沿って多少とも含まれる部品も含む。演算増幅
器１２．１３については後で詳しく説明する。

第１図に示されている回路の入力段における他の部品に
は２つの電流源１６．１７が含まれる。

各電流源１６．１７の電流入力側端子手段す々わち終端
領域は、回路に用いられる最も正の電圧源へ接続される
ようになっている端子手段１Ｂへ電気的に接続される。

回路の最も負の電圧源へ接続される回路中の端子手段す
なわち端子領域が参照符号１９で示されている。

電流源１６．１７の電流出力端子すなわち電流供給端子
すなわち電流出力領域がｐチャネルＭＯ８ＦＥＴ　２０
　、２１のソースへ接続される。各トランジスタ２０．
２１の幅−長さ比は２５０／１０である。トランジスタ
２０．２１は電流源１６．１７により供給された電流を
、ソース領域からドレイン領域へチャネル領域を通って
流す。トランジスタ２０．２１のドレインインピーダン
スは高くて、前記電圧設定器を電流源と、それらの電流
源に接続されている他の部品と、回路の第２段とから分
離する。

トランジスタ２０．２１のゲートは一緒に電気的に接続
され、かつ、端子１８の電圧より約４．０ボルト低い値
を有するバイアス電圧源へ接続されるようにされている
端子手段すなわち端子領域２２へ電気的に接続される。

トランジスタ２０のドレインはトランジスタ１４のソー
スへ接続され、トランジスタ２１のドレインはトランジ
スタ１５のソースへ接続される。

トランジスタ１４，１５のソースへは電流設定抵抗２３
も接続きれる。この抵抗２３の一方の端子はトランジス
タ１４のソースへ接続され、抵抗２３の他方の端子はト
ランジスタ１５のソースへ接続される。

最後に、２個の別の電流源２４．２５が入力段の部分で
ある。電流源２４の電流入力側端子手段すなわち電流入
力側端子領域がトランジスタ１４のドレインへ接続され
、トランジスタ２５の電流入力側端子がトランジスタ１
５のドレインへ接続される。各電流第２４．２５の電流
出力側端子は端子手段１９へ接続される。電流源２４．
２５は電圧制御電流源であって、各電流源の側面に矢印
で示されている制御入力領域に電圧制御信号が与えられ
る。電流源２４．２５のために選択される電流は、電流
源１６，１γにより与えられる電流の全体として約半分
である。

回路の第２段に同様にして制御される２つの電流源２６
．２７がある。電流源２６．２７の電流供給端子が端子
手段１９へ接続される。供給すべき電流の選択は、各電
流源の側面に矢印で示されている制御入力領域を通じて
再び制御される。各電流源２６．２７は各電流源１６．
１７により供給される電流の約半分を再び供給する。

帰還ループ内で制御される２つのｐチャネルＭＯ８ＦＥ
Ｔ　２８　、２９が、電流源１６．１７から供給された
電流を、ソースからチャネルを通ってドレインへ流し、
電流源２６．２７へ供給する。各トランジスタ２８．２
９の幅−長さ比は２５０／１０である。トランジスタ２
８のソース領域は電流源１７の電流供給領域へ接続され
、トランジスタ２９のソース領域は電流源１６の電流供
給領域へ接続される。トランジスタ２８のドレインは電
流源２６の電流入力領域へ接続され、トランジスタ２９
のドレインは電流源２７の電流入力領域へ接続される。

トランジスタ２８のゲートは演算増幅器３０の出力領域
へ接続される。演算増幅器３０の反転入力端す々わち反
転入力領域はトランジスタ１５のドレインへ接続される
。演算増幅器３０の非反転入力端子がトランジスタ１４
のドレインへ接続される。演算増幅器３０の付加出力領
域である共通モード出力領域には、そのトランジスタの
反転入力領域と非反転入力領域へ与えられた電圧の平均
を表す信号、すなわち、共通モード電圧が与えられる。

この信号は電流源２４，２５，２６．２７の制御入力領
域へ与えられて、それらの電流源を流れる電流を設定す
る。

トランジスタ２９のゲートは演算増幅器３１の出力領域
へ接続される。演算増幅器３１の非反転入力端子す々わ
ち非反転入力領域はトランジスタ２９のドレインへ接続
され、反転入力端子は、端子手段１８と、端子手段１９
へ与えられるために選択された電圧の値の中間の値を有
する基準電圧（ここではアースとして選択されている）
へ接続される。

演算増幅器１２，１３．３０．３１　　は演算増幅器に
典型的な特性、すなわち、反転入力端子と非反転入力端
子における回路入力インピーダンスが比較的高いという
特性を多少とも有する。汎用演算増幅器の差入力電圧に
依存する信号が生ずる主出力端子における回路インピー
ダンスは通常は比較的低い。しかし、ここで説明してい
る例においては出力負荷のインピーダンスが比較的高い
から、演算増幅器の出力インピーダンスは非常に低い必
要はない。

それらの演算増幅器の主出力領域における信号は、演算
増幅器の反転入力端子と非反転入力端子に与えられた対
応する信号が非常に高い利得で増幅されたものであシ、
その利得は、非反転入力端子に与えられた信号に対して
は正で１）、反転入力端子に与えられた信号に対しては
負である。

次に、第１図に示す変換器の動作を説明する。

電流源１６と１７は、変換器の種々の動作条件において
ほとんど等しい電流を供給する。電流源１６からの電流
の一部が第２段の演算増幅器３１とトランジスタ２９に
より、トランジスタ２０から分流させられる。先に述べ
たように、演算増幅器３１の反転入力端子が接続される
基準電圧はアース電位でちるとして図示している。電流
源２７が電流を吸収して演算増幅器３１の非反転入力端
子を反転入力端子に生ずる基準電圧から変えさせること
を阻止するのに十分電流を与えるように、演算増幅器３
１はトランジスタ２９を含んでいる帰還ループを通じて
トランジスタ２９を動作させる。す々わち、出力領域３
２と３３の間に接続されるよりに選択されている動作負
荷を通じて供給される電流により電流源２７が満されな
い範囲まで、演算増幅器３１は電流源２７ＯＮ喪を満す
のに十分な電流をトランジスタ２９に流させる。

端子手段２２におけるバイアス電圧はトランジスタ２０
のゲート電圧をセットする。電流源１６からの残りの電
流（トランジスタ２９を通らない電流）はトランジスタ
２０を通じて供給される。

このトランジスタ２０のゲート・ソース電圧は、トラン
ジスタ２０がその電流を流すのに十分な程度に調整する
。トランジスタ２０を用いることによシ、トランジスタ
２０のドレイン電圧変化が電流源１６における電圧降下
や、トランジスタ２９のソースへ与えられる電圧に影響
を及ぼすことがない、という結果がもたらされる。

トランジスタ２０のドレインからの電流はトランジスタ
１４を流れる。後で説明するように１装置の入力領域１
０と１１に電圧信号を与えることにより抵抗２３の端子
間に電圧差が生じ、低い方の電圧がトランジスタ１５の
ソースに生じたとすると、トランジスタ２０を流れる電
流のうちのいくらかは抵抗２３も流れる。あるいは、ト
ランジスタ１５のソースにおける電圧がトランジスタ１
４のソースにおける電圧よシ高いとすると、トランジス
タ２０を流れる電流に電流が抵抗２３を通じて加え合わ
されて、トランジスタ１４を流れる。

入力領域１０と１１に与えられる信号電圧（それらの電
圧の差が出力領域３２．３３における信号電流に変換さ
れる）は、演算増幅器１２，１３０非反転入力端子にお
ける電圧であるから、それらの信号電圧の差は抵抗２３
の端子間電圧である。

その理由は、トランジスタ１４．１５のソース電圧（そ
れらのソース電圧は演算増幅器の反転入力端子に現われ
る電圧でもある）が非反転入力端子における電圧と異な
らないように、演算増幅器１２゜１３がトランジスタ１
４．１５をそれらのトランジスタのゲートを通じて制御
するからである。また、演算増幅器１２．１３の高い利
得が、それらの入力端子の間に大きい電圧差が存在し得
ないことを意味するから、入力領域１０と１１に与えら
れる信号電圧の差が抵抗２３の端子間電圧に必ずなるの
である。

実際に、演算増幅器１２とトランジスタ１４を含む帰還
ループと、演算増幅器１３とトランジスタ１５を含む帰
還ループは電圧ホロワ構成であって、それらのトランジ
スタのソース電圧が関連スる入力領域１０．１１におけ
る電圧に追従することを必要とする。前記したように、
固定ゲートバイアスのトランジスタ２０．２１を用いる
ことによシ、電流源１６または１７．あるいはトランジ
スタ２８．２９のドレインは、入力領域１０．１１へ与
えられた入力信号電圧の変化に応じてトランジスタ１４
．１５のソースに生ずることがある電圧値変化によって
も、何の影響も受けない。

トランジスタ１４のドレインから流れる電流は電流源２
４によシとられる。各電流源２４と２７は電流源１６に
よシ供給された電流の約半分をとるように設定されるか
ら、電流源２４．２７を含む２つの回路は（］）互いに
ほぼ等しく、（＋＋）抵抗２３の端子間電圧を異ならせ
る入力差電圧がない場合に、電流源１６により供給され
る電流が等しくカる。しかし、入力領域１０と１１へ等
しくない入力電圧を与えると抵抗２３に電流が流れ、そ
の電流のために、電流源２４と２７を含んでいる回路部
分が互いに不平衡にされるとともに、そのような入力差
電圧が存在する場合に、それらの電流を平衡させる何ら
かの装置が無い場合に電流源１６により供給される電流
に対して不平衡にされる。

次に、電流源１７によシ供給される電流について考える
。先に述べたように、その電流の一部は、演算増幅器３
０により制御されるトランジスタ２８によってトランジ
スタ２１から分流され、電流源２６へ流される。電流源
１γによシ供給される電流のうち分流されない電流はト
ランジスタ２１を流れる。そのトランジスタ２１のゲー
ト・ソース間電圧は、その電流を通す回路条件によシ十
分に調整される。その電流はトランジスタ１５を通され
るが、入力差電圧の極性に応じて、抵抗２３に流れこむ
電流だけ増加させられ、または減少させられる。

このように、入力領域１０へ入力領域１１へ与えられる
電圧より高い電圧が与えられたとすると、トランジスタ
１４のソースにトランジスタ１５のソースよシ高い電圧
が与えられる。そのような場合には、トランジスタ２０
のドレインから流出する電流の一部が、トランジスタ１
５のソースに流入する電流に加え合わされる。

トランジスタ１４と１５に流入する電流の間のそのよう
な不釣合が完全に起ることを許されるものとすると、電
流源２４と２５に供給される電流が一致せず、かつそれ
らの電流がそれらの電流源により吸収されるために、電
流源２４と２５における電圧降下が十分大きくなる。こ
こで説明している実施例においては、ｖ、流源２５へ電
流源２４より多い電流が供給されるから、電流源２５に
おける電圧降下が大きくなる。そのために演算増幅器３
０の出力領域における電圧の振れが小さくなる。先に述
べたように、その電圧はトランジスタ２８のゲートを制
御する。そのような作用のためにトランジスタ２８は電
流源１７によシ供給される電流の大部分を分流し、それ
によりトランジスタ２１と１５を通って電流源２５へ供
給される電流が減少する。

しかし、この状況においてトランジスタ２８により分流
される電流は電流源２６によりどられる電流より大きい
から、付加電流が出力領域３２と、出力領域３２と３３
の間の電気的負荷とを通って流され、出力領域３３へ戻
される。電流源２７へ供給されるこの付加電流のために
電流源２７の端子間電圧降下が大きくなり、その電圧降
下は演算増幅器３１により検出される。その結果、演算
増幅器３１の反転入力端子における電圧が高くされ、そ
れによフ演算増幅器３１の出力レベルを高くしてトラン
ジスタ２９のゲート電圧を低くし、したがってトランジ
スタ２９を流れる電流を減少させる。

その結果としてトランジスタ１４１５を流れる電流の不
釣合が、（＋））ランジスタ２８が含まれている帰還ル
ープにおける反作用のためにトランジスタ２８の分流作
用の増大によりトランジスタ２１を流れる電流が減少す
ることにより、（ｉ［ランジスタ２９を含んでいる帰還
ループの反作用の結果としてトランジスタ２９の分流作
用の減少によシトランジスタ２０を流れる電流が増加す
ることによシ、釣合わされる。前記電流の不釣合は、他
の場合には、入力領域１０．１１へ差入力電圧が加える
ことによシ起る。トランジスタ２８．２９のそれらの作
用により、出力領域３２と３３に接続されている負荷を
流れる電流が増加する。

したがって、電流源２６．２７によシとられる電流が非
常に良く一致し、かつトランジスタ２８と２９を含んで
いる帰還ループの利得が十分に高くて各ループ内の演算
増幅器を駆動するために必要な誤差電圧が非常に小さい
とすると、出力領域３２．３３における負荷を流れる付
加電流は抵抗２３を流れる電流に非常に良く一致する。

入力領域１０．１１へ与えられる電圧の差によって抵抗
２３を流れる電流が設定されるから、出力領域３２と３
３に接続されている負荷を流れる電流が入力領域１０と
１１へ与えられた差入力電圧を正確に反映するために、
それらの負荷電流と差入力電圧はほぼ一定の利得によっ
て相互に関連づけられる。

このことは、電流源１６．１７が電流を直ちに供給する
各回路点における電流を加えることべよりわかる。第１
図において電流源１６の電流源領域の下側の回路点に対
して次の式が適用される。

１１６　＝Ｉｌ１４　”　！２Ｂ　＋　Ｉ１１？　”　
ｉＬ電流源１７の電流源領域の下側の回路点に対して次
の式が適用される。

ＩＩ？　＝　’２５−　ｉｓａ　＋　Ｉｇａ　”　ＳＬ
電流成分の添字はどの回路部品をそれらの電流成分が流
れるかを示す。信号電流を示すために小文字の１を用い
、固定電流を示すために大文字のＩを用いている。２番
目の式から１番目の式を引くと次式が得られる。

または吐＝　＋２８＋　ｉ誤差 ここで、意図する一致させられた電流源からの電流の差
が誤差信号としてとられるから、大文字のＩをｉ誤差と
書いた。抵抗２３の抵抗値をＲ１人力領域１０へ与えら
れる電圧をｖ１ｏ１人力領域１１へ与えられる電圧をｖ
１□とすると、ｌＬの式は電圧−電流変換と誤差を示す
ために下の式のように書き直すことができる。

したがって、入力領域１０，１１へ与えられた電圧によ
り抵抗２３に流れる電流と負荷電流の差（この差は誤差
を表す）は、第１図に示す回路内の電流源対が一致しな
いために生ずるものである。

一対の電流源内の各部品により供給される電流を他の部
品に供給きれる電流に慎重に一致させること、その一致
を温度変化およびその他の条件の変化に対して維持する
ことを、変化する回路条件が供給される電流に著るしく
影響しないように非常に高いインピーダンスの電流源を
用いることに組合わせることにより、回路の動作の誤差
は非常に小さくなる。そのような電流源の回路共通モー
ド除去比と電源変動除去比は、誤差項が非常に小さいか
ら、非常に高くなる。そのような電流源は、入力領域１
Ｇ、ＩＩＫ与えられた入力電圧の差に負荷電流が非常に
直線的に関連することも意味する。

しかし、第１図の回路の使用においてあまシ高い確度を
要求されない場合は、ある部品を用いなかったり、簡単
にすることができる（第７図参照）。

たとえばトランジスタ２０．２１を用いずに、それらの
トランジスタのソース領域接続とドレイン領域接続を直
結できる。そうすると電流源１６がトランジスタ１４の
ソースへ直結され、電流源１７がトランジスタ１５のソ
ースへ直結されるから、入力領域１０と１１に加えられ
た電圧に応じて、電流源１６．１７とトランジスタ２８
．２９の端子間に大きな電圧変動が現われることになる
。そのために回路の性能の誤差が大きくなる。

同様に、演算増幅器１２．１３をなくシ、その代フにト
ランジスタ１４のゲートを入力領域１０へ直結し、トラ
ンジスタ１５のゲートを入力領域１１へ直結できる。そ
うすると、トランジスタ１４と１５の不一致により抵抗
２３の端子間電圧にいくらか誤差が生ずる。もちろん、
入力電圧が変化しない静止状況においては、トランジス
タ２８゜２９の代シに適切な抵抗値の抵抗を用い、かつ
それらのトランジスタに組合わされている演算増幅器を
なくすことができ、あるいは適正な電流を流し、回路の
第２段に正しい電圧条件を与えるために選択された値の
実効インピーダンスを持たせる他の回路装置で置き換え
ることができる。

電流源１６．１７により供給される電流が被制御電流源
２４，２５．２６．２７によりそのままとられるように
するために、演算増幅器３０によシ発生された共通モー
ド電圧信号を基にして制御信号が各被制御電流源へ与え
られる。この信号は、演算増幅器３０の反転入力領域と
非反転入力領域へ与えられた電圧から、電流源２４．２
５の端子間電圧降下を介して得られる。

電流源２４，２５，２６．２７が吸収できないほど多く
の電流が電流源１６．１７から供給されると、電流源２
４．２５の端子間電圧降下が大きくなる。

電流源２４．２５の端子間電圧降下の算術平均が、演算
増幅器３０に供給される共通モード電圧としてとられる
から、その電圧降下が大きくなるとそれの平均値も大き
くなるために、演算増幅器３０の入力端子における共通
モード電圧も高くなる。

この共通モード電圧が高くなると、演算増幅器Ｊにより
発生されて電流源２４，２５，２６．２７を制御する共
通モード電圧信号が大きくなるから、それらの電流源の
電流値が増加して、電流源１６゜１７から供給される電
流をより多くとることができるようにする。

同様に、電流源１６．１７から供給される電流が少なす
ぎると、電流源２４．２５の端子間電圧が低くなる。そ
の電圧の低下は演算増幅器３０からの共通モード信号の
減少として表れ、それにより電流源２４，２５，２６．
２７の電流値が減少する。

高い確度と、モノリシック集積回路チップで集積化する
のに適することという目標に達するために形成された変
換器の具体例の回路図が第２図に示されている。第１図
に示されている演算増幅器の回路図は後の図に示す。

第２図の左側に示されている付加回路はバイアス電圧の
発生のために用いられる。基準として外部電流を用いる
外部電流ミラー回路から電圧として得られ、非常に正確
で、動作条件が変化しても非常に一定である、外部から
供給されるバイアス電圧が端子手段４０へ与えられる。

この電圧は端子手段１９における電圧に対して公称１．
７ボルトである。

この電圧はｎｐｎバイポーラトランジスタ４１のベース
と、ｐチャネルＭＯ８ＦＥＴ４２のゲートと、別のｎｐ
ｎバイポーラトランジスタ４３のベースとに与えられる
。それら２個のバイポーラトランジスタの典型的なエミ
ッタ面積は最小面積の４倍である。トランジスタ４２の
典型的な幅−長さ比は１００１５　である。

このバイアス電圧がトランジスタ４１のベースへ与えら
れると、その電圧はトランジスタ４１０ベース・エミッ
タ間と、このトランジスタのエミッタ回路中の抵抗４４
の端子間とに現われる。このために、トランジスタ４１
のコレクタ電流が外部基準電流のある一定の割合となる
ように設定される。トランジスタ４３およびそれのエミ
ッタ抵抗４５に同様々状況が起る。各抵抗４４と４５の
典型的に値は２０　Ｋオームである。

トランジスタ４１のコレクタ電流はｐチャネルＭＯ８Ｆ
ＥＴ４６と、このＭＯ８ＦＥＴ４６のソース抵抗ぐによ
り供給される。トランジスタ４６の典型的な幅−長さ比
は４０／１０　である。

トランジスタ４１は特定の電流を必要とするから、その
電流に対応した特定の電圧降下が抵抗４Ｔの端子間に生
じ、トランジスタ４１により要求されて、トランジスタ
４６のドレインに供給される電流を生ずるのに十分な特
定の電圧がトランジスタ４６のゲートとソースの間に生
ずる。この電圧降下は第２図のトランジスタ２０と２１
にゲートバイアス電圧として与えられる。そのバイアス
電圧は第１図の端子手段２２へ与えられるとして示され
たバイアス電圧である。

端子手段１８に与えられた電源電圧がどのように変化し
ても、端子手段１８と、トランジスタ４６のドレインに
生ずるこのバイアス電圧との間に生ずる電圧差を大きく
変化させることはない。その結果、第２図に示す回路の
うち第１図の電流源１６．１７として機能する部分にお
ける電圧降下は非常に一定に維持され、それにより、そ
れらの電流源からの電流も非常に一定に維持することを
助ける。

トランジスタ４６のドレインとゲートに形成されたこの
バイアス電圧は別のｐチャネルＭＯ８Ｆ’ＢＴ４８のゲ
ートへも与えられる。このトランジスタ４Ｂのソース回
路に抵抗４９が含まれる。トランジスタ４８はトランジ
スタ４６と良く一致するように製造され、抵抗４９は抵
抗４７に良く一致するように製造されているから、トラ
ンジスタ４８のドレインに供給される電流は、トランジ
スタ４９に′ドレインに供給される電流と同じである。

その電流はれチャネルＭＯ８ＦＥＴ５０とトランジスタ
４２を通って流れる。典型的な幅−長さ比５／２０を有
するトランジスタ５０は、他の一場合にはトランジスタ
４８の電圧降下である電圧降下のいくらかを受は持つだ
けである。

特定の電流が供給されるトランジスタ４２は、それのゲ
ート・ソース間電圧が、トランジスタ４２がその特定の
電流を流すには不十分でおるように、調整に反応する。

そのために、トランジスタ４２のゲートは端子手段４０
を介してバイアス電圧を受けるから、そのトランジスタ
４２のソースに良く整えられた電圧が与えられる。その
電圧は、インピーダンスを高くするために縦続接続され
て用いられているいくつかのバイポーラトランジスタの
ためのベース電圧を与えるために用いられる。

それらの縦続接続トランジスタの最初のトランジスタは
ｎｐｎ　）ランジスタ５１であって、それのエミッタが
トランジスタ４３のコレクタへ接続される。このように
接続した結果として、トランジスタ５１のペース電圧ハ
トランジスタ４３のペース電圧より、トランジスタ４２
のゲート・ソース間電圧に等しい量だけ高い。トランジ
スタ５１の典型的なエミッタ面積は最小である。

トランジスタ４３と４５はトランジスタ４３゜５１によ
シとられる特定の電流を決定するから、この電流はｐチ
ャネルＭＯ８ＦＥＴ５２　により供給せねばならない。

このトランジスタ５２のドレインはトランジスタ５１の
コレクタへ接続される。その電流はトランジスタ５２の
ソース抵抗５３も流れる。抵抗５３は抵抗４７，４９と
良く一致するように作られているが、トランジスタ５２
はそれのチャネルの幅と長さとの比が、典型的には５０
０／６というように、トランジスタ４６．４８の同じ比
よシはるかに高いように製造される。

その結果、トランジスタ５２によりトランジスタ５１へ
供給すべき特定の電流は、トランジスタ４６．４８のゲ
ート・ソース間電圧より低いトランジスタ５２のゲート
・ソース間電圧で供給できる。したがって、アースに対
するトランジスタ５２のゲート電圧およびドレイン電圧
は、アースに対するトランジスタ４６のゲート電圧およ
びドレイン電圧と、トランジスタ２０．２１のゲート電
圧よシ高い。各抵抗４γ、４９．５３の典型的な抵抗値
は２６にオームである。

トランジスタ５２のドレイン電圧とゲート電圧は別のｐ
チャネルＭＯ８ＦＥＴ５４　へバイアス電圧として与え
られる。この電圧は、端子手段１８における電圧が変化
することがあっても、端子手段１８における電圧に対し
て一定の差を保つことに注意されたい。トランジスタ５
４の典型的な幅−長さ比は２０００／６である。

トランジスタ５４はそれのソース抵抗５５とともに、第
１図における電源１６を構成するために第２図において
用いられる。トランジスタ５２のゲートおよびドレイン
によりトランジスタ５４のゲートへ与えられる一定のバ
イアス電圧と、抵抗５５の正確な抵抗値とにより、端子
手段１８とトランジスタ５４のゲートの間の一定の電圧
差に関して、非常に一定の電流を生ずる電流源が構成さ
れる。トランジスタ５４のドレインにおいて供給される
電流の値を非常に正確にするために、抵抗５５を含む集
積回路の製造後に抵抗５５の抵抗値が調整される。抵抗
５５の典型的な抵抗値は６．５にオームである。

第１図の電流源１７として機能する第２図の回路が、第
２図のトランジスタ５４のドレインに供給される電流に
非常に良く一致する電流を与えることを確かめるために
、２つの手段を講じた。トランジスタ５４に良く一致す
るｐチャネルＭＯ８ＦＥＴ５６と、抵抗５５に良く一致
するトランジスタ５６のソース抵抗とを用いる。更に、
電流を設定する抵抗５７の抵抗値を正確に設定するため
に、抵抗５７を含む集積回路の製造後にその抵抗の抵抗
値も調整する。２つ目の手段は、抵抗５５．５７の端子
間電圧の差を検出し、検出した差を用いてトランジスタ
５６のゲートを駆動し、抵抗５５．５７の端子間電圧の
差をほとんどなくすのに丁度十分なだけ、抵抗５７を流
れる電流を変化させるために演算増幅器５８を用いるこ
とである。

演算増幅器５８が抵抗５５と５７の電圧降下を良く一致
きせるのに成功するものとするならば、その演算増幅器
はオフセット電圧が非常に小さく、かつそれの入力端子
におけるバイアス電流が非常に小さいように構成しなけ
ればならない。この演算増幅器を第２図の残りの部分と
ともにモノリシック集積回路チップで形成しないならば
、市販されている演算増幅器を含めて多くの演算増幅器
をこの目的のために使用できる。

第２図の回路の残シの部分とともに集積化するのに適当
な増幅器の回路図を第一３図に示す。この増幅器は、入
力の反転と非反転を行う入力段と、出力を増出す出力段
との２つの段を有する。ベースが反転入力端子と非反転
入力端子としてそれぞれ用いられる入力段バイポーラト
ランジスタは非常に良く一致し、第１の段は小さい入力
オフセット電圧と小さいバイアス入力電流を達成するた
めに小さい電流をとシ出す。安定させるだめの補償手段
として、出力段と入力段の間に一連の抵抗および一連の
コンデンサが用いられる。それらの抵抗とコンデンサの
典型的な値はそれぞれ７．５にオームおよび１０．Ｏｐ
　ｆ　である。

多数のトランジスタを並列に配置する技術、すなわち、
「交差結合」技術を用いることにより、入力段バイポー
ラトランジスタを更に一致させられる。すなわち、各ト
ランジスタは電気的に並列接続される２個のトランジス
タとして形成される。

モノリシック集積回路中の幾何学配置においては、１つ
の入力に対する一対の並列トランジスタのうちの１個の
トランジスタが正方形の１本の対角線の各端部に、他の
入力トランジスタのための並列トランジスタが他の対角
線の他端部に、第１の並列トランジスタ対にそれぞれ非
常に近接してそれぞれ置かれる。それによシ、製法の違
いと温度の変化はそれらのトランジスタの全てにわたっ
て空間的に平均されて一層良く一致させる。同様に、ｐ
チャネル負荷抵抗が「交差結合」される。

第１図の各電圧制御電流源２４，２５，２６，２γは、
第２図においてはｎｐｎバイポーラトランジスタによ多
形成される。各トランジスタのエミッタ面積は最小エミ
ッタ面積の約４倍であるが、一致しておシ、エミッタ回
路にエミッタ抵抗を有する。

最後の２個の電流源はコレクタ回路中に別の縦続接続ｎ
ｐｎバイポーラトランジスタを有する。このトランジス
タの典型的なエミッタ面積は最小エミッタ面積の２倍で
ある。したがって、第１図の電流源２４は、第２図の回
路においてはトランジスタ５９と抵抗６０によ多形成さ
れる。第１図の電流源２５は、第２図の回路においては
トランジスタ６１と抵抗６２によ多形成される。トラン
ジスタ５９と６１は「交差結合コされる。

第１図の電流源２Ｇは、第２図の回路においてはトラン
ジスタ６３と抵抗６４によ多形成される。

図示のように、この電流源には別のｎｐｎバイポーラト
ランジスタ６５も用いられる。このトランジスタ６５の
エミッタがトランジスタ６３のコレクタへ接続されて、
両方のトランジスタは縦続接続される。この構成により
、トランジスタ６５のコレクタから見た回路のインピー
ダンスが高くされる。

最後に、第１図に示す電流源２Ｔは、第２図の回路にお
いてはトランジスタ６６とエミッタ抵抗６７により構成
される。トランジスタ６３と６６は「交差結合コされる
。

また、この最後の電流源へ別のｎｐｎバイポーラトラン
ジスタ６８が縦続接続され、そのトランジスタ６８のエ
ミッタがトランジスタ６６のコレクタへ接続されて、ト
ランジスタ６８のコレクタかう見た回路のインピーダン
スを高くする。トランジスタ６５と６８のベースは、ト
ランジスタ５１と同様に、トランジスタ４２のソースへ
接続される。抵抗６０，６２，６４．６６は一致するよ
うに製作され、同じ抵抗値を有する。それらの抵抗値は
典型的にはＩＯＫオームである。

演算増幅器１２．１３は第２図の入力領域１０゜１１へ
直結される。そのために、それらの演算増幅器に用いら
れる回路の共通モード除去比と大電力源除去比は高くな
ければならないと同時に、装置への入力信号、または入
力信号のひずみによる劣化を避けるためにバイアス電流
と入力オフセット電圧は小さくなければならない。これ
は、第４図に示す回路において、入力バイアス電流オフ
セットをなくシ、オフセット電圧を小さく保つために、
入力端子に一致した、「交差結合された」一対のｐチャ
ネルＭＯ８ＦＥＴを用いることによｐ行われる。１だ、
それは、第２の段の演算増幅器を有し、各２つの第２の
段の入力端子におけるコンデンサを、電源ではなくて、
アースと出力端子へ接続することにより、行うこともで
きる。こうすることによって電源除去比が高くなる。ま
た、補償を行って増幅器の回路を安定させるために、そ
れらのコンデンサのうちの１個と直列抵抗を出力端子と
第２段の入力端子の間に用いる。両方のコンデンサの典
型的な値は１０ｐｆであり、抵抗の典型的な抵抗値はＩ
Ｋオームである。

演算増幅器３０は第１図と第２図に示す回路で用いられ
る主帰還ループに利得を与える。この帰還ループを安定
させ、直線的に動作させるために、その演算増幅器の相
互コンダクタンスは大きくなければなら々い。装置の初
段における電流の平衡を乱すことを避けるために、入力
バイアス電流のオフセットも低くなければならない。こ
の演算増幅器のために第５図に示されている回路は、高
利得バイポーラトランジスタ差動増幅器段を用いること
により、この目的を達成する。その差動増幅器段におい
ては、入力ｎｐｎバイポーラトランジスタのエミッタが
第２の差動ｎｐｎバイポーラトランジスタのペースを直
接駆動して、非常に高利得のダーリントン回路接続に似
たものを与える。

出力端子と反転入力端子の間の一連の抵抗およびコンデ
ンサが増幅器を再び安定させる。それらの抵抗とコンデ
ンサの典型的な値はそれぞれＩＫオーム、３０ｐｆであ
る。非反転入力端子とアースの間に３０ｐｆのコンデン
サも接続される。第２のバイポーラトランジスタ群のエ
ミッタが、それらから電流をとる電流源へ接続される回
路点から共通モード電圧信号をとり出せることがわかる
。この回路点は各入力端子からの２個のペース・エミッ
タ・ダイオードであるから、この回路点は入力端子に生
ずる平均電圧を反映する。

最後に、演算増幅器３１は適当な性能要求を有する。そ
のために、トランジスタ２９の非反転入力端子が動作さ
せられる基準電圧が選択の問題であって、この増幅器の
入力端子におけるオフセットが重要でないようにされる
。増幅器は安定でなければならないとともに、非反転入
力端子における電圧を反転入力端子における電圧にほぼ
等しく保持できるようにするために十分な利得を持たな
ければならない。第６図に示す回路はこの目的を達成す
るために十分である。また、安定性を補償するために、
出力端子と反転入力端子の間に一連の抵抗とコンデンサ
が含まれる。コンデンサの典型的な容量は１０ｐｆ　１
抵抗の典型的な抵抗値は５にオームである。

【図面の簡単な説明】

第１図は本発明の回路の要旨を示す簡略化したブロック
図、第２図は本発明の回路の一層完全な回路図、第３図
、第４図、第５図および第６図は本発明に用いられる演
算増幅器の回路図、第７図は第１図の回路を簡略化した
例を示す回路図である。 １０．１１・・・・入力領域、１２，１３，３０゜３１
・・・・演算増幅器、１６．１７・・・・電流源、２４
，２５．２６．２７・・・・被制御電流源、３２．３３
・・・・出力領域。 特許出願人　ハネウェル・インコーボレーテツド復代理
人　山川　政樹（ｆヒ・２名） 図面の？？・Ｚ′六−：二六更なし） Ｆ７ｇ、３ Ｆｉｇ、　６ 手続補正書（方式） １．事件の表示 昭和６２年　蒋　許　願第１９０５５７号名称（氏名）
ハネウェル−インツーボレーテッド、Ｍ＋ＩＥ”３の日
付　昭和６２年１０月２７日拒髪チト田倍知 ６、補正の対象 図　　面 図面の浄書（内容に変更なし）

Claims (1)

1. 【特許請求の範囲】 第１の入力領域と、第２の入力領域と、第１の出力領域
   と、第２の出力領域とを有する差電圧−電流変換器にお
   いて、 第１の終端領域と第２の終端領域とをそれぞれ有する第
   １、第２、第３、第４、第５および第６の実効電流源に
   して、それぞれが前記第１の終端領域と前記第２の終端
   領域を通じてある選択された電流を流し、前記第１の実
   効電流源の第１の終端領域と前記第２の実効電流源の第
   １の終端領域とは、第１の電圧源へ電気的に接続するよ
   うにされている第１の端子手段へ電気的に接続され、前
   記第５の実効電流源の第１の終端領域は前記第１の出力
   領域へ電気的に接続され、前記第６の実効電流源の第１
   の終端領域は前記第２の出力領域へ電気的に接続され、
   各前記第３、第４、第５および第６の実効電流源の各前
   記第２の終端領域は、第２の電圧源へ電気的に接続する
   ようにされている第２の端子手段へ電気的に接続されて
   いる、第１、第２、第３、第４、第５および第６の実効
   電流源と； 第１の終端領域と第２の終端領域とをそれぞれ有する第
   １、第２、第３および第４の電流導通手段にして、これ
   らの電流導通手段の前記第１の終端領域と前記第２の終
   端領域の間には選択された導電度の導電路が実効的に設
   けられ、前記第１の電流導通手段の前記第１の終端領域
   は前記第１の実効電流源の前記第２の終端領域へ電気的
   に接続され、前記第２の電流導通手段の前記第１の終端
   領域は前記第２の実効電流源の前記第２の終端領域へ電
   気的に接続され、前記第３の電流導通手段の前記第１の
   終端領域は前記第２の実効電流源の前記第２の終端領域
   へ電気的に接続され、前記第３の電流導通手段の前記第
   ２の終端領域は前記第５の実効電流源の前記第１の終端
   領域へ電気的に接続され、前記第４の電流導通手段の前
   記第１の終端領域は前記第１の実効電流源の前記第２の
   終端領域へ電気的に接続され、前記第４の電流導通手段
   の前記第２の終端領域は前記第６の実効電流源の前記第
   １の終端領域へ電気的に接続されている、第１、第２、
   第３および第４の電流導通手段と； 第１の終端領域と第２の終端領域および制御領域それぞ
   れ有する第１および第２の電圧設定器にして、前記制御
   領域により、選択された導電度の導電路をそれの第１の
   終端領域と第２の終端領域の間に実効的に設けることを
   指令されることができ、前記第１の電圧設定器の制御領
   域は前記第１の入力領域へ電気的に接続され、前記第１
   の電圧設定器の前記第１の終端領域は前記第１の電流導
   通手段の前記第２の終端領域へ電気的に接続され、前記
   第１の電圧設定器の前記第２の終端領域は前記第３の実
   効電流源の前記第１の終端領域へ電気的に接続され、前
   記第２の電圧設定器の制御領域は前記第２の入力領域へ
   電気的に接続され、前記第２の電圧設定器の前記第１の
   終端領域は前記第２の電流導通手段の前記第２の終端領
   域へ電気的に接続され、前記第２の電圧設定器の前記第
   ２の終端領域は前記第４の実効電流源の前記第１の終端
   領域へ電気的に接続されている、第１および第２の電圧
   設定器と； 第１の終端領域と第２の終端領域を有する第１の電流設
   定器にして、その前記第１の終端領域と前記第２の終端
   領域の間には選択された導電度の導電路が実効的に設け
   られ、前記第１の電流設定器の前記第１の終端領域は前
   記第１の電圧設定器の前記第１の終端領域へ電気的に接
   続され、前記第１の電流設定器の前記第２の終端領域は
   前記第２の電圧設定器の前記第１の終端領域へ電気的に
   接続されている、第１の電流設定器と を備えることを特徴とする差電圧−電流変換器。