FR3082074A1 - Amplificateur a gain variable dans une chaine de reception - Google Patents

Amplificateur a gain variable dans une chaine de reception Download PDF

Info

Publication number
FR3082074A1
FR3082074A1 FR1854670A FR1854670A FR3082074A1 FR 3082074 A1 FR3082074 A1 FR 3082074A1 FR 1854670 A FR1854670 A FR 1854670A FR 1854670 A FR1854670 A FR 1854670A FR 3082074 A1 FR3082074 A1 FR 3082074A1
Authority
FR
France
Prior art keywords
gain
variable
branches
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1854670A
Other languages
English (en)
Inventor
Renald Boulestin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1854670A priority Critical patent/FR3082074A1/fr
Priority to US16/428,413 priority patent/US10727799B2/en
Publication of FR3082074A1 publication Critical patent/FR3082074A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

Amplificateur à gain variable comprenant deux branches d'amplification et de recentrage, chacune des branches comprenant un moyen résistif de résistance variable, une borne d'entrée destinée à recevoir un signal, une borne de sortie, une source de courant variable pilotée numériquement et un transistor suiveur, la grille du transistor suiveur étant couplée à la borne d'entrée, le drain étant couplé à la borne de sortie et la source étant couplée à une borne du moyen résistif et à une sortie de la source de courant, la source de courant variable étant apte à être pilotée par une unité de pilotage (9) de courant de compensation et le moyen résistif étant apte à être piloté par un contrôleur (5) de gain variable.

Description

Amplificateur à gain variable dans une chaîne de réception
Des modes de réalisation de l’invention concernent les appareils de communication, en particulier les appareils de communication en champ proche connus dans l’état de la technique sous l’acronyme de langue anglaise « NFC » («Near Field Communication, NFC » en anglais), et notamment les dispositifs amplificateurs à gain variable connus dans l’état de la technique sous l’acronyme de langue anglaise « VGA » («Variable Gain Amplifier, VGA » en anglais) incorporés dans les chaînes de réception de ces appareils.
Un appareil de communication en champ proche comprend généralement une chaîne de réception d’un signal raccordée à une antenne.
La figure 1 illustre une chaîne de réception Rx selon l’état de la technique raccordée à une antenne ANT et comprenant un étage 1 de couplage d’antenne comprenant généralement des condensateurs de liaison et un balun.
L’étage 1 de couplage d’antenne décompose le signal reçu par l’antenne ANT en deux signaux en opposition de phase l’un de l’autre.
Une entrée de l’étage 1 est reliée à l’antenne ANT et chacune des deux sorties de l’étage 1 est reliée à une entrée différente d’un amplificateur 2 à gain variable comprenant des moyens d’amplification, par exemple des transistors montés en suiveur.
Chacune des sorties de l’amplificateur 2 est reliée à une entrée différente d’un convertisseur 4 numérique-analogique par l’intermédiaire d’un filtre anti-repliement 3.
L’amplificateur 2 est piloté par un contrôleur 5 de gain variable connu dans l’état de la technique sous l’acronyme de langue anglaise « AGC » («Automated Gain Control, AGC » en anglais).
Le contrôleur 5 est relié au convertisseur 4 et comprend une machine d’état qui pilote la valeur du gain de l’amplificateur 2 selon la résolution du convertisseur 4 de sorte que l’amplitude d’un signal reçu par le convertisseur 4 soit comprise dans la dynamique maximale du convertisseur 4.
Le convertisseur 4 pilote le contrôleur 5.
Lors d’une première étape, l’amplificateur 2 détermine le gain maximal admissible par le convertisseur 4.
Le gain maximal obtenu est maintenu constant tant que l’intensité du signal n’a pas été modifiée, c’est-à-dire tant que la distance entre l’émetteur du signal et l’antenne ANT est constante.
Cependant, les signaux reçus par l’amplificateur 2 comportent un décalage de tension de mode commun (« Offset » en anglais).
La figure 2 représente un signal SI reçu sur une des entrées de l’amplificateur 2 présentant un décalage DEC1 et les amplitudes Asup et Ainf représentant la dynamique du convertisseur 4.
Le décalage du signal reçu sur chaque entrée peut être de valeur différente.
On suppose que le gain de l’amplificateur a été déterminé de sorte que le signal SI amplifié par l’amplificateur 2 soit compris dans la dynamique du convertisseur 4.
Soit S2 le signal SI amplifié par l’amplificateur 2.
On constate qu’une partie du signal S2 n’est pas comprise dans la dynamique du convertisseur 2. La multiplication du décalage DEC1 du signal SI par le gain de l’amplificateur 2 a créé un décalage DEC2 du signal S2 supérieur au décalage DEC1.
L’amplitude du signal S2 en sortie de l’amplificateur 2 est supérieure à la dynamique maximale du convertisseur 4.
Seule la partie du signal S2 comprise dans la dynamique du convertisseur 4 est convertie en un signal numérique. Il résulte une erreur importante sur le signal numérique obtenu en sortie du convertisseur 4 par rapport au signal reçu par l’antenne ANT.
Des condensateurs de liaison placés en sortie de l’amplificateur 2 permettent de polariser les signaux à un niveau différent. Cependant, le signal décalé est transmis à l’amplificateur 2 et peut saturer ce dernier.
Une autre solution connue consiste à surdimensionner le convertisseur analogique-numérique de manière à augmenter sa dynamique.
Cependant, un tel convertisseur entraîne une augmentation de la consommation d’énergie, de la surface du circuit amplificateur et du coût.
Il existe un besoin d’un amplificateur à gain variable compensant les décalages des signaux reçus sur chacune de ses entrées, en d’autres termes il existe un besoin d’un amplificateur à gain variable recentrant les signaux reçus sur ses entrées quelque soit le gain de l’amplificateur.
Selon des modes de mises en œuvre et de réalisation, il est avantageusement proposé à chaque instant de recentrer les signaux reçus par l’amplificateur à gain variable.
Selon un aspect, il est proposé un amplificateur à gain variable comprenant deux branches d’amplification et de recentrage, chacune des branches comprenant un moyen résistif de résistance variable, une borne d’entrée destinée à recevoir un signal, une borne de sortie, une source de courant variable pilotée numériquement et un transistor suiveur, la grille du transistor suiveur étant couplée à la borne d’entrée, le drain étant couplé à la borne de sortie et la source étant couplée à une borne du moyen résistif et à une sortie de la source de courant, la source de courant variable étant apte à être pilotée par une unité de pilotage de courant de compensation et le moyen résistif étant apte à être piloté par un contrôleur de gain variable.
Selon un mode de réalisation, l’unité de pilotage de courant est apte à piloter la source de courant variable selon la valeur du gain de l’amplificateur et d’un mot numérique de référence.
Selon un mode de réalisation, l’amplificateur comprend en outre un transistor cascode, la source du transistor cascode étant couplée à la sortie de la source de courant variable et le drain étant couplé à la source du transistor suiveur et à la borne du moyen résistif.
Selon un autre aspect, il est proposé une chaîne de réception comprenant un amplificateur tel que défini précédemment, un comparateur comprenant deux entrées reliées chacune à la borne de sortie d’une branche différente d’amplification et une sortie reliée à une entrée d’étalonnage de l’unité de pilotage de courant et un contrôleur de gain variable relié à une entrée de commande de ladite unité.
Selon encore un autre aspect, il est proposé un procédé d’amplification et de recentrage d’un signal dans une chaîne de réception comprenant une étape d’étalonnage durant laquelle :
on pilote un moyen résistif de résistance variable incorporé dans chacune des deux branches d’amplification et de recentrage d’un signal de sorte que la valeur du gain entre une borne d’entrée et de sortie de chacune des branches soit égale à la valeur de gain la plus élevée réalisable par ladite branche ;
on pilote des sources de courant variables incluses dans les branches de sorte que les signaux aux bornes de sorties des deux branches se croisent ; et on sauvegarde le mot numérique de pilotage de chaque source.
Une relation de linéarité est établie entre la valeur du gain de la branche d’amplification et de recentrage et la valeur des courants de compensation délivrés par les sources de courant.
Selon un mode de mise en œuvre, le procédé comporte en outre une étape d’utilisation durant laquelle on pilote les moyens résistifs de sorte que le gain entre la borne d’entrée et de sortie de chacune des branches soit égale à la valeur de gain la plus élevée réalisable par les branches puis on diminue la valeur du gain jusqu’à ce que le signal soit inclus dans la résolution d’un convertisseur numérique analogique et on ajuste le pilotage des sources de courant proportionnellement à la valeur du gain en prenant comme référence le mot numérique de référence correspondant au gain maximal.
La compensation du décalage d’un signal d’entrée d’une branche d’amplification et de recentrage est adaptée en temps réel, c’est-à-dire pour toutes les variations de la valeur du gain d’amplification.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation, nullement limitatifs, et de dessins annexés sur lesquels :
les figures 1 et 2, précédemment décrites, illustrent des modes de réalisation d’un amplificateur à gain variable selon l’état de la technique ; et les figures 3 à 7 illustrent différents modes de réalisation et de mise en œuvre de l’invention.
On se réfère à la figure 3 qui représente un exemple de mode de réalisation d’une chaîne de réception Rxl comprenant un amplificateur 6 à gain variable couplé à l’antenne ANT.
On retrouve l’étage 1 de couplage d’antenne relié à l’antenne ANT, le filtre anti-repliement 3 relié au convertisseur numérique-analogique 4 et le contrôleur 5 de gain variable relié au convertisseur 4.
L’amplificateur 6 comprend deux branches 7 et 8 d’amplification et de recentrage d’un signal et une unité 9 de pilotage de courant de compensation.
L’unité 9 de pilotage de courant peut être incluse dans l’amplificateur 6 comme représenté ici ou être à l’extérieur de l’amplificateur 6.
Les deux branches 7 et 8 sont identiques.
La première branche 7 comprend une entrée E7 reliée à une première sortie de l’étage 1 de couplage d’antenne, une sortie S7 reliée à une première entrée du filtre 3 et sur laquelle circule un signal s7, une première, deuxième et troisième entrée de potentiel EP71, EP72 et EP73 reliées respectivement à un premier potentiel de référence Vbias, à un deuxième potentiel de référence Vdd et à une masse GND.
La branche 7 comprend en outre une première entrée de commande Ec71 reliée au contrôleur 5 de gain variable, une deuxième entrée de commande Ec72 reliée à une sortie S9 de l’unité 9 de pilotage de courant de compensation et une entrée Er7.
L’unité 9 comprend en outre une entrée d’étalonnage Ec91 reliée à une sortie S10 d’un comparateur 10 sur laquelle circule un signal slO et une entrée de commande Ec92 reliée au contrôleur 5.
Le comparateur 10 comprend en outre deux entrées reliées chacune à une sortie différente de l’amplificateur 6.
La deuxième branche 8 comprend une entrée E8 reliée à une deuxième sortie de l’étage 1 de couplage d’antenne, une sortie S8 reliée à une deuxième entrée du filtre 3 sur laquelle circule un signal s8, une première, deuxième et troisième entrée de potentiel EP81, EP82 et EP83 reliées respectivement au premier potentiel de référence Vbias, au deuxième potentiel de référence Vdd et à la masse GND.
La branche 8 comprend en outre une première entrée de commande Ec81 reliée au contrôleur 5 de gain variable, une deuxième entrée de commande Ec82 reliée à une sortie S9 de l’unité 9 de pilotage de courant de compensation et une entrée Er8.
Les entrées Er7 et Er8 des branches 7 et 8 sont reliées entre elles.
Les signaux s7 et s8 sont en opposition de phase l’un par rapport à l’autre.
Comme les deux branches 7 et 8 sont identiques, seule la première branche 7 est détaillée dans ce qui suit.
On se réfère à la figure 4 qui représente un premier exemple de mode de réalisation de la branche 7 comprenant des transistors, une résistance ohmique R, une source de courant II et un moyen résistif MR7 de résistance variable.
Les transistors sont tous identiques et sont par exemple des transistors à effet de champs du type MOS.
La grille d’un premier transistor Tl suiveur est reliée à la borne d’entrée E7 et le drain du premier transistor Tl suiveur est reliée à une première borne de la résistance ohmique R et à la grille d’un deuxième transistor T2 suiveur. La source du premier transistor Tl est reliée à une première borne du moyen MR7 de résistance variable, au drain d’un troisième transistor T3 et à une sortie de la source de courant variable pilotée numériquement II.
Une deuxième borne du moyen MR7 de résistance variable est reliée à l’entrée Er7.
Le moyen MR7 de résistance variable comprend en outre une entrée de pilotage reliée à la première entrée de commande Ec71.
La source de courant II comprend en outre une entrée EU de commande reliée à la deuxième entrée de commande Ec7 et une borne reliée à la troisième entrée de potentiel EP73.
La source du troisième transistor T3 est reliée à la troisième entrée de potentiel EP73 et la grille du troisième transistor T3 est reliée à la première entrée de potentiel EP71.
Une deuxième extrémité de la résistance R et le drain du deuxième transistor T2 suiveur sont reliés à la deuxième entrée de potentiel EP72.
La source du transistor suiveur T2 est reliée à la sortie S7 et au drain d’un premier transistor cascode T4.
La source du premier transistor cascode T4 est reliée au drain d’un deuxième transistor cascode T5.
La source du deuxième transistor cascode T5 est reliée à la troisième entrée de potentiel EP73.
La grille du premier et la grille du deuxième transistor cascode T4 et T5 sont reliées à la première entrée de potentiel EP71.
Les transistors cascode T4 et T5 adaptent l’impédance de sortie de la branche 7.
Selon un autre mode de réalisation, les transistors cascode T4 et T5 peuvent être remplacés par un seul transistor.
La valeur du premier potentiel de référence Vbias est choisie de sorte que la tension de grille des premier et deuxième transistors cascode T4 et T5 et du troisième transistor T3 soit supérieure à leur tension de seuil.
Le premier potentiel de référence Vbias peut par exemple être généré par la recopie d’un courant, par exemple de type tension de bande interdite connu dans l’état de la technique sous l’expression de langue anglaise « Bandgap Voltage » divisée par un moyen résistif du même type que le moyen MR7 de résistance variable.
Le deuxième potentiel de référence Vdd est choisi en fonction de la technologie des transistors employés et sert à polariser les transistors reliés à la première entrée de potentiel EP71.
La valeur du gain G d’amplification de la branche d’amplification 7 est égale à la valeur de la résistance ohmique R divisée par la valeur de la résistance du moyen MR7 de résistance variable.
On se réfère à la figure 5 qui représente un deuxième exemple de mode de réalisation de la branche 7.
Le deuxième exemple de mode de réalisation est identique au premier exemple de mode de réalisation de la branche 7 décrit précédemment sauf en ce qu’il comporte un troisième transistor T6 cascode dont le drain est relié à la source du premier transistor Tl suiveur, la grille est reliée à la première entrée de potentiel EP71 et la source est reliée à la sortie de la source de courant variable pilotée numériquement II.
Le troisième transistor T6 cascode diminue les fluctuations du courant délivré par la source de courant II connu dans l’état de la technique sous l’expression de langue anglaise « glitch ».
On se réfère à la figure 6 qui décrit un exemple de mise en œuvre de l’amplificateur 6 à gain variable.
A la mise en fonctionnement, l’amplificateur 6 fonctionne avec un gain maximal. Il est nécessaire d’étalonner l’amplificateur 6 lors d’une étape de calibration 10 avant la première utilisation de l’amplificateur.
L’étape d’étalonnage 10 est suivie d’une étape d’utilisation 20 de l’amplificateur 6.
On se réfère à présent à la figure 7 qui décrit un exemple de mise en œuvre de l’amplificateur 6 à gain variable lors de l’étape d’étalonnage.
L’amplificateur 6 reçoit sur chacune de ses entrées E7 et E8 un signal comprenant un décalage aléatoire non nul (« offset » en anglais).
Lors de l’étape d’étalonnage 10, le contrôleur 5 de gain variable pilote le moyen résistif de résistance variable de chacune des branches de sorte que la valeur du gain de chacune des branches de l’amplificateur 6 soit égale à la valeur de gain maximale, puis l’unité 9 de pilotage du courant de compensation pilote les sources de courant variables des branches 7 et 8 de sorte que les signaux s7 et s8 de sortie de l’amplificateur 6 se croisent.
La valeur de gain maximale de chacune des branches est égale à la valeur de gain la plus élevée réalisable par ladite branche. Cette valeur est définie lors du dimensionnement de l’amplificateur et est dépendante de la valeur de la résistance ohmique et de la valeur de la résistance du moyen de résistance variable de chacune des branches.
Lorsque les signaux s7 et s8 se croisent, le signal slO de sortie du comparateur passe du « 0 » logique au « 1 » logique.
Les signaux s7 et s8 se croisent à l’instant Tl, par conséquent le signal slO passe à « 1 » à l’instant Tl.
L’unité 9 de pilotage de courant relève le mot logique de pilotage de chacune des sources de courant de chacune des branches 7 et 8 à l’instant du croisement des signaux s7 et s8 et sauvegarde les mots numériques.
Ces mots numériques correspondent aux mots numériques de référence associés à la valeur maximale du gain de l’amplificateur 6 à gain variable et permettent de compenser les décalages des signaux reçus par l’amplificateur 6 de manière à recentrer lesdits signaux à la valeur de gain maximale.
Lorsque l’étape d’étalonnage 10 est terminée, elle est suivie de l’étape d’utilisation 20.
Durant l’étape d’utilisation 20, le contrôleur 5 de gain variable pilote le moyen résistif de chacune des branches 7 et 8 de sorte que la valeur du gain de l’amplificateur 6 soit égale à la valeur maximale de gain et fournit la valeur du gain à l’unité 9 de pilotage de courant.
L’unité 9 de pilotage de courant adapte le pilotage des sources de courant des branches 7 et 8 selon la valeur des mots numériques de référence.
Puis le contrôleur 5 pilote le moyen résistif de chacune des branches 7 et 8 de sorte que le gain de l’amplificateur 6 diminue par exemple d’une unité de gain, jusqu’à ce que le signal reçu par le convertisseur numérique analogique 4 soit inclus dans la résolution du convertisseur 4.
A chaque diminution du gain, l’unité 9 de pilotage de courant ajuste le pilotage des sources de courant proportionnellement à la valeur du gain reçu en prenant comme référence le mot numérique de référence correspondant au gain maximal déterminé précédemment.
Il est à noter qu’une branche 7 complémentaire peut être réalisée.
En d’autres termes, la valeur des courants est déterminée proportionnellement à la valeur du gain.
Avantageusement, l’amplificateur 6 adapte en temps réel la valeur des courants de compensation à la valeur du gain de l’amplificateur.
Les signaux reçus par le convertisseur numérique analogique sont conditionnés par l’amplificateur de sorte qu’il est inclus dans la résolution du convertisseur. Par conséquent, le convertisseur n’est pas saturé par les signaux reçus.

Claims (6)

  1. REVENDICATIONS
    1. Amplificateur à gain variable comprenant deux branches d’amplification et de recentrage, chacune des branches comprenant un moyen résistif (MR7) de résistance variable, une borne d’entrée (E7) destinée à recevoir un signal, une borne de sortie (S7), une source de courant (II) variable pilotée numériquement et un transistor (Tl) suiveur, la grille du transistor suiveur étant couplée à la borne d’entrée, le drain étant couplé à la borne de sortie et la source étant couplée à une borne du moyen résistif et à une sortie de la source de courant, la source de courant variable étant apte à être pilotée par une unité de pilotage (9) de courant de compensation et le moyen résistif étant apte à être piloté par un contrôleur (5) de gain variable.
  2. 2. Amplificateur à gain variable selon la revendication 1 dans lequel ladite unité (9) de pilotage de courant est apte à piloter la source de courant (II) variable selon la valeur du gain de l’amplificateur et d’un mot numérique de référence.
  3. 3. Amplificateur à gain variable selon l’une des revendications 1 et 2, comprenant en outre un transistor cascode, la source du transistor cascode étant couplée à la sortie de la source (II) de courant variable et le drain étant couplé à la source du transistor suiveur (Tl) et à la borne du moyen résistif.
  4. 4. Chaîne de réception comprenant un amplificateur selon l’une quelconque des revendications 1 à 3, un comparateur (10) comprenant deux entrées reliées chacune à la borne de sortie (S7, S8) d’une branche différente d’amplification et une sortie (S10) reliée à une entrée d’étalonnage (Ec91) de l’unité de pilotage de courant (9) et un contrôleur (5) de gain variable relié à une entrée (Ec92) de commande de ladite unité.
  5. 5. Procédé d’amplification et de recentrage d’un signal dans une chaîne de réception (Rxl) comprenant une étape d’étalonnage (10) durant laquelle :
    on pilote un moyen résistif de résistance variable incorporé dans chacune des deux branches d’amplification et de recentrage d’un signal de sorte que la valeur du gain entre une borne d’entrée (E7, E8) et de sortie (S7, S8) de chacune des branches soit égale à la valeur de gain la plus élevée réalisable par ladite branche ;
    on pilote des sources (II, 12) de courant variables incluses dans les branches de sorte que les signaux aux bornes de sorties des deux branches
    5 se croisent ; et on sauvegarde le mot numérique de pilotage de chaque source.
  6. 6. Procédé selon la revendication 5, comprenant en outre une étape (20) d’utilisation durant laquelle on pilote les moyens résistifs (MR7) de sorte que le gain entre la borne d’entrée (E7, E8) et de sortie (S7, S8) de 10 chacune des branches soit égal à la valeur de gain la plus élevée réalisable par les branches puis on diminue la valeur du gain jusqu’à ce que le signal soit inclus dans la résolution d’un convertisseur numérique analogique (4) et on ajuste le pilotage des sources de courant proportionnellement à la valeur du gain en prenant comme référence le mot numérique de référence 15 correspondant au gain maximal.
FR1854670A 2018-05-31 2018-05-31 Amplificateur a gain variable dans une chaine de reception Pending FR3082074A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1854670A FR3082074A1 (fr) 2018-05-31 2018-05-31 Amplificateur a gain variable dans une chaine de reception
US16/428,413 US10727799B2 (en) 2018-05-31 2019-05-31 Variable gain amplifier in a receiving chain

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1854670A FR3082074A1 (fr) 2018-05-31 2018-05-31 Amplificateur a gain variable dans une chaine de reception
FR1854670 2018-05-31

Publications (1)

Publication Number Publication Date
FR3082074A1 true FR3082074A1 (fr) 2019-12-06

Family

ID=63684002

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1854670A Pending FR3082074A1 (fr) 2018-05-31 2018-05-31 Amplificateur a gain variable dans une chaine de reception

Country Status (2)

Country Link
US (1) US10727799B2 (fr)
FR (1) FR3082074A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675594A (en) * 1986-07-31 1987-06-23 Honeywell Inc. Voltage-to-current converter
US20060284671A1 (en) * 2005-06-15 2006-12-21 Nec Electronics Corporation Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus
US20170244371A1 (en) * 2016-02-22 2017-08-24 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755602B2 (en) * 2014-04-22 2017-09-05 Analog Devices Technology Broadband microwave variable gain up-converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675594A (en) * 1986-07-31 1987-06-23 Honeywell Inc. Voltage-to-current converter
US20060284671A1 (en) * 2005-06-15 2006-12-21 Nec Electronics Corporation Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus
US20170244371A1 (en) * 2016-02-22 2017-08-24 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit

Also Published As

Publication number Publication date
US10727799B2 (en) 2020-07-28
US20190372539A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US6064507A (en) High speed differential optoelectronic receiver
EP0016705B1 (fr) Tête à radiofréquence à dynamique autoadaptative et récepteur comportant une telle tête
EP0658977B1 (fr) Amplificateur à gain variable
FR2619268A1 (fr) Convertisseur analogique-numerique a sous-gammes comportant un circuit d'isolation entre un noeud de soustraction et un codeur de bits de moindre poids
FR2513042A1 (fr) Etage d'entree amplificateur et melangeur a transistors pour un radiorecepteur
FR2478347A1 (fr) Systemes de commande de gain
FR2551555A1 (fr) Detecteur de l'intensite d'un signal, notamment radioelectrique, et circuit le comprenant
FR2651389A1 (fr) Amplificateur differentiel a couplage capacitif.
FR2676149A1 (fr) Amplificateur differentiel notamment du type a cascode.
FR2470482A1 (fr) Circuit multiplicateur reglable comportant un premier et un deuxieme transistors dans un montage differentiel a emetteurs couples
FR2534086A1 (fr) Circuit generateur de courant constant, a basse tension d'alimentation, integrale monolithiquement
WO1982000931A1 (fr) Procede et dispositif d'augmentation de la portee dynamique a l'etage d'entree d'un recepteur dans un systeme de transmission d'informations par fibres optiques
EP0564341B1 (fr) Circuit amplificateur vidéo à commande de gain et d'alignement
FR2527864A1 (fr) Circuit de reduction de bruit par compression et expansion du signal
FR3082074A1 (fr) Amplificateur a gain variable dans une chaine de reception
EP2725711A1 (fr) Circuit électronique à unité d'atténuation d'au moins un signal d'entrée d'un amplificateur dans une boucle de commande automatique du gain
EP0211714B1 (fr) Dispositif d'augmentation de la dynamique d'un circuit d'amplification, en particulier d'un récepteur MLS de bord
EP0028551A1 (fr) Comparateur à mémoire, assurant la régénération de signaux électriques numériques, et système de transmission numérique utilisant un tel comparateur
FR2562356A1 (fr) Circuit d'interface attenuateur de bruit pour generateurs de signaux d'horloge a deux phases non superposees
FR2761548A1 (fr) Etage differentiel a faible bruit et grande dynamique d'entree
FR2503956A1 (fr) Amplificateur tampon
EP1313309A1 (fr) Dispositif de calibrage pour un étage d'entrée vidéo
FR2814607A1 (fr) Polarisation d'un melangeur
EP0308293A1 (fr) Dispositif de commande de la puissance de sortie d'un amplificateur fonctionnant en classe C
FR2618622A1 (fr) Circuit compresseur de signal, en particulier pour appareil telephonique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20191206

RX Complete rejection

Effective date: 20200326