DE69434039T2 - Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren - Google Patents

Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren Download PDF

Info

Publication number
DE69434039T2
DE69434039T2 DE69434039T DE69434039T DE69434039T2 DE 69434039 T2 DE69434039 T2 DE 69434039T2 DE 69434039 T DE69434039 T DE 69434039T DE 69434039 T DE69434039 T DE 69434039T DE 69434039 T2 DE69434039 T2 DE 69434039T2
Authority
DE
Germany
Prior art keywords
terminal
output
transistors
circuit
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69434039T
Other languages
English (en)
Other versions
DE69434039D1 (de
Inventor
Dario Bruno
Biagio Giacalone
Nicolo Manaresi
Antonio Gnudi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of DE69434039D1 publication Critical patent/DE69434039D1/de
Application granted granted Critical
Publication of DE69434039T2 publication Critical patent/DE69434039T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Description

  • Die Erfindung betrifft ein Verfahren zum Ermitteln einer Transistor-Schwellenspannung gemäß Oberbegriff des Anspruchs 1, ferner betrifft sie eine Schaltung gemäß Oberbegriff des Anspruchs 4.
  • Das Ermitteln der Schwellenspannung findet unterschiedliche Anwendung auf dem Gebiet der Charakterisierung elektronischer Bauelemente, der Pegelumsetzung, der absoluten oder relativen Temperaturmessung, der Temperaturkompensation und der Kompensation von Prozessparametern. Ein spezifisches Panorama dieses Gebiets findet sich in dem Artikel von Zhenhua Wang "Automatic Vt Extractors... and Their Applications", in IEEE Journal of Solid-State Circuits, Vol. 27 No. 9, Seiten 1277–1285, September 1992.
  • Dieser Artikel zeigt die Schaltung nach der hier beigefügten 1. Sie enthält zwei N-Kanal-MOS-Transistoren M1 und M2 gleicher Schwellenspannung und einen Stromspiegel MC mit einem Eingangsanschluss IM und einem Ausgangsanschluss OM. Die Sourceanschlüsse S1 und S2 der Transistoren M1 und M2 sind an einen Masseanschluss GND angeschlossen, ihre Drainanschlüsse D1 und D2 sind an die Anschlüsse IN bzw. OM angeschlossen, und ihre Gateanschlüsse G1 und G2 sind an den Eingang IT bzw. den Ausgang OT angeschlossen. Darüber hinaus sind Gate- und Drainanschlüsse des Transistors M2 zusammengeschaltet.
  • Das Potential am Ausgang OT ergibt sich durch eine lineare Kombination des Eingangspotenztials IT und der Schwellenspannung der Transistoren M1 und M2. Dies hängt nur von geometrischen Parametern ab, allerdings mit der Ausnahme des Potentials am Eingang IT.
  • Auch hier schlägt der genannte Artikel wiederum eine Abwandlung der oben angesprochenen Schaltung vor, gemäß der durch Auswahl des Verhältnisses W/L des Transistors M1 entsprechend einem Viertel des Verhältnisses W/L des Transistor M2 und durch Verbinden des Ausgangs der obigen Schaltung mit einem Verstärker der Verstärkung zwei, am Ausgang ein Potential erzielt wird, welches der Summe des Potentials am Ausgang IT und der Schwellenspannung der Transistoren M1 und M2 gleicht.
  • Die angesprochenen Schaltungen haben den Vorteil, dass die Schwellenspannung frei vom Volumeneffekt ermittelt wird, da der Sourceanschluss des N-Kanal-Transistors mit dem Substrat (im Fall des N-Mulden-Prozessors) oder mit der Prozessmulde (im Fall des P-Mulden-Prozessors) verbunden ist. Andere Schaltungen erfordern getrennte Mulden, in die die Transistoren einzuarbeiten sind, die frei von dem Volumeneffekt sein sollen, oder aber die Beschränkung der Schwellenwertermittlung auf Transistoren einer einzigen Polarität.
  • Eine zum Stand der Technik gehörige Lösung ist offenbart in dem IEEE Journal of Solid State Circuits, Vol. 23 No. 3, June 1988 N.Y., die sich auf eine Stromreferenzschaltung bezieht.
  • Eine derartige Schaltung enthält einen ersten und einen zweiten Transistor sowie eine Spannungsquelle, die zwischen dem Gate des ersten Transistors und dem Gate des zweiten Transistors liegt.
  • Allerdings kann eine solche Referenzschaltung nicht als Schwellenspannungs-Ermittlungsspannung eingesetzt werden.
  • Zweck der vorliegenden Erfindung ist die Schaffung einer alternativen Schaltung gegenüber dem Stand der Technik.
  • Erreicht wird dieser Zweck durch das Verfahren mit den Merkmalen des Anspruchs 1 sowie durch die Schaltungsmittel mit den kennzeichnenden Merkmalen des Anspruchs 4, während zusätzliche vorteilhafte Gesichtspunkte der Erfindung in den abhängigen Ansprüchen niedergelegt sind.
  • Durch Verwendung einer Spannungsquelle und durch Zusammenschalten der Steueranschlüsse der beiden Transistoren über mindestens die Spannungsquelle und durch Einrichten eines Rückkopplungspfads zwischen den Steueranschlüssen und einem der Eingangs-Ausgangs-Anschlüsse des Stromspiegels werden die gleichen Vorteile wie in der zum Stand der Technik gehörigen Schaltung erreicht.
  • In vorteilhafter Weise wird durch Schaffung einer geschlossenen Rückkopplungsschleife (mit einer Verstärkung von weniger als eins) der Betrieb der Schaltung stabiler.
  • Darüber hinaus ist es am Ausgang der Schaltung erfindungsgemäß möglich, ein Potential zu erreichen, welches der Summe aus der Schwellenspannung und der Spannungsquellenspannung, multipliziert mit einer von geometrischen Parametern abhängigen Konstanten, greift. Der Agent lässt sich damit gut steuern, je nachdem, ob große oder kleine Werte erwünscht sind.
  • Die vorliegende Erfindung betrifft außerdem ein Schaltungssystem, welches eine erfindungsgemäße Schaltung verwendet und beinhaltet für den unabhängigen Betrieb und/ oder mit Streuparametern, die die verschiedenen Merkmalen des Anspruchs 12 aufweisen.
  • Die vorliegende Erfindung wird offenbart durch die nachstehende Beschreibung in Verbindung mit den begleiteten Zeichnungen. Es zeigen:
  • 1 ein Schaltungsdiagramm gemäß Stand der Technik,
  • 2 eine erste Schaltung, die das Verständnis der vorliegenden Erfindung erleichtert,
  • 3 eine zweite Schaltung, die das Verständnis der Erfindung erleichtert,
  • 4 eine erste Schaltung gemäß der Erfindung,
  • 5 eine zweite Schaltung gemäß der Erfindung, und
  • 6 eine Schwellenwert-Ermittlungsschaltung gemäß der Erfindung in Verbindung mit einer zweiten Stufe.
  • Die in 2 gezeigte Schaltung enthält N-Kanal-MOS-Transistoren M1 und M2, die im Wesentlichen die gleiche Schwellenspannung aufweisen, ferner einen Stromspiegel MC mit einem Eingangsanschluss IM und einem Ausgangsanschluss OM. Ein Ausgang ist mit OT bezeichnet. Die Sourceanschlüsse S1 und S2 der Transistoren M1 und M2 sind mit einem Masseanschluss GND verbunden, ihre Drainanschlüsse D1 und D2 sind mit den Anschlüssen IM bzw. OM verbunden, während ihre Gateanschlüsse G1 und G2 an dem positiven bzw. negativen Anschluss einer Spannungsquelle VG angeschlossen sind. Zusätzlich sind die Gate-und Drainanschlüsse des Transistors M2 über einen Rückkopplungspfad FP, der aus einer Kurzschlussschaltung besteht, verbunden. Der Ausgang OT ist mit dem Anschluss G2 verbunden.
  • In 2 ist ebenfalls eine äußerst einfache Implementierung des Spiegels MC dargestellt. Sie besteht aus zwei P-Kanal-MOS-Transistoren M3 und M4. Ihre Sourceanschlüsse sind mit einem Versorgungsspannungsanschluss VDD verbunden, ihre Gateanschlüsse sind zusammengeschaltet, der Drainanschluss des Transistors M3 liegt am Anschluss OM des Spiegels MC, und der Drainanschluss sowie der Gateanschluss des Transistors M4 sind gemeinsam an den Anschluss IM geschaltet.
  • Das Potential am Ausgang OT ergibt sich aus der Summe der Schwellenspannung der Transistoren M1 und M2 und der Spannungsquelle VG, multipliziert mit einer Konstanten, wie folgt:
    Figure 00040001
    wobei A die Stromverstärkung zwischen Eingang und Ausgang des Spiegels MC und K1 und K2 die Verhältnisse W/L der Transistoren M1 und M2 sind. Diese Konstante hängt nur von geometrischen Parametern ab und lässt sich folg lich gut beherrschen und abhängig von den jeweiligen Erfordernissen sehr groß oder sehr klein gestalten.
  • Vorzugsweise ist diese Schaltung derart bemessen, dass die MOS-Transistoren unter Sättigungsbedingungen normal arbeiten können. Es sei daran erinnert, dass in erster Näherung der Strom eines MOS-Transistors in Sättigung nicht von seiner Spannung VDS abhängt.
  • Eine Implementierung der Spannungsquelle VG, die etwas kompliziert ist, jedoch ein hervorragendes Leistungsverhalten bietet, was die Unabhängigkeit von der Temperatur und vom Fertigungsprozess angeht, lässt sich durch Modifizieren der in 5 dargestellten Schaltung gemäß dem Artikel von Zhenua Wang "A CMOS... Analog Multiplier..." in IEEE Journal of Solid-State Circuits, Vol. 26 No. 9, Seiten 1293–1301, September 1991 erreichen. Wenn in dieser Schaltung der Anschluss VSS auf Masse gelegt wird, eine der beiden identischen Ausgangsstufen, die eine schwimmende Spannung VB erzeugen, weggelassen wird, und der negative Pol des Eingangs VY auf Masse gelegt und der positive Pol auf eine Konstantpotentialquelle, die auf Masse bezogen ist, angeschlossen wird, beispielsweise vom "Bandlücken"-Typ, so wird am Ausgang VB eine konstante Spannung erzielt, die nicht auf Masse bezogen ist, also masse- oder erdfrei ist.
  • 3 zeigt eine Schaltung analog derjenigen nach 2, allerdings basierend auf zwei Transistoren M5 und M6, wiederum vom MOS-Typ, jedoch als P-Kanal-Version. In diesem Fall sind die Sourceanschlüsse der Transistoren an einen Versorgungsspannungsanschluss VDD geschaltet.
  • 4 zeigt eine erste Schaltung gemäß der Erfindung, bei der insbesondere der Pfad FP aus einem Transistor und einem zwei Anschlüsse aufweisenden Schaltungselement besteht, während die Spannungsquelle VG aus den gleichen beiden Elementen unter Hinzufügung einer Stromquelle besteht. Dargestellt sind verallgemeinert außerdem drei unterschiedliche Potentialreferenzen, bezeichnet mit P1, P2, und P3.
  • Die Anschlüsse S1 und S2 sind an das dritte Referenzpotential P3 geschaltet, die insbesondere mit dem Masseanschluss GND übereinstimmen können. Wenn dieses Potential nicht mit Massepotential übereinstimmt, wird ein Schwellenwert ermittelt, der durch den Volumeneffekt beeinflusst ist.
  • Die Schaltung enthält einen N-Kanal-MOS-Vorspannungstransistor MB, dessen Drainanschluss DB mit dem zweiten Gateanschluss GB am Anschluss OM verbunden ist, und dessen Sourceanschluss SB mit dem Anschluss G1 verbunden ist und ein zwei Anschlüsse aufweisendes Schaltungselement B1 aufweist, das zwischen den Anschlüssen G1 und G2 liegt, ferner einer Stromquelle IG, die zwischen dem Anschluss G2 und der ersten Referenzspannung P1, beispielsweise dem Masseanschluss GND liegt.
  • Lässt man den Gatestrom der Transistoren M1 und M2 außer Betracht, so bewirkt die Stromquelle IG einen konstanten Stromfluss in dem Transistor MB, welcher diesen in Sättigung hält, ferner in dem zwei Anschlüsse aufweisendes Schaltungselement B1, was eine konstante Potentialdifferenz zwischen den Anschlüssen G1 und G2 bewirkt. Da der Transistor MB in Sättigung gehalten wird, verrasten sich die Potentiale der Anschlüsse G2 und D2 gegenseitig.
  • Das zwei Anschlüsse aufweisende Schaltungselement B1 kann gebildet werden durch einfach einen Transistor oder durch als Diode geschaltete MOS-Transistoren, echte Dioden etc.
  • Es kann geschehen, dass diese Schaltung zwei Arbeitspunkte aufweist, beispielsweise dann, wenn die Spannung an den Anschlüssen des Elements B1 niedriger als der Schwellenwert ist. In solchen Fällen ist eine Anfahrschaltung erforderlich, damit die Schaltung nach dem Startvorgang zu dem gewünschten Arbeitspunkt gelangt. Dies ist die übliche Praxis bei sich selbst vorspannenden Schaltungen dieser Art.
  • 5 zeigt eine sehr vorteilhafte Variation der Schaltung nach 4, abgeleitet durch das Vorhandensein eines zweiten zwei Anschlüsse aufweisenden Schaltungselements B1. Diese Schaltung enthält weiterhin ein zweites, zwei Anschlüsse aufweisendes Schaltungselement B1 im Wesentlichen identisch mit dem zwei Anschlüsse aufweisenden Schaltungselement B1, eingefügt zwischen den Anschluss G2 und die Stromquelle IG. Der Ausgang OT liegt an dem Knoten, der das zwei zu zwei anschlussaufweisende Schaltungselement B2 und die Stromquelle IG verbindet.
  • Die Stromquelle IG bewirkt, dass der gleiche Strom sowohl in dem zwei Anschluss aufweisenden Schaltungselement B1 als auch in dem zwei Anschlüsse besitzenden Schaltungselement B2 fließt, und da diese Elemente im Wesentlichen gleich sind, ergibt sich an ihren Anschlüssen im Wesentlichen die gleiche Potentialdifferenz. Auf diese Weise befindet sich am Ausgang ein Potential entsprechend dem Schwellenwert der Transistoren M1 und M2. Dieser Schwellenwert ist extrem genau, da sich die Effekte der beiden jeweils zwei Anschluss aufweisenden Schaltungselemente gegenseitig kompensieren. In einer integrierten Ausführungsform lässt sich die technologische und geometrische Gleichheit relativ einfach erreichen.
  • Die Schaltung lässt sich auch in anderer Weise dadurch beschreiben, dass man sagt, sie enthalte einen Spannungsteiler VD mit einem Zwischenausgang E3, einem ersten Anschluss E1 und einem zweiten Anschluss E2, und sie bestehe aus zweiten wesentlichen gleichen, jeweils zwei Anschlüsse aufweisenden Schaltungselementen B1 und 62, wobei man weiterhin angibt, dass der Ausgang E3 am Anschluss G2 liegt, der Anschluss D1 an den Anschluss G1 und den Anschluss SB angeschlossen ist, und der Anschluss E2 mit der Stromquelle IG und dem Ausgang OT verbunden ist.
  • Die beiden je zwei Anschlüsse aufweisende Schaltungselemente B1 und B2 können auch ungleich sein. In diesem Fall muss allerdings gelten:
    Figure 00070001
    wobei Z1 und Z2 die Impedanzen der beiden zwei Anschluss aufweisenden Schaltungselemente B1 und 62 sind.
  • Die letzte erfindungsgemäße Schaltung ist in 6 gezeigt. Sie besteht aus einer Schwellenwert-Ermittlungsschaltung TE derart, wie sie eben beschrieben wurde, außerdem aus einer Stufe, deren Eingang mit dem Ausgang OT verbunden ist, und die einen eigenen Ausgang UT besitzt. Diese Stufe ist identisch mit der Extrahierschaltung gemäß Stand der Technik nach 1.
  • Sie enthält zwei N-Kanal-MOS-Transistoren M7 und M8, die die gleiche Schwellenspannung haben wie die Transistoren M1 und M2, außerdem einen weiteren Stromspiegel MC2 mit einem Eingangsanschluss IM2 und einem Ausgangsanschluss OM2. Ausgestattet ist die Anordnung mit einem Eingag, der mit dem Ausgang OT verbunden ist, ferner mit einem eigenen Ausgang UT. Die Sourceanschlüsse S7 und S8 der Transistoren M7 und M8 sind mit dem Masseanschluss GND verbunden, ihre Drainanschlüsse D7 und D8 sind an die Anschlüsse IM2 bzw. OM2 angeschlossen, ihre Gateanschlüsse G7 und G8 sind mit dem Eingang OT bzw. dem Ausgang UT verbunden. Darüber hinaus sind Gate- und Drainanschlüsse des Transistors M8 miteinander verbunden.
  • Wenn die Schaltung nach 2 als Ermittlungsschaltung verwendet wird, indem z.B. die Verstärkung des Spiegels MC2 auf annähernd eins eingestellt wird und mit K7, K8 das Verhältnis W/L für M7 bzw. M8 bezeichnet wird, so ergibt sich das Potential an dem Ausgang UT durch die Summe der Schwellenspannung (nur eine für die vier Transistoren) und der Spannung der Spannungsquelle VG, multipliziert mit einer neuen Konstanten folgenden Werts:
  • Figure 00080001
  • Diese neue Konstante hängt nur von geometrischen Parametern ab und lässt sich daher steuern und je nach den Erfordernissen größer oder kleiner machen als die alte Konstante.
  • Natürlich könnte man ein oder mehrere solche Stufen abhängig vom Wert der gewünschten Konstante als Kaskade schalten.
  • Bei der obigen Beschreibung wird häufig auf direkte Verbindungen zwischen verschiedenen Schaltungselementen Bezug genommen, es ist aber ersichtlich für den Fachmann, dass ziemlich häufig indirekte Verbindungen, d.h. über andere Schaltungselemente, auch als "Verbindungen" bezeichnet werden, ohne dass diese Einfluss auf den Betrieb der betreffenden Schaltungen haben.
  • Die oben beschriebenen Schaltungen dienen dazu, den Schwellenwert von N-Kanal-MOS-Transistoren zu ermitteln. Bestünde die Notwendigkeit den Schwellenwert von P-Kanal-Transistoren zu ermitteln, so müssten duale Schaltungen verwendet werden. Einige Beispiele für die Dualität sind die, dass die Masseanschlüsse GND durch Versorgungsspannungsanschlüsse VDD ersetzt werden müssten, die Versorgungsspannungsanschlüsse VDD durch Massenanschlüsse GND ersetzt, die N-Kanal-Transistoren durch P-Kanal-Transistoren ersetzt und die P-Kanal-Transistoren durch N-Kanal-Transistoren ersetzt werden müssen etc. Die Schaltung nach 3 ist beispielsweise (in dem oben angegebenen Sinn) duale Schaltung der Schaltung nach 2.
  • Außerdem ist es möglich, anstelle der MOS-Transistoren andere Transistortypen, beispielsweise BJT-Transistoren zu verwenden. In diesem Fall allerdings ist das Schwellenwert-Konzept weniger genau und könnte der Spannung entsprechen, die zwischen Basis und Emitter herrscht.
  • Die oben beschriebenen Ausführungsbeispiele lassen sich zurückführen auf eine Anweisung des methodischen Typs, durch im Wesentlichen aus der Verwendung einer Schaltung des Typs nach 1 unter Verwendung einer Spannungsquelle, die zwischen den Gateanschlüssen der Transistoren M1 und M2 liegt (und nicht auf Masse) besteht.
  • Gemäß einem weiteren Aspekt wird eine geschlossene Rückkopplungsschleife (anstellte einer offenen Schleife) mit einer Verstärkung von weniger als eins zur Erzielung von Stabilität geschaffen.
  • Nach einem noch weiteren Aspekt werden an die beiden Transistoren zwei unterschiedliche und streng gesteuerte Spannungen gelegt.
  • Schließlich findet, wie oben ausgeführt, die vorliegende Erfindung vorteilhafte Anwendung in einem Schaltungssystem für einen Betrieb unabhängig von der Temperatur und/ oder der Streuung von Prozessparametern.
  • Ein solches System umfasst:
    • a) einen Betriebsschaltungsblock,
    • b) mindestens eine Schwellenwert-Ermittlungsschaltung gemäß der obigen Beschreibung, ausgestattet mit einem Ausgang, und
    • c) mindestens ein Vorspannungsnetzwerk, welches mit dem Eingang an den Ausgang angeschlossen ist, und mit dem Ausgang an den Block angeschlossen ist, um Vorströme und/ oder- Spannungen bereitzustellen.
  • Der Zweck eines solchen Vorspannungsnetzwerks besteht in der Erzeugung eines Vorstroms oder einer Vorspannung, die mit dem Schwellenwert eines Referenzelements verknüpft ist. Angenommen, der Schwellenwert habe einen Wert, der von einem physikalischen Parameter abhängt, und weiterhin angenommen, der Blockbetrieb weise ebenfalls eine analoge Abhängigkeit vom selben Parameter auf, so ist es durch Einwirken auf die Vorströme und/ oder Vorspannungen, die dem Block zugeführt bzw. an ihn angelegt werden, in Relation zu dem Wert des Schwellenwerts möglich, Schwankungen des Parameters (entweder zeitlich oder von Bauelement zu Bauelement) zu kompensieren, um einen konstanten Block-Betrieb zu erreichen.
  • Diese Arten von Vorspannungsnetzwerken sind in der Literatur gut beschrieben, in jedem Fall liegen sie im Rahmen des Könnens eines Durchschnittsfachmanns. Ein Beispiel für eine Spannungsversorgungsschaltung findet sich in dem Artikel von M. Sasaki und F. Ueno "A Novel Implementation of Fuzzy Logic Controller Using New Meet Operation", in Proceedings of THIRD IEEE INTER NATIONAL CONFERENCE ON FUZZY SYSTEMS, Vol. III, Seiten 1676–1681, 26–29 Juni 1994.

Claims (12)

  1. Verfahren zum Ermitteln einer Transistor-Schwellenspannung durch Verwendung eines Stromspiegels (MC) mit mindestens zwei Eingangs-Ausgangs-Anschlüssen (IM, OM), mindestens zwei Transistoren (M1, M2) desselben Typs mit jeweils einem Steueranschluss (G1, G2) und mit im Wesentlichen gleicher Schwellenspannung, die durch das Verfahren ermittelt werden soll, wobei der Stromspiegel (MC) den beiden Transistoren (M1, M2) über die beiden Eingangs-Ausgangs-Anschlüsse (IM, OM) die Vorströme zuleitet, umfassend folgende Schritte: – Bereitstellen einer Spannungsquelle (VG), die an die beiden Steueranschlüsse (G1, G2) anzuschließen ist, und – Einrichten eines Rückkopplungspfads (FB) zwischen den Steueranschlüssen (G1, G2) und einem (OM) der Eingangs-Ausgangs-Anschlüsse der Stromspiegelschaltung; gekennzeichnet durch die weiteren Schritte: – Ausstatten der Spannungsquelle (VG) mit einem zwei Anschlüsse aufweisenden Schaltungselement (B1) und einem Vorspannnetzwert (MB, IG, GND), welches dem zwei Anschlüsse aufweisenden Schaltungselement (61) einen konstanten vorgegebenen Strom (IG) einprägt; – Erfassen des Wert des Potentials an einem (G2) der Steueranschlüsse (G1, G2); und – Ermitteln der Schwellenspannung unter Verwendung des Potentials an dem einen der Steueranschlüsse.
  2. Verfahren nach Anspruch 1, bei dem der Spiegel (MC), die Transistoren (M1, M2) und die Spannungsquelle (VG) eine geschlossene Rückkopplungsschleife zwischen dem Stromspiegelausgang (OM) und dem Stromspiegeleingang (IM) bilden, wobei die Schleifenverstärkung kleiner als eins ist.
  3. Verfahren nach Anspruch 1, bei dem an die Gateanschlüsse der beiden Transistoren (M1, M2) zwei unterschiedliche Steuerspannungen gelegt werden.
  4. Transistor-Schwellenspannungs-Ermittlungsschaltung mit einem Ausgang (OT) umfassend: a) mindestens zwei Transistoren (M1, M2) desselben Typs, die mit zwei Steueranschlüssen (G1, G2) ausgestattet sind und im Wesentlichen die gleiche Schwellenpannung haben, außerdem einen ersten Hauptleitungsanschluss (S1, S2) und einen zweiten Hauptleitungsanschluss (D1, D2) besitzen, b) einen Stromspiegel (MC) mit mindestens zwei Eingangs-Ausgangs-Anschlüssen (IM, OM), die an die beiden Transistoren (M1, M2) gekoppelt sind, um sie mit Vorströmen zu speisen, c) einen Spannungserzeuger (VG), der zwischen die beiden Steueranschlüsse (G1, G2) geschaltet ist; und d) einen Rückkopplungsweg (FP) zwischen dem Steueranschluss (G1, G2) und einem (OM) der Eingangs-Ausgangs-Anschlüsse, dadurch gekennzeichnet, dass der Spannungserzeuger (VG) ein zwei Anschlüsse aufweisendes Schaltungselement (B1) und ein Vorspannnetzwerk (MB, IG; GND) aufweist, welches dem zwei Anschlüsse aufweisenden Schaltungselement (B1) einen konstanten, vorbestimmten Strom (IG) einprägt, und dass der Ausgang (OT) an einen (G2) der Steueranschlüsse angeschlossen ist, um einen Wert des Potentials an dem einen Steueranschluss (G2) zu erfassen und die Schwellenspannung zu ermitteln.
  5. Schaltung nach Anspruch 4, realisiert mit Hilfe von MOS-Transistoren, die im Sättigungsbetrieb arbeiten.
  6. Schaltung nach Anspruch 4, bei der die ersten Anschlüsse (S1, S2) an ein Referenzpotential (GND) angeschlossen, bei der der zweite Anschluss (D1) des einen (M1) der beiden Transistoren an den Eingangsanschluss (IM) des Spiegels (MC) angeschlossen, bei der der zweite Anschluss (D2) und der Steueranschluss (G2) des anderen (M2) von den beiden Transistoren gemeinsam an den Ausgangsanschluss (OM) des Spiegels (MC) angeschlos sen sind, und bei der der Spannungserzeuger (VG) derart verschaltet ist, dass das Potential an dem Steueranschluss (G2) des anderen Transistors (M2) kleiner ist als das Potential des Steueranschlusses (G1) des einen Transistors (M1).
  7. Schaltung nach Anspruch 4, bei der das zwei Anschlüsse aufweisende Schaltungselement (B1) zwischen die beiden Steueranschlüsse (G1, G2) gelegt ist, und bei der das Vorspannnetzwerk einen Stromerzeuger (IG) zwischen dem Steueranschluss (G2) des einen (M2) der beiden Transistoren und einem ersten Referenzpotential (P1) aufweist sowie einen Vorspanntransistor (MB), der mit seinem Steueranschluss (GB) an einen (OM) der Eingangs-Ausgangs-Anschlüsse angeschlossen ist, und der mit einem Hauptleitungspfad zwischen dem Steueranschluss (G1) des anderen (M1) der beiden Transistoren und einem zweiten Referenzpotential (P2) liegt.
  8. Schaltung nach Anspruch 4, weiterhin umfassend: einen Spannungsteiler (VD) mit einem Zwischenausgang (E3) und einem ersten (E1) und einem zweiten (E2) Endanschluss, und umfassend das zwei Anschlüsse aufweisende Schaltungselement (B1) und ein weiteres, zwei Anschlüsse aufweisendes Schaltungselement (B2), vorzugsweise gleich ausgebildet, bei dem die ersten Anschlüsse (S1, S2) an ein drittes Referenzpotential (P3) gekoppelt sind und der zweite Anschluss (D1) von einem (M1) der beiden Transistoren an den Eingangsanschluss (IM) des Spiegels (MC) gekoppelt ist, während der zweite Anschluss (D2) des anderen (M3) der beiden Transistoren an den Ausgangsanschluss (OM) des Spiegels (MC) gekoppelt ist, und bei dem der Steueranschluss (G2) des anderen Transistors (M2) an den Zwischenausgang (E3) und der Steueranschluss (G1) des einen Transistors (M1) an den ersten Endanschluss (E1) gekoppelt ist, und bei dem der erste Endanschluss (E1) mit einem zweiten Referenzpotential (P2) zum Vorspannen des Spannungsteilers (VD) gekoppelt ist und außerdem über einen in Sättigung betriebenen Transistor (MB) an den Ausgangsanschluss gekoppelt ist, und bei der Ausgang (OT) an den zweiten Endanschluss (E2) anschlossen ist.
  9. Schaltung nach Anspruch 8, weiterhin umfassend eine Stromquelle (IG), die zwischen dem zweiten Endanschluss (E2) und einem ersten Referenzpotential (P1) liegt, vorzugsweise genauso groß wie das dritte Referenzpotential (P3), und umfassend einen Vorspanntransistor (MB), der mit seinem Steueranschluss (GB) an den Ausgangsanschluss (OM) angeschlossen ist und mit seinem Hauptleitungspfad zwischen dem ersten Endanschluss (W1) und dem zweiten Referenzpotential (P2) liegt.
  10. Schaltung nach Anspruch 4 oder 8, bei der das zwei Anschlüsse aufweisende Schaltungselement (B1, B2) ein Widerstand ist.
  11. Schaltung nach Anspruch 4, zusätzlich aufweisend: a) mindestens einen dritten (M7) und einen vierten (M8) Transistor des gleichen Typs, die zwei Steueranschlüsse (G7, G8) aufweisen und einen Schwellenwert besitzen, der im Wesentlichen gleich demjenigen der zwei Transistoren (M1, M2) ist, wobei der Steueranschluss (G7) des dritten Transistors (M7) an einem der Steueranschlüsse (OT) der beiden Transistoren angeschlossen ist, und b) einen weiteren Stromspiegel (MC2) mit mindestens einem Eingangsanschluss (IM2) und einem Ausgangsanschluss (OM2), von denen der Eingangsanschluss (IM2) mit dem dritten Transistor (M7) und der Ausgangsanschluss (OM2) mit dem vierten Transistor (M8) gekoppelt ist, um ihnen Vorströme zuzuleiten, wobei der Ausgang (OT) an die Verbindungsstelle zwischen dem Steueranschluss (G8) des vierten Transistors (M8) und dem Ausgangsanschluss (OM2) des weiteren Spiegels (MC2) gekoppelt ist.
  12. Schaltungssystem, umfassend: a) einen Betriebsschaltungsblock, b) mindestens eine Schwellenspannungs-Ermittlungsschaltung gemäß einem der Ansprüche 4 bis 11 mit einem Ausgang, und c) mindestens ein Vorspannnetzwerk, dessen Eingang an den Ausgang der Schwellenwert-Ermittlungsschaltung angeschlossen ist, und das mit einem Ausgang an den Betriebsschaltungsblock angeschlossen ist, um Vorströme und/oder Spannungen zu liefern.
DE69434039T 1994-12-30 1994-12-30 Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren Expired - Fee Related DE69434039T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP94830595A EP0720079B1 (de) 1994-12-30 1994-12-30 Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren

Publications (2)

Publication Number Publication Date
DE69434039D1 DE69434039D1 (de) 2004-11-04
DE69434039T2 true DE69434039T2 (de) 2006-02-23

Family

ID=8218606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69434039T Expired - Fee Related DE69434039T2 (de) 1994-12-30 1994-12-30 Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren

Country Status (3)

Country Link
US (1) US5672960A (de)
EP (1) EP0720079B1 (de)
DE (1) DE69434039T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69418206T2 (de) * 1994-12-30 1999-08-19 Cons Ric Microelettronica Verfahren zur Spannungsschwelleextraktierung und Schaltung nach dem Verfahren
US6323725B1 (en) * 1999-03-31 2001-11-27 Qualcomm Incorporated Constant transconductance bias circuit having body effect cancellation circuitry
EP1178383B1 (de) * 2000-08-03 2012-10-03 STMicroelectronics Srl Schaltung zur Erzeugung einer temperaturunabhängigen und wenig prozessvariableabhängigen Spannung
US6489827B1 (en) * 2000-10-30 2002-12-03 Marvell International, Ltd. Reduction of offset voltage in current mirror circuit
US6452454B1 (en) * 2000-11-13 2002-09-17 Conexant Systems, Inc. Temperature compensation module
US6806762B2 (en) * 2001-10-15 2004-10-19 Texas Instruments Incorporated Circuit and method to facilitate threshold voltage extraction and facilitate operation of a capacitor multiplier
US7215185B2 (en) * 2005-05-26 2007-05-08 Texas Instruments Incorporated Threshold voltage extraction for producing a ramp signal with reduced process sensitivity
US7696826B2 (en) * 2006-12-04 2010-04-13 Skyworks Solutions, Inc. Temperature compensation of collector-voltage control RF amplifiers
US8082796B1 (en) 2008-01-28 2011-12-27 Silicon Microstructures, Inc. Temperature extraction from a pressure sensor
US8004350B2 (en) * 2009-06-03 2011-08-23 Infineon Technologies Ag Impedance transformation with transistor circuits
CN103576065B (zh) * 2012-07-24 2017-05-03 中芯国际集成电路制造(上海)有限公司 一种晶体管阈值电压的测试电路
CN103675636B (zh) * 2012-09-20 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种晶体管阈值电压的测试电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823332A (en) * 1970-01-30 1974-07-09 Rca Corp Mos fet reference voltage supply
NL8001558A (nl) * 1980-03-17 1981-10-16 Philips Nv Stroomstabilisator opgebouwd met veldeffekttransistor van het verrijkingstype.
DE3545039A1 (de) * 1985-12-19 1987-07-02 Sgs Halbleiterbauelemente Gmbh Spannungsbegrenzungsschaltung
EP0397408A1 (de) * 1989-05-09 1990-11-14 Advanced Micro Devices, Inc. Referenzspannungsgenerator
JPH0666600B2 (ja) * 1989-10-02 1994-08-24 株式会社東芝 電流検出回路
EP0561469A3 (de) * 1992-03-18 1993-10-06 National Semiconductor Corporation Kaskodestromspiegel des Anreicherungs-Verarmungstyps
GB9301934D0 (en) * 1993-02-01 1993-03-17 Immos Limited Transistor switching
FR2703856B1 (fr) * 1993-04-09 1995-06-30 Sgs Thomson Microelectronics Architecture d'amplificateur et application a un generateur de tension de bande interdite .
US5349286A (en) * 1993-06-18 1994-09-20 Texas Instruments Incorporated Compensation for low gain bipolar transistors in voltage and current reference circuits

Also Published As

Publication number Publication date
EP0720079A1 (de) 1996-07-03
DE69434039D1 (de) 2004-11-04
EP0720079B1 (de) 2004-09-29
US5672960A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE60006449T2 (de) Spannungsgesteuerter Ring-Oszillator mit Differenzverstärkern
DE3740571C2 (de) Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik
DE69434039T2 (de) Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren
DE4034371C1 (de)
DE69633886T2 (de) Spannung-Strom-Umsetzer
EP0525235A1 (de) Hallsensor mit Selbstkompensation
DE2855303C2 (de)
DE1948850A1 (de) Differenzverstaerker
DE2945463A1 (de) Energieversorgungsschaltung
DE19537203A1 (de) Leseverstärker
DE2415803A1 (de) Stromquelle
DE3232843C2 (de) MOS-Logikschaltung
DE102004027298B4 (de) Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten
DE112005000994T5 (de) Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet
DE19843482A1 (de) Schwebender MOS-Kondensator
DE4219776A1 (de) Schaltung zur Ausbildung einer genauen Bezugsspannung
EP1523703B1 (de) Bandabstands-referenzschaltung
DE3705147C2 (de)
DE69820970T2 (de) Spannungsregler
DE3700296A1 (de) Halbleiter-differenzverstaerker
DE69820220T2 (de) Vorspannungsschaltung hoher impedanz für wechselstromsignalverstärker
DE19950543C1 (de) Integrierte Schaltung mit Regelung der Einsatzspannungen ihrer Transistoren
DE10047620A1 (de) Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip
DE102017118798A1 (de) Eine Miller-Kompensationsschaltung und entsprechender Regler, System und Verfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee