DE3705147C2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltung nach dem Oberbegriff des Patentanspruches 1.

Fig. 1 zeigt eine Schaltung, die eine herkömmliche Potentialerzeugungsschaltung der eingangs beschriebenen Art darstellt. Die herkömmliche Schaltung in Fig. 1 weist auf: einen Eingangsanschluß 1, an dem eine Wechselspannung angelegt ist, eine Masseleitung 2 als Bezugspotential, einen Kondensator 3, einen Punkt 4, an dem eine pulsierende Gleichspannung anliegt und der mit dem Eingangsanschluß 1 durch den Kondensator 3 verbunden ist, einen Ausgangsanschluß 5 mit einen konstanten inneren Potentiale, eine kapazitive Last 6 (die alle kapazitiven Lasten der Schaltung symbolisiert, einen ersten Feldeffekttransistor 8 vom angereicherten n-Kanal-Typ mit isoliertem Gate zwischen dem Punkt 4 und dem Ausgangsanschluß 5, dessen Gate mit dem Ausgangsanschluß 5 verbunden ist, und einen zweiten Transistor 7, der ein Feldeffekttransistor vom angereicherten n-Kanal-Typ mit isoliertem Gate ist und zwischen dem Punkt 4 und der Masseleitung 2 geschaltet ist und dessen Gate mit dem Punkt 4 verbunden ist.

Die so konstruierte, konventionelle innere Potentialerzeugungsschaltung wird betrieben, wie es in dem Zeitdiagramm in Fig. 2 gezeigt ist. Bezugnehmend auf Fig. 2: (a) stellt den Verlauf einer pulsierenden Gleichspannung V 1 dar, die an den Eingangsanschluß 1 angelegt ist und ungefähr 5 V gegenüber Massepotential beträgt, und (b) stellt den Verlauf des Potentiales V 4 an dem Punkt 4 und des inneren Potentiales V 5 an dem Ausgangsanschluß 5 dar, die durch eine gestrichelte bzw. durchgezogene Linie dargestellt sind. Die entsprechenden Abszissen in (a) und (b) von Fig. 2 stellen gemeinsam den Zeitablauf dar. Fig. 2 zeigt ungefähr zwei Zyklen der Wechselspannung V 1, wobei das konstante innere Potential V 5 sich einstellt.

Unter der Annahme, daß die Bedingungen V 1 = V _DD (V _DD ist das Spannungsversorgungspotential von ungefähr 5 Volt der integrierten Schaltung), V 4=V _T2 ≦λτ0 Volt (V _T2 ist die Schwellenspannung von normalerweise 0,6 Volt des zweiten Transistors 7), und V 5=V(n-1) ≦ωτ0 Volt unmittelbar vor dem Zeitpunkt t(n) 0 gegeben sind, ändert sich in Fig. 2 V 4 von V _T2 zu V _T2-V _DD , wenn sich V 1 von V _DD zu 0 Volt zu dem Zeitpunkt t(n) 0 ändert. Dies ist so, da die Impedanzwerte des ersten und zweiten Transistors 8 und 7 genügend groß im Verhältnis zu der Kapazität des Kondensators 3 sind. Da V 5 auf V 5=V(n-1) ≦ωτ0 Volt gehalten wird, wird zu diesem Zeitpunkt eine Spannung, die durch V 5-V 4=V(n-1)+V _DD -V _T2 ≦λτ0 Volt gegeben ist, an den ersten Transistor 8 in Vorwärtsrichtung angelegt, und ein elektrischer Strom beginnt, von der kapazitiven Last zum Punkt 4 zu fließen. Als Resultat wird V 5 weiter erniedrigt, und gegensätzlich dazu beginnt V 4, von V _T2-V _DD zu steigen. Die Änderungen von V 4 und V 5 werden durch die Beziehung zwischen den Impedanzwerten des Kondensators 3, der kapazitiven Last 6 und des ersten Transistors 8 (Gesetz von der Erhaltung der elektrischen Ladung) bestimmt. Wenn V 5 - V 4 = V _T1 (V _T1 ist dabei die Schwellenspannung des ersten Transistors 8) ist, wird der elektrische Strom 0, und danach werden konstante Spannungswerte am Ausgangsanschluß 5, die durch V 5=V(n) ≦ωτV(n-1) gegeben sind, und Werte V 4=V(n)+V _T1 aufrechterhalten. Diese Bedingungen haben sich zu dem Zeitpunkt t(n)1 eingestellt. Wenn sich V 1 von 0 Volt zu V _DD zu dem Zeitpunkt t(n)2 ändert, wird eine Änderung auf die gleiche Weise wie in dem Fall des Zeitpunktes t(n) 1 verursacht, aber in die entgegengesetzte Richtung zu jenem Fall, wodurch V 4=V(n)+V _T1+V _DD ≦λτ0 ist. Zu diesem Zeitpunkt ist eine Vorwärtsspannung V(n) + V _T1 + V _DD an den zweiten Transistor 7 angelegt, und elektrischer Strom fließt vom Punkt 4 zu der Masseleitung 2 (Bezugspotential). Die darauffolgende Änderung von V 4 wird durch das Verhältnis der Impedanzwerte des Kondensators 3 und des zweiten Transistors 7 auf die gleiche Weise, wie oben beschrieben wurde, bestimmt. Genauer gesagt, zu dem Zeitpunkt t(n) 3 wird der elektrische Strom 0, und das Potential V 4 wird V 4=V _T2, so daß ein konstanter Wert aufrechterhalten wird bis zu dem Zeitpunkt t(n+1) 0 für den nächsten Zyklus. Dagegen bleibt das Potential V 5 in einem Zeitabschnitt von dem Zeitpunkt t(n) 1 bis zu dem Zeitpunkt t(n+1) 0 unverändert.

Wenn das Gesetz der Erhaltung der elektrischen Ladung angewendet wird, das heißt, wenn die Abnahme der elektrischen Ladung in dem Zeitraum von dem Zeitpunkt t(n) 0 bis zu dem Zeitpunkt t(n) 1 der Zunahme der elektrischen Ladung an dem Punkt 4 enspricht, werden die entsprechenden Kapazitätswerte C 5 und C 4 durch die folgende Gleichung ausgedrückt:

(C 4 + C 5) (V(n) + V _DD - V _{T 1} - V _{T 2}) = C 5 (V(n-1) + V _DD - V _{T 1} - V _{T 2}).

Unter Benutzung dieser Gleichung wird V(n) unter der Annahme, daß V (0) = 0 ist, durch die folgende Gleichung ausgedrückt:

V(n) = - (V _DD - V _{T 1} - V _{T 2}) (1 - (C 5/(C 3 + C 6)) ⁿ ). (1)

Da C 6/(C 3+C 6) ≦ωτ1 ist, geht V(n) über in V(n) →-(V _DD -V _{T 1} - V _{T 2}), wenn n sich erhöht. Unter der Annahme, daß die Zykluszeit der Spannung V 1 gleich T ist, wird die Transformation V(t)=V(n), t=nT durchgeführt, wenn die Änderung von V 5 durch die oben beschriebenen Schritte nicht in Betracht gezogen wird, und das folgende Resultat wird erzielt:

V(t)=-(V _DD-V _{T 1}-V _{T 2}) (1-(C 5/(C 4+C 5)) ^t ) (2)

Folglich ändert sich das innere Potential V 5 auf eine Weise, die fast gleich V 5(t) ist, das in Fig. 3 gezeigt ist.

Folglich erzeugt die konventionelle innere Potentialerzeugungsschaltung das innere Potential - (V _DD-V _{T 1}-V _{T 2}), das niedriger ist als das Massepotential ist.

In der obigen Beschreibung sind die Zeiträume, die zur Änderung von V 1 und V 4 bei t(n) 0 und t(n) 2 benötigt werden, zu 0 angenommen zum Zwecke der Vereinfachung des Verständnisses. Wenn diese Zeiträume jedoch nicht 0 sind, die Funktionsweise der Schaltung die gleiche, wenn die Impedanzwerte des ersten und zweiten Transistors 8 und 7 in einem ausreichenden Maße größer sind als die Werte des Kondensators 3 und der kapazitiven Last 6. Wenn die Impedanzwerte nicht ausreichend groß sind, wird die zeitliche Änderung von V 4 bei t(n) 0 und t(n) 2 kleiner als V _DD entsprechend den Impedanzwerten. Zusätzlich wird in einer praktisch benutzten Schaltung, obwohl ein parasitärer Kondensator zwischen dem Punkt 4 und der Masseleitung 2 besteht, ein derartiger parasitärer Kondensator in der obigen Beschreibung nicht in Betracht gezogen, da die Kapazitätswerte C 3 und C 6 in einem ausreichenden Maße größer sind als der Kapazitätswert des parasitären Kondensators. Wenn ein derartiger parasitärer Kondensator in Betracht gezogen wird, wird die Änderung von V 4 weiter im Vergleich zu den oben aufgeführten Änderungen verringert.

Wie oben beschrieben, besteht in der herkömmlichen Schaltung eine Differenz in der Spannung zwischen dem endgültig erzielten Wert des inneren Potentiales an dem Ausgangsanschluß 5 und dem Massenpotentiales gleich einem Wert, der erzielt wird durch Subtrahieren der Summe der Schwellenspannungen des ersten und zweiten Transistors 8 und 7 von der Amplitude der pulsierenden Gleichspannung V _DD , die dem Eingangsanschluß 1 zugeführt wird. Als Resultat hat die in Fig. 1 gezeigte Schaltung den Nachteil, daß die Amplitude der pulsierenden Gleichspannung nicht maximal zur Erzeugung des inneren Potentiales ausgenutzt werden kann. Im Hinblick auf die Herstellungsverfahren von Halbleitereinrichtungen ist es schwierig, die Schwellenspannung zu kontrollieren, und Unregelmäßigkeiten in Schwellenspannungswerten werden gefunden. Folglich ist es bei der konventionellen Schaltung schwierig, den endgültig erzielten Wert des inneren Potentiales festzulegen.

Damit die oben beschriebenen Nachteile beseitigt werden können, sind Verfahren bekannt, wie in der Japanischen Patent- Offenlegungsschrift Nr. 78 165/1982. Nach dem Verfahren jedoch, das in dieser Schrift offenbart ist, verbleibt ein Einfluß der Schwellspannung auf das innere Potential, obwohl der Einfluß der Schwellspannung um ein gewisses Maß verringert werden kann. Daher können durch die betreffenden Maßnahmen nicht vollständig die oben beschriebenen Nachteile beseitigt werden.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Schaltung nach dem Oberbegriff des Patentanspruches 1 am Ausgangsanschluß ein Gleichspannungspotential mit der Amplitude der pulsierenden Eingangsrechteckspannung unabhängig von den Schwellwertspannungen der verwendeten Feldeffekttransistoren zu erzeugen.

Diese Aufgabe wird durch eine Schaltung der eingangs beschriebenen Art gelöst die durch die Merkmale des kennzeichnenden Testes des Patentanspruches 1 gekennzeichnet ist.

Bei dieser Schaltung kann der Einfluß der Schwellenspannung der Transistoren auf das innere Potential vollständig eliminiert werden. Es ist mit der Schaltung möglich, ein inneres Potential mit der Amplitude der rechteckigen Eingangsspannung zu erzeugen.

Im Weiteren folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaltdiagramm einer herkömmlichen inneren Potentialerzeugungsschaltung,

Fig. 2 ein Zeitablaufdiagramm des Potentials an verschiedenen Punkten der in Fig. 1 gezeigten konventionellen inneren Potentialerzeugungsschaltung,

Fig. 3 ein Diagramm der Änderung für das innere Potential der in Fig. 1 gezeigten konventionellen Schaltung,

Fig. 4 ein Schaltdiagramm einer Ausführungsform einer inneren Potentialerzeugungschaltung,

Fig. 5 ein Zeitablaufdiagramm des Potentials an verschiedenen Punkten der in Fig. 4 gezeigten Ausführungsform,

Fig. 6 ein Diagramm der Änderung für das innere Potential der in Fig. 4 gezeigten Ausführungsform,

Fig. 7 ein Schaltdiagramm einer anderen Ausführungsform,

Fig. 8 ein Blockschaltbild eines Beispieles einer Anwendung einer Ausführungsform.

Fig. 4 zeigt das Schaltbild einer Ausführungsform der Schaltung. Diese Ausführungsform hat die gleiche Anordnung wie die in Fig. 1 gezeigte konventionelle Schaltung, bis auf die unten beschriebenen Punkte, und daher sind die entsprechenden Abschnitte durch die gleichen Bezugszeichen bezeichnet. Bezugnehmend auf Fig. 4: diese Ausführungsform weist Schaltungskomponenten 9 bis 11 und 21 bis 24 zusätzlich zu den Schaltungskomponenten 1 bis 8 auf, die zuvor in Verbindung mit Fig. 1 beschrieben sind. Die Schaltungskomponente 9 ist ein Koppelkondensator, der mit einem Anschluß, ein Spannungsignal mit einer Phase erhält, die entgegengesetzt zu der der Spannung an dem Eingangsanschluß 1 ist, und dessen anderer Anschluß mit dem Gate des zweiten Transistors 7 verbunden ist. Die Schaltungskomponente 10 ist ein Widerstand, dessen eine Ende mit dem Gate des zweiten Transistors 7 und dessen anderes Ende mit der Masseleitung 2 verbunden ist. In dieser Ausführungsform ist der Widerstand auf einem Polykristallfilm von niedriger Störstellenkonzentration oder ähnlichem gebildet und besitzt einen extrem niedrigen Widerstandswert. Der Punkt 11 ist ein Knotenpunkt zwischen dem Koppelkondensator 9 und dem Widerstand 10. Der Koppelkondensator 9 und der Widerstand 10 bilden ein zweites Zeitglied 20 zum Anlegen eines Potentiales von dem Punkt 11 an das Gate des zweiten Transistors 7. Die Schaltungskomponente 21 ist ein Invertierer, der mit dem Eingangsanschluß 1 verbunden ist zum Erzeuger eines Spannungssignales einer Phase, die entgegengesetzt zu der der pulsierenden Eingangsspannung ist. Die Schaltungskomponente 22 ist ein Koppelkondensator, der an einem Anschluß das Spannungssignal der Phase, die entgegengesetzt zu der der Spannung am Eingangsanschluß 1 ist, empfängt, und dessen anderer Anschluß mit dem Gate des ersten Transistors 8 verbunden ist. Die Schaltungskomponente 23 ist ein Widerstand, dessen erster Anschluß mit dem Ausgangsanschluß 5 verbunden ist, und dessen anderer Anschluß mit dem Gate des ersten Transistors 8 verbunden ist. In dieser Ausführungsform bedeutet der Widerstand 23 einen Widerstand ähnlich zu dem Widerstand 10. Der Punkt 24 ist ein Knotenpunkt zwischen dem Koppelkondensator 22 und dem Widerstand 23. Der Koppelkondensator 22 und der Widerstand 23 bilden ein erstes Zeitglied 30 zum Anlegen eines Potentiales von dem Punkt 24 an das Gate des ersten Transistors 8. In dieser Ausführungsform wird ein angereicherter p-Kanal-Typ-Transistor als zweiter Transistor 7 und ein angereicherter n-Kanal-Typ- Transistor als erster Transistor 8 benutzt.

Die derartige konstruierte Ausführungsform wird auf die folgende Weise betrieben. Fig. 5 ist ein Zeitablaufdiagramm, das die Spannung an verschiedenen Punkten in dieser Ausführungsform zeigt. Insbesondere bedeutet (a) die Wechselspannung V 1 an dem Eingangsanschluß 1, die durchgezogene Linie in (b) bedeutet das Potential V 4 an dem Punkt 4, die gestrichelte Linie in (b) bedeutet das Potential V 11 an den Knotenpunkt 11, die durchgezogene Linie in (c) bedeutet das innere Potential V 5 an dem Ausgangsanschluß 5, und die gestrichelte Linie (c) bedeutet das Potential V 24 an dem Knotenpunkt 24. Die entsprechenden Abszissen bedeuten gemeinsam den Ablauf der Zeit, und auf die gleiche Weise wie in Fig. 2 zeigt Fig. 5 ungefähr zwei Zyklen, nämlich den n-ten Zyklus und den (n+1-)ten Zyklus der Wechselspannung und einige Abschnitte um diese Zyklen herum.

Im folgenden wird ein Zyklus, der dem n-ten Zyklus entspricht, beschrieben.

Es ist angenommen, daß die Bedingungen V 1=V _DD , V 4=0 Volt, V 11=Va <0 Volt, V 5=V(n-1)≦ωτ0 Volt und V 24=V(n-1) unmittelbar vor dem Zeitpunkt t(n) 0 gegeben sind. Wenn sich V 1 zu 0 Volt zu dem Zeitpunkt t(n) 0 ändert, wird V 4 auf -V _DD verringert, und V 11 und V 24 steigen auf Va+V _DD bzw. V(n-1)+V _DD aus den gleichen Gründen, wie oben in Verbindung mit der herkömmlichen Schaltung beschrieben wurde. Da V 5 auf auf seinem Anfangswert gehalten wird, ist der erste Transistor 8 leitend, und ein elektrischer Strom beginnt, von dem Ausgangsanschluß 5 zu dem Punkt 4 zu fließen. Wenn eine Zeitkonstante, die durch den Koppelkondensator 22 und den Widerstand 23 ausgewählt wird, einen geeigneten Wert aufweist, kann die Gate-Spannung des ersten Transistors 8 auf einem höheren Wert als V _T1 gehalten werden, nämlich V 24-V 5 ≦λτ V _{T 1}, bis dass Verhältnis V 5=V 4=V(n) eingestellt ist, während in der herkömmlichen Schaltung der elektrische Strom 0 wird, wenn V 5-V 4=V _{T 1} ist. Danach, wenn V 4 und V 5 gleich werden, werden die Potentiale V 4 und V 5 unverändert aufrechterhalten. Unter der Annahme, daß V 5-V 4=0 zu dem Zeitpunkt t(n) 4 ist, ist die Gate-Spannung des ersten Transistors zu dieser Zeit gleich einer Differenz zwischen V 24 und V 5 zu dem Zeitpunkt t(n) 4 in (c) von Fig. 5. V 24 wird gleich V 5 zu dem Zeitpunkt t(n) 5, der durch die zuvor aufgeführte Zeitkonstante bestimmt wird, und V 24 wird konstant aufrechterhalten. Während dieser Zeitdauer ist der zweite Transistor 7 immer im ausgeschalteten Zustand, da die Zeitkonstante, die auf dem Koppelkondensator 9 und der kapazitiven Last 10 basiert, derartig ist, daß die Gate-Spannung des zweiten Transistors 7 gleich V 11-V 4 ≧V _{T 2} ≦ωτ 0 Volt ist. Wenn sich V 1 zu V _DD zu dem Zeitpunkt t(n) 2 ändert, ändern sich V 4 und V 11 in V(n)+V _DD bzw. Vb-V _DD , und andererseits ändert sich V 24 in V(n)-V _DD . Zu diesem Zeitpunkt ist der erste Transistor 8 im ausgeschalteten Zustand, da dessen Gate-Spannung gleich V 24-V 5 ≦ωτ 0 ≦ωτ V _{T 1} ist. Danach wird der erste Transistor 8 im ausgeschalteten Zustand aufrechterhalten, selbst wenn V 24 zu V(n) entsprechend der Zeitkonstanten, die durch den Koppelkondensator 22 und den Widerstand 23 bestimmt ist, zurückkehrt. Folglich wird V 5 unverändert danach gehalten, bis zu dem Zeitpunkt t(n+1)0, und V 24 bleibt ebenfalls unverändert, nachdem es V(n) geworden ist. (Zu dem Zeitpunkt t(n) 7 ändert sich der Wert von V 24 von V 24 ≦ωτ V 5 in V 24=V 5.) Andererseits ist der zweite Transistor 7 derart eingestellt, daß V 11-V 4=(Vb-V _DD ) -(V _DD - V(n))=Vb+V(n)-2V _DD ≦ωτ V _{T 2} ≦ωτ 0 ist. Folglich beginnt elektrischer Strom, von dem Punkt 4 zu der Masseleitung 2 zu fließen. Wenn die Zeitkonstante, die durch den Koppelkondensator 9 und den Widerstand 10 bestimmt wird, auf die gleiche Weise wie bei dem ersten Transistor 8 in dem eigeschalteten Zustand ausreichend groß ist, kann V 11 ≦ωτ V _T2 ≦ωτ 0 aufrechterhalten werden bis zu dem Zeitpunkt t(n) 8, wenn V 4=0 Volt. In dieser Ausführungsform kommt der Zeitpunkt t(n)2, bevor V 11=0 Volt wird, und V 11 zu dem Zeitpunkt t(n) 2 ist Va ≦ωτ 0 Volt. Danach werden V 4 und V 11 beide unverändert bis zu dem Zeitpunkt t(n+1)0 gehalten.

Die oben beschriebene Beziehung wird eingestellt unabhängig von der ganzen Zahl n, und wenn das gleiche Berechnungsverfahren wie in der herkömmlichen Schaltung durchgeführt wird durch Anwenden des Gesetzes von der Erhaltung elektrischen Ladung auf die Änderung des Potentiales während der Zeitdauer von dem Zeitpunkt t(n) 0 bis zu dem Zeitpunkt t(n) 4, wird die unten aufgeführte Gleichung (3) erhalten. Diese Gleichung (3) zeigt, daß der Spannungsabfall aufgrund der Schwellenspannung nicht auftritt:

V 5(n) = - V _DD (1 - (C 6/(C 3 + C 6)) ⁿ ). (3)

Eine Gleichung, die der Gleichung (2) für die herkömmliche Schaltung entspricht, lautet:

V 5(t) = - V _DD (1 - (C 6/(C 3 + C 6)) ^t ). (4)

Die Gleichung 4 wird in Fig. 6 illustriert.

Wie aus der obigen Beschreibung klar verständlich ist, können die zuvor beschriebenen Nachteile beseitigt werden, da ein Wert für das inneren Potentiale, das an dem Ausgangsanschluß 5 zur Verfügung gestellt wird, erzielt wird, der keinen Spannungsabfall aufgrund der Schwellenspannung der Transistoren aufweist.

Wenn anstelle der oben beschriebenen, in Fig. 4 gezeigten Ausführungsformen eine andere wie in Fig. 7 gezeigte Ausführungsform angewandt wird, in der Plus und Minus von allen Potentialverhältnissen und die Kanaltypen der zwei Transistoren 7 und 8 umgedreht sind, wird ein Potential um V _DD höher als das Potential V _DD an dem Spannungsversorgungspotentialpunkt 2 an dem Ausgangsanschluß 5 erzielt.

In der oben beschriebenen Ausführungsform wird die Amplitude der Anregung der pulsierenden Gleichspannung zwischen 0 Volt und V _DD angelegt, entsprechend der Spannungsversorgung der Hauptschaltung oder ähnlichem auf dem gleichen Chip, und diese Amplitude wird nicht durch Schwellenspannung von Transistoren, die in einem Ringoszillator usw. in einer Wechselspannungserzeugungsschaltung enthalten sind, beeinflußt. Die gegenwärtige Erfindung kann jedoch auf Fälle angewandt werden, in denen ein Spannungsabfall aufgrund der Schwellspannung T _T in der Wechselspannung verursacht wird, nämlich die Amplitude der Anregung der Wechselspannung V _DD - V _T ist. In diesem Fall erstreckt sich der Einfluß der Schwellenspannung, der auf die Wechselspannung ausgeübt wird, bis zu dem Ausgang der Potential-Erzeugungsschaltung. Der Einfluß der Schwellspannung kann jedoch daran gehindert werden, sich in der Inneres- Potential-Erzeugungsschaltung bemerkbar zu machen, da der erste und zweite Transistor 8 und 7 nicht durch die Schwellspannung beeinflußt werden. Weiterhin ist die Inneres-Potential-Erzeugungs- Schaltung in der Lage, ein inneres Potential zu erzeugen unter maximaler Benutzung der Amplitude V _DD - V _T der Wechselspannung.

In der obigen Beschreibung wird das innere Potential, das für die Hauptschaltung notwendig ist, mit der die Potential- Erzeugungsschaltung verbunden ist, direkt der Hauptschaltung zugeführt. Im Hinblick auf den vorteilhaften Effekt der oben beschriebenen Ausführungsform, nämlich daß ein inneres Potential, das praktisch gleich einem vorgebbarer Wert ist, erzielt werden kann, kann das folgende Beispiel betrachtet werden. Fig. 8 ist ein Blockdiagramm eines Beispiels bei dem eine Potential-Erzeugungsschaltung als eine Referenzspannungserzeugungsschaltung für Vergleichszwecke benutzt wird. Bezugnehmend auf Fig. 8: ein Potentialwert wird an eine Last 6 a angelegt, in der elektrischer Strom fließt, mit Hilfe einer Potentialerzeugungsschaltung 100, die die Schaltung gemäß Fig. 4 oder die Schaltung gemäß Fig. 1 sein kann. Wenn das Potential an dem Ausgangsanschluß 5 ein vorgeschriebenes inneres Potential überschreitet, begrenzt die Potentialerzeugungsschaltung 100 die pulsierenden Gleichspannungen, d. h. das Potential an dem Ausgangsanschluß 5 wird einem Signaleingangsanschluß I eines Differenzialverstärkers 200 zugeführt, und das vorgeschriebene innere Potential, das von der Potentialerzeugungsschaltung 300, wie sie in Fig. 4 gezeigt ist, vorgesehen wird, wird zu einem Vergleichsanschluß R geführt. Wenn das dem Signaleingangsanschluß I zugeführte Potential nicht das vorgeschriebene, dem Vergleichseingangsanschluß R zugeführte Potential überschreitet, wird ein Übertragungsgate 400 (ein p- und n-Kanal-Transistor in diesem Fall) leitend. Wenn das erstere das letztere überschreitet, wird das Übertragungsgate 400 abgetrennt. So wird die Anwendung der Wechselspannung von dem Ringoszillator 500 zu der Potentialerzeugungsschaltung 100 gesteuert. Obwohl die Potentialerzeugungsschaltung 300 die Spannung von dem Ringoszillator 500 in Fig. 8 erhält, kann die Potentialerzeugungsschaltung 300 die Spannung von anderen Abschnitten erhalten.

Claims (3)

1. Schaltung, die aus einer rechteckigen pulsierenden Gleichspannung an einem Eingangsanschluß (1) ein konstantes Gleichspannungspotential an einem Ausgangsanschluß (5) erzeugt mit einem ersten und einem zweiten Feldeffekttransistor (8, 7) sowie einem Kondensator (3), bei der der Source- oder der Drainanschluß des zweiten Feldeffekttransistors (7) zum einen über den Kondensator (3) mit dem Eingangsanschluß (1) gekoppelt ist und zum anderen mit dem Source- oder dem Drainanschluß des ersten Feldeffekttransistors (8) verbunden ist, bei der ferner der Drain oder der Sourceanschluß des zweiten Feldeffekttransistors (7) auf einem Bezugspotential (2) liegt und bei der weiterhin der Drain- oder der Sourceanschluß des ersten Feldeffekttransistors (8) mit dem Ausgangsanschluß (5) verbunden ist, dadurch gekennzeichnet, daß ein Inverter (21), dessen Eingang mit dem Eingangsanschluß (1) der Schaltung verbunden ist, über jeweils ein Zeitglied (30, 20) das Gate des ersten und das Gate des zweiten Feldeffekttransistors (8, 7) ansteuert, wobei jedes Zeitglied (20, 30) aus einem jeweils den Ausgang des Invertierers (21) mit dem Gate des dazugehörigen Feldeffekttransistors (7, 8) verbindenden Koppelkondensator (9, 22) und jeweils einem Widerstand (10, 23) besteht, wobei der Widerstand (10) des Zeitgliedes des zweiten Feldeffekttransistors (7) zwischen dem Gate des zweiten Feldeffekttransistors (7) und dem Bezugspotential (2) geschaltet ist und der Widerstand (23) des zweiten Zeitgliedes des ersten Feldeffekttransistors (8) zwischen dem Gate des ersten Feldeffekttransistors (8) und dem Ausgangsanschluß (5) geschaltet ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Bezugspotential (2) das Massepotential ist.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Bezugspotential auf einem Spannungsversorgungspotential liegt.