JPH0133047B2 - - Google Patents
Info
- Publication number
- JPH0133047B2 JPH0133047B2 JP56023700A JP2370081A JPH0133047B2 JP H0133047 B2 JPH0133047 B2 JP H0133047B2 JP 56023700 A JP56023700 A JP 56023700A JP 2370081 A JP2370081 A JP 2370081A JP H0133047 B2 JPH0133047 B2 JP H0133047B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- field effect
- current
- electrodes
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 23
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は第１導電形式を有する第１および第２
電界効果トランジスタを含み、該トランジスタの
ゲート電極により増幅段の入力を形成せしめ、該
トランジスタのソース電極の双方を制御可能電流
源に接続して該第１および第２電界効果トランジ
スタの相互コンダクタンスを制御するようにする
とともに、該第１および第２トランジスタのドレ
イン回路内に負荷電流源として第３および第４電
界効果トランジスタを配置し、該第１および第２
電界効果トランジスタのドレイン電極から出力信
号を導出するよう形成した電界効果トランジスタ
を具備する可変利得増幅器に関するものである。
電界効果トランジスタを含み、該トランジスタの
ゲート電極により増幅段の入力を形成せしめ、該
トランジスタのソース電極の双方を制御可能電流
源に接続して該第１および第２電界効果トランジ
スタの相互コンダクタンスを制御するようにする
とともに、該第１および第２トランジスタのドレ
イン回路内に負荷電流源として第３および第４電
界効果トランジスタを配置し、該第１および第２
電界効果トランジスタのドレイン電極から出力信
号を導出するよう形成した電界効果トランジスタ
を具備する可変利得増幅器に関するものである。
（従来の技術）
第１および第２トランジスタの相互コンダクタ
ンスを制御するため、差動対のテール電流の制御
によりその利得係数を可変とするよう形成した増
幅段については公知である。この種増幅段に電界
効果トランジスタを使用し、かつ、電界効果トラ
ンジスタを使用する固定利得増幅器では通例とな
つているように（米国特許明細書第3961279号お
よび第3947778号参照のこと）、第１および第２増
幅器のドレイン回路内に負荷電流源として第３お
よび第４トランジスタを配置した場合は、その利
得係数が第１および第２トランジスタの相互コン
ダクタンスにより決まるような可変利得増幅段が
得られる。この場合、前記増幅段はテール電流の
函数として変化する利得を与え、また、その変化
は第１よび第２トランジスタの特性により決まる
ので、必ずしも常に実用目的に適応するものとは
いえず、ある利用分野では、利得係数がテール電
流の指数函数を呈すること、換言すれば、利得係
数の対数とテール電流との間に直線関係が成立す
ることを必要とする。
ンスを制御するため、差動対のテール電流の制御
によりその利得係数を可変とするよう形成した増
幅段については公知である。この種増幅段に電界
効果トランジスタを使用し、かつ、電界効果トラ
ンジスタを使用する固定利得増幅器では通例とな
つているように（米国特許明細書第3961279号お
よび第3947778号参照のこと）、第１および第２増
幅器のドレイン回路内に負荷電流源として第３お
よび第４トランジスタを配置した場合は、その利
得係数が第１および第２トランジスタの相互コン
ダクタンスにより決まるような可変利得増幅段が
得られる。この場合、前記増幅段はテール電流の
函数として変化する利得を与え、また、その変化
は第１よび第２トランジスタの特性により決まる
ので、必ずしも常に実用目的に適応するものとは
いえず、ある利用分野では、利得係数がテール電
流の指数函数を呈すること、換言すれば、利得係
数の対数とテール電流との間に直線関係が成立す
ることを必要とする。
（発明が解決しようとする課題と手段）
本発明の目的はこの種増幅回路を提供しようと
するもので、これがため本発明回路においては、
第３および第４トランジスタを三極管領域で作動
させるようにし、かつ第１および第２トランジス
タを飽和領域にバイアスしたことを特徴とする。
するもので、これがため本発明回路においては、
第３および第４トランジスタを三極管領域で作動
させるようにし、かつ第１および第２トランジス
タを飽和領域にバイアスしたことを特徴とする。
本発明では、第１および第２トランジスタを飽
和領域にバイアスし、かつ第３および第４トラン
ジスタを三極管領域で作動させることにより、第
３および第４トランジスタの差動抵抗がテール電
流の函数となり、その値がテール電流とともに変
わるという事実の認識にもとづきなされたもので
ある。
和領域にバイアスし、かつ第３および第４トラン
ジスタを三極管領域で作動させることにより、第
３および第４トランジスタの差動抵抗がテール電
流の函数となり、その値がテール電流とともに変
わるという事実の認識にもとづきなされたもので
ある。
このように変化する差動抵抗は、利得率の対数
とテール電流の非直線関係を補償する。利得率は
第１および第２トランジスタの相互コンダクタン
スと、第３および第４トランジスタの差動抵抗と
によつて定まる。この相互コンダクタンスと差動
抵抗との両者がテール電流によつて変化すると、
テール電流のかなりの広い範囲にわたつて、利得
率とテール電流との対数関係が持続される。
とテール電流の非直線関係を補償する。利得率は
第１および第２トランジスタの相互コンダクタン
スと、第３および第４トランジスタの差動抵抗と
によつて定まる。この相互コンダクタンスと差動
抵抗との両者がテール電流によつて変化すると、
テール電流のかなりの広い範囲にわたつて、利得
率とテール電流との対数関係が持続される。
このことに関連して、固定利得増幅段における
抵抗の代わりに、電界効果トランジスタをその三
極管領域で作動させることについても既知であ
る。ただし、この場合は、作動点が固定されてい
る。本発明は、抵抗として作動するこの種電界効
果トランジスタをテール電流制御増幅器に使用す
る場合、その作動点はテール電流とともに変化
し、所望の結果が得られるという認識にもとづく
ものである。
抵抗の代わりに、電界効果トランジスタをその三
極管領域で作動させることについても既知であ
る。ただし、この場合は、作動点が固定されてい
る。本発明は、抵抗として作動するこの種電界効
果トランジスタをテール電流制御増幅器に使用す
る場合、その作動点はテール電流とともに変化
し、所望の結果が得られるという認識にもとづく
ものである。
本発明増幅器の第一実施例によるときは、第３
および第４トランジスタを第１導電形式とは反対
の第２導電形式とし、前記第３および第４トラン
ジスタのドレイン電極をそれぞれ第１および第２
トランジスタのドレイン電極に接続したこと、前
記第３および第４トランジスタの双方のゲート電
極を基準電圧点に接続し、該第３および第４トラ
ンジスタに三極管領域で作動するバイアスを与え
るようにしたことを特徴とする。
および第４トランジスタを第１導電形式とは反対
の第２導電形式とし、前記第３および第４トラン
ジスタのドレイン電極をそれぞれ第１および第２
トランジスタのドレイン電極に接続したこと、前
記第３および第４トランジスタの双方のゲート電
極を基準電圧点に接続し、該第３および第４トラ
ンジスタに三極管領域で作動するバイアスを与え
るようにしたことを特徴とする。
この実施例の場合には、異なる導電形式を有す
るトランジスタを使用しているが、同一導電形式
のトランジスタを使用した本発明増幅器の他の実
施例の場合は、該第３および第４トランジスタを
第１導電形式により形成し、これらトランジスタ
のソース電極をそれぞれ第１および第２トランジ
スタのドレイン電極に接続したこと、該増幅器は
さらに第１おび第２電流源ならびに第５および第
６電界効果トランジスタを含み、該第５および第
６トランジスタのソース電極をそれぞれ該第３お
よび第４トランジスタのソース電極に接続し、該
第５および第６トランジスタのゲート電極をそれ
ぞれのトランジスタのドレイン電極に接続するほ
か、第３および第４トランジスタのゲート電極に
も接続し、該第５および第６トランジスタのドレ
イン回路内にそれぞれ該第１および第２電流源を
配置し、該第３および第４トランジスタを三極管
領域で作動させるような電流で該第１および第２
電流源を作動させるようにしたことを特徴とす
る。
るトランジスタを使用しているが、同一導電形式
のトランジスタを使用した本発明増幅器の他の実
施例の場合は、該第３および第４トランジスタを
第１導電形式により形成し、これらトランジスタ
のソース電極をそれぞれ第１および第２トランジ
スタのドレイン電極に接続したこと、該増幅器は
さらに第１おび第２電流源ならびに第５および第
６電界効果トランジスタを含み、該第５および第
６トランジスタのソース電極をそれぞれ該第３お
よび第４トランジスタのソース電極に接続し、該
第５および第６トランジスタのゲート電極をそれ
ぞれのトランジスタのドレイン電極に接続するほ
か、第３および第４トランジスタのゲート電極に
も接続し、該第５および第６トランジスタのドレ
イン回路内にそれぞれ該第１および第２電流源を
配置し、該第３および第４トランジスタを三極管
領域で作動させるような電流で該第１および第２
電流源を作動させるようにしたことを特徴とす
る。
（実施例）
以下図面により本発明を詳細に説明する。
第１図はｎ−チヤネル電界効果トランジスタの
特性を示すもので、図中IDは利得電流、VDSはド
レイン・ソース電圧、VGSはゲート・ソース電
圧、またVTはトランジスタの限界電圧を示す。
また、図の破線で示す曲線は、VGS−VT＝VDSを
満足するすべての点を結んだもので、ゲート電極
とドレイン電極を相互に接続した電界効果トラン
ジスタの特性に等しい。
特性を示すもので、図中IDは利得電流、VDSはド
レイン・ソース電圧、VGSはゲート・ソース電
圧、またVTはトランジスタの限界電圧を示す。
また、図の破線で示す曲線は、VGS−VT＝VDSを
満足するすべての点を結んだもので、ゲート電極
とドレイン電極を相互に接続した電界効果トラン
ジスタの特性に等しい。
図において、VGS＜VDS＋VTの領域、すなわち、
第１図の破線による曲線の右側の領域は飽和領域
と呼ばれ、この領域では、ドレイン電流IDはドレ
イン・ソース電圧にほとんど無関係で、電界効果
トランジスタは電流源として機能する。また、破
線で示す曲線の左側の領域（VGS＞VDS＋VT）は
三極管領域と呼ばれ、この領域では、ドレイン・
ソース電圧VDSはドレイン電流IDに高度に依存す
る。Ｐチヤネルトランジスタに対しては反対極性
で同じ特性があてはまる。
第１図の破線による曲線の右側の領域は飽和領域
と呼ばれ、この領域では、ドレイン電流IDはドレ
イン・ソース電圧にほとんど無関係で、電界効果
トランジスタは電流源として機能する。また、破
線で示す曲線の左側の領域（VGS＞VDS＋VT）は
三極管領域と呼ばれ、この領域では、ドレイン・
ソース電圧VDSはドレイン電流IDに高度に依存す
る。Ｐチヤネルトランジスタに対しては反対極性
で同じ特性があてはまる。
第２図は本発明による可変利得増幅器の回路図
を示す。図示増幅器は第１(1)および第２(2)のｎ−
チヤネル電界効果トランジスタを含み、前記トラ
ンジスタの各ゲート電極を増幅器の差動入力３−
４に接続する。また、前記第１および第２トラン
ジスタのソース電極の双方を、ｎ−チヤネルトラ
ンジスタ６とともに電流ミラー配置状に接続した
ｎ−チヤネルトランジスタ５のドレイン電極に接
続し、前記トランジスタ６のドレイン電極を制御
電流入力に接続し、前記制御電流入力に制御電流
ICを供給する。
を示す。図示増幅器は第１(1)および第２(2)のｎ−
チヤネル電界効果トランジスタを含み、前記トラ
ンジスタの各ゲート電極を増幅器の差動入力３−
４に接続する。また、前記第１および第２トラン
ジスタのソース電極の双方を、ｎ−チヤネルトラ
ンジスタ６とともに電流ミラー配置状に接続した
ｎ−チヤネルトランジスタ５のドレイン電極に接
続し、前記トランジスタ６のドレイン電極を制御
電流入力に接続し、前記制御電流入力に制御電流
ICを供給する。
かくすれば、入力３−４のD.Cレベルが充分高
く、トランジスタ５が飽和領域で作動する場合に
は、対のトランジスタ１および２のテール電流は
ICに等しいか、あるいは電流ミラー配置５，６の
利得係数が１に等しくないときはICに比例する。
また、入力の信号電圧VS電流ICにより決まる相互
コンダクタンスにより２つのトランジスタ１およ
び２のドレイン回路間に電流ICを分配する。
く、トランジスタ５が飽和領域で作動する場合に
は、対のトランジスタ１および２のテール電流は
ICに等しいか、あるいは電流ミラー配置５，６の
利得係数が１に等しくないときはICに比例する。
また、入力の信号電圧VS電流ICにより決まる相互
コンダクタンスにより２つのトランジスタ１およ
び２のドレイン回路間に電流ICを分配する。
トランジスタ１および２のドレイン回路には、
それぞれ負荷としてｐ−チヤネルトランジスタ７
および８を配置し、前記トランジスタ７，８のド
レイン電極をそれぞれトランジスタ１および２の
ドレイン電極に接続するほか、差動出力９−１０
にも接続する。また、前記トランジスタ７，８の
ソース電極を正電源端子１２に接続し、そのゲー
ト電極をバイアス電圧源１１に接続する。電圧源
１１はトランジスタ７および８のゲート電極とソ
ース電極間に電圧VOを与える。この電圧VGS＝VO
を第１図の特性曲線図に示す。
それぞれ負荷としてｐ−チヤネルトランジスタ７
および８を配置し、前記トランジスタ７，８のド
レイン電極をそれぞれトランジスタ１および２の
ドレイン電極に接続するほか、差動出力９−１０
にも接続する。また、前記トランジスタ７，８の
ソース電極を正電源端子１２に接続し、そのゲー
ト電極をバイアス電圧源１１に接続する。電圧源
１１はトランジスタ７および８のゲート電極とソ
ース電極間に電圧VOを与える。この電圧VGS＝VO
を第１図の特性曲線図に示す。
入力電圧がない場合（VS＝０の場合）には、
トランジスタ７および８には1/2ICに等しい電流
が流れる。したがつて、この制御電流の特定値IC
＝IC1では、トランジスタ７および８は第１図示
特性曲線の点Ａで作動することになる。この点
は、電圧VOが充分高い値を有する場合、三極管
領域内に位置する。したがつて、この場合、トラ
ンジスタ７および８は、Ａの位置における曲線
VGS＝VOの傾斜に等しい信号電流に対してなんら
かの抵抗を与える。また、これより大きい制御電
流IC＝IC2の場合、トランジスタ７および８は点Ｂ
で作動し、信号電流に対してさらに高い抵抗を与
える。このように、トランジスタ７および８は制
御電流の函数として第２図示増幅段の利得係数に
影響を及ぼすことになる。第１図示特性曲線の場
合、この制御は制御電流IC＝ICnax（作動点Ｃ）の
値まで使用することができる。点Ｃにおいては、
トランジスタ７および８は三極管領域と飽和領域
の境界で作動する。したがつて、この場合には、
電源端子１２と入力３−４間の電圧が充分高く、
トランジスタ１および２が飽和領域で作動するこ
とが要求される。
トランジスタ７および８には1/2ICに等しい電流
が流れる。したがつて、この制御電流の特定値IC
＝IC1では、トランジスタ７および８は第１図示
特性曲線の点Ａで作動することになる。この点
は、電圧VOが充分高い値を有する場合、三極管
領域内に位置する。したがつて、この場合、トラ
ンジスタ７および８は、Ａの位置における曲線
VGS＝VOの傾斜に等しい信号電流に対してなんら
かの抵抗を与える。また、これより大きい制御電
流IC＝IC2の場合、トランジスタ７および８は点Ｂ
で作動し、信号電流に対してさらに高い抵抗を与
える。このように、トランジスタ７および８は制
御電流の函数として第２図示増幅段の利得係数に
影響を及ぼすことになる。第１図示特性曲線の場
合、この制御は制御電流IC＝ICnax（作動点Ｃ）の
値まで使用することができる。点Ｃにおいては、
トランジスタ７および８は三極管領域と飽和領域
の境界で作動する。したがつて、この場合には、
電源端子１２と入力３−４間の電圧が充分高く、
トランジスタ１および２が飽和領域で作動するこ
とが要求される。
この要求が充たされた場合、すなわち、トラン
ジスタ１，２および５が飽和状態で、トランジス
タ７および８が非飽和状態の場合には、制御電流
ICの函数としての利得係数Ａ（デジベル表示）は
第３図に示すように変化する。従つて、IO＜IC＜
I3の領域では、この特性はほぼ直線状であり、所
望の結果を与える。
ジスタ１，２および５が飽和状態で、トランジス
タ７および８が非飽和状態の場合には、制御電流
ICの函数としての利得係数Ａ（デジベル表示）は
第３図に示すように変化する。従つて、IO＜IC＜
I3の領域では、この特性はほぼ直線状であり、所
望の結果を与える。
第２図示回路では、ｐ−チヤネルトランジスタ
およびｎ−チヤネルトランジスタを使用している
が、負荷トランジスタ７および８用としてトラン
ジスタ１および２と同一導電形式の電界効果トラ
ンジスタを使用することもできる。
およびｎ−チヤネルトランジスタを使用している
が、負荷トランジスタ７および８用としてトラン
ジスタ１および２と同一導電形式の電界効果トラ
ンジスタを使用することもできる。
第４図はｎ−チヤネルトランジスタ１および２
を使用したこの種変形例を示すものである。図示
回路においては、トランジスタ７′および８′のソ
ース電極をトランジスタ１および２のドレイン電
極に接続し、そのドレイン電極を正電源端子１２
に接続するようにしている。また、トランジスタ
７′のソース電極およびゲート電極をそれぞれｎ
−チヤネルトランジスタ１３のソース電極および
ゲート電極に接続し、トランジスタ８′のソース
電極およびゲート電極をそれぞれｎ−チヤネルト
ランジスタ１４のソース電極およびゲート電極に
接続する。また、トランジスタ１３および１４の
ドレイン回路には、それぞれ電流源１５および１
６を配置する。
を使用したこの種変形例を示すものである。図示
回路においては、トランジスタ７′および８′のソ
ース電極をトランジスタ１および２のドレイン電
極に接続し、そのドレイン電極を正電源端子１２
に接続するようにしている。また、トランジスタ
７′のソース電極およびゲート電極をそれぞれｎ
−チヤネルトランジスタ１３のソース電極および
ゲート電極に接続し、トランジスタ８′のソース
電極およびゲート電極をそれぞれｎ−チヤネルト
ランジスタ１４のソース電極およびゲート電極に
接続する。また、トランジスタ１３および１４の
ドレイン回路には、それぞれ電流源１５および１
６を配置する。
また、トランジスタ１３およびトランジスタ１
４は各々そのゲート電極とドレイン電極を相互接
続するようにしているため、第５図に示す特性
VDS＝VGS−VTを満足する。ここで、第５図は第
１図に対応するものである。
４は各々そのゲート電極とドレイン電極を相互接
続するようにしているため、第５図に示す特性
VDS＝VGS−VTを満足する。ここで、第５図は第
１図に対応するものである。
いま、電流源１５および１６が電流Ibを有する
場合は、トランジスタ１３および１４は第５図に
示す点Ｄで作動するので、トランジスタ７′およ
び８′は第５図にVGS1で示すような点Ｄを通るID
−VDS特性曲線にしたがつて作動する。ここで、
VGSIは電流源１５および１６によりトランジスタ
１３および１４の両端に生ずる電圧である。
場合は、トランジスタ１３および１４は第５図に
示す点Ｄで作動するので、トランジスタ７′およ
び８′は第５図にVGS1で示すような点Ｄを通るID
−VDS特性曲線にしたがつて作動する。ここで、
VGSIは電流源１５および１６によりトランジスタ
１３および１４の両端に生ずる電圧である。
入力信号がない場合には、トランジスタ１およ
び２のドレイン回路には1/2ICに等しい電流が流
れ、したがつて、トランジスタ７′および８′には
１／２IC−Ibに等しい電流が流れる。この結果、ト
ランジスタ７′および８′は０＜1/2IC＜Ib、すな
わち2Ib＜IC＜4Ibに対して三極管領域内に位置す
る点Ｅで作動する。このような制限内では第４図
示回路の作動は第２図示回路の作動と同様である
が、この場合は単一導電形式のトランジスタを使
用しており、この点でトランジスタ７′および
８′は三極管領域で作動させる必要が生じる。ま
た、その結果として、電流源１５および１６を大
きい負電圧により作動させる必要性も起こり得
る。このことが実用上問題となる場合には、例え
ば、電流源１５および１６に対してより高い電流
電圧を選定するか、トランジスタ７′および８′の
ドレイン電極と正電源端子１２との間に、トラン
ジスタ７′および８′と直列に電圧偏移素子を付加
することができる。
び２のドレイン回路には1/2ICに等しい電流が流
れ、したがつて、トランジスタ７′および８′には
１／２IC−Ibに等しい電流が流れる。この結果、ト
ランジスタ７′および８′は０＜1/2IC＜Ib、すな
わち2Ib＜IC＜4Ibに対して三極管領域内に位置す
る点Ｅで作動する。このような制限内では第４図
示回路の作動は第２図示回路の作動と同様である
が、この場合は単一導電形式のトランジスタを使
用しており、この点でトランジスタ７′および
８′は三極管領域で作動させる必要が生じる。ま
た、その結果として、電流源１５および１６を大
きい負電圧により作動させる必要性も起こり得
る。このことが実用上問題となる場合には、例え
ば、電流源１５および１６に対してより高い電流
電圧を選定するか、トランジスタ７′および８′の
ドレイン電極と正電源端子１２との間に、トラン
ジスタ７′および８′と直列に電圧偏移素子を付加
することができる。
以上の説明では、各トランジスタ対１−２，５
−６，７−８，７′−８′，７′−１３および８′−
１４の形状寸法は等しく、従つて、各トランジス
タ対は同一特性を有するものとしているが形状寸
法が異なるトランジスタ対を使用する場合も、こ
れと同じ結果を与えることができ、例えば、トラ
ンジスタ１３，７′および１４，８′のチヤネルに
長さと幅の比が異なるものを選定することも可能
である。
−６，７−８，７′−８′，７′−１３および８′−
１４の形状寸法は等しく、従つて、各トランジス
タ対は同一特性を有するものとしているが形状寸
法が異なるトランジスタ対を使用する場合も、こ
れと同じ結果を与えることができ、例えば、トラ
ンジスタ１３，７′および１４，８′のチヤネルに
長さと幅の比が異なるものを選定することも可能
である。
第１図は第２図示回路の作動を説明するための
電界効果トランジスタの特性図、第２図は本発明
増幅器の第１実施例を示す回路図、第３図は本発
明増幅器の利得係数を制御電流の函数として表示
した特性図、第４図は本発明増幅器の第２実施例
を示す回路図、第５図は第４図示回路の作動説明
用特性図である。 １，２，５，６，７，７′，８，８′，１３，１
４……電界効果トランジスタ、３，４……入力、
９，１０……出力、１１……バイアス電圧源、１
２……正電圧源、５′，１５，１６……電流源。
電界効果トランジスタの特性図、第２図は本発明
増幅器の第１実施例を示す回路図、第３図は本発
明増幅器の利得係数を制御電流の函数として表示
した特性図、第４図は本発明増幅器の第２実施例
を示す回路図、第５図は第４図示回路の作動説明
用特性図である。 １，２，５，６，７，７′，８，８′，１３，１
４……電界効果トランジスタ、３，４……入力、
９，１０……出力、１１……バイアス電圧源、１
２……正電圧源、５′，１５，１６……電流源。
Claims (1)
- 【特許請求の範囲】 １ 第１導電形式を有する第１および第２電界効
果トランジスタを含み、該トランジスタのゲート
電極により増幅段の入力を形成せしめ、該トラン
ジスタのソース電極の双方を制御可能電流源に接
続して該第１および第２電界効果トランジスタの
相互コンダクタンスを制御するようにするととも
に、該第１および第２トランジスタのドレイン回
路内に負荷電流源として第３および第４電界効果
トランジスタを配置し、該第１および第２電界効
果トランジスタのドレイン電極から出力信号を導
出するよう形成した電界効果トランジスタを具備
する可変利得増幅器において、 該第３および第４トランジスタを三極管領域で
作動させるようにし、 かつ第１および第２トランジスタを飽和領域に
バイアスしたことを特徴とする電界効果トランジ
スタを具備する可変利得増幅器。 ２ 該第３および第４トランジスタを第１導電形
式と反対の第２導電形式とし、該第３および第４
トランジスタのドレイン電極をそれぞれ該第１お
よび第２トランジスタのドレイン電極に接続した
こと、該第３および第４トランジスタのゲート電
極の双方を基準電圧点に接続し、該第３および第
４トランジスタに三極管領域で作動するバイアス
を与えるようにしたことを特徴とする特許請求の
範囲第１項記載の増幅器。 ３ 該第３および第４トランジスタを第１導電形
式により形成し、これら第３および第４トランジ
スタのソース電極をそれぞれ該第１および第２ト
ランジスタのドレイン電極に接続したこと、該増
幅器はさらに第１および第２電流源ならびに第５
および第６電界効果トランジスタを含み、該第５
および第６トランジスタのソース電極をそれぞれ
該第３および第４トランジスタのソース電極に接
続し、該第５および第６トランジスタのゲート電
極をそれぞれのトランジスタのドレイン電極に接
続するほか、該第３および第４トランジスタのゲ
ート電極にも接続し、該第５および第６トランジ
スタのドレイン回路内にそれぞれ該第１および第
２電流源を配置し、該第３および第４トランジス
タを三極管領域で作動させるような電流で該第１
および第２電流源を作動させるようにしたことを
特徴とする特許請求の範囲第１項記載の増幅器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8001117A NL8001117A (nl) | 1980-02-25 | 1980-02-25 | Versterkertrap met regelbare versterkingsfaktor uitgevoerd met veldeffekttransistoren. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56132008A JPS56132008A (en) | 1981-10-16 |
| JPH0133047B2 true JPH0133047B2 (ja) | 1989-07-11 |
Family
ID=19834881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2370081A Granted JPS56132008A (en) | 1980-02-25 | 1981-02-21 | Variable gain amplifier |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4415864A (ja) |
| JP (1) | JPS56132008A (ja) |
| CA (1) | CA1157921A (ja) |
| DE (1) | DE3106575A1 (ja) |
| FR (1) | FR2476938A1 (ja) |
| GB (1) | GB2070359B (ja) |
| HK (1) | HK75484A (ja) |
| NL (1) | NL8001117A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630423B2 (ja) * | 1985-03-14 | 1994-04-20 | ソニー株式会社 | ゲインコントロ−ルアンプ |
| US4686487A (en) * | 1986-07-28 | 1987-08-11 | Commodore Business Machines, Inc. | Current mirror amplifier |
| US4881044A (en) * | 1987-01-16 | 1989-11-14 | Hitachi, Ltd. | Amplifying circuit |
| DE3814041A1 (de) * | 1988-04-26 | 1989-11-09 | Standard Elektrik Lorenz Ag | Steuerbarer wechselspannungsverstaerker |
| US4918338A (en) * | 1988-10-04 | 1990-04-17 | North American Philips Corporation | Drain-biassed transresistance device for continuous time filters |
| US5006815A (en) * | 1988-10-26 | 1991-04-09 | U.S. Philips Corporation | Linear-gain amplifier arrangement |
| US5004938A (en) * | 1989-03-03 | 1991-04-02 | Acer Incorporated | MOS analog NOR amplifier and current source therefor |
| US6069866A (en) * | 1997-10-23 | 2000-05-30 | Cirrus Logic, Inc. | System and method for coarse gain control of wide band amplifiers |
| US6100761A (en) * | 1998-10-07 | 2000-08-08 | Microtune, Inc. | Highly linear variable-gain low noise amplifier |
| US6771124B1 (en) | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
| GB0209830D0 (en) * | 2002-04-30 | 2002-06-05 | Zarlink Semiconductor Ltd | Circuit stage for radio frequency tuner and radio frequency tuner |
| US7286015B2 (en) * | 2004-12-17 | 2007-10-23 | Theta Microelectronics, Inc. | Linear-in-dB variable gain amplifiers with an adaptive bias current |
| US7593701B2 (en) * | 2006-04-24 | 2009-09-22 | Icera Canada ULC | Low noise CMOS transmitter circuit with high range of gain |
| KR100714555B1 (ko) * | 2006-07-10 | 2007-05-07 | 삼성전기주식회사 | 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변이득 증폭기 |
| US8665027B2 (en) * | 2012-01-10 | 2014-03-04 | Mstar Semiconductor, Inc. | Amplifier for wireless receiver and associated method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111346A (ja) * | 1974-07-18 | 1976-01-29 | Matsushita Electric Ind Co Ltd | Zofukuki |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947778A (en) * | 1974-09-11 | 1976-03-30 | Motorola, Inc. | Differential amplifier |
| US3961279A (en) * | 1975-01-29 | 1976-06-01 | National Semiconductor Corporation | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors |
-
1980
- 1980-02-25 NL NL8001117A patent/NL8001117A/nl not_active Application Discontinuation
-
1981
- 1981-01-26 US US06/228,528 patent/US4415864A/en not_active Expired - Fee Related
- 1981-02-19 CA CA000371288A patent/CA1157921A/en not_active Expired
- 1981-02-20 FR FR8103423A patent/FR2476938A1/fr active Granted
- 1981-02-20 GB GB8105457A patent/GB2070359B/en not_active Expired
- 1981-02-21 DE DE19813106575 patent/DE3106575A1/de active Granted
- 1981-02-21 JP JP2370081A patent/JPS56132008A/ja active Granted
-
1984
- 1984-10-04 HK HK754/84A patent/HK75484A/xx unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111346A (ja) * | 1974-07-18 | 1976-01-29 | Matsushita Electric Ind Co Ltd | Zofukuki |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8001117A (nl) | 1981-09-16 |
| GB2070359B (en) | 1984-02-22 |
| JPS56132008A (en) | 1981-10-16 |
| CA1157921A (en) | 1983-11-29 |
| US4415864A (en) | 1983-11-15 |
| DE3106575A1 (de) | 1982-02-04 |
| HK75484A (en) | 1984-10-12 |
| DE3106575C2 (ja) | 1989-01-05 |
| FR2476938B1 (ja) | 1984-01-13 |
| FR2476938A1 (fr) | 1981-08-28 |
| GB2070359A (en) | 1981-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399374A (en) | Current stabilizer comprising enhancement field-effect transistors | |
| US4047059A (en) | Comparator circuit | |
| JPH0133047B2 (ja) | ||
| US4247824A (en) | Linear amplifier | |
| US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| GB2139839A (en) | Improvements in or relating to current amplifying apparatus | |
| GB1591918A (en) | Current mirror amplifier circuit | |
| KR100313985B1 (ko) | 교차결합트랜지스터를가진차동증폭기를구성하는주파수보상회로 | |
| US4010425A (en) | Current mirror amplifier | |
| US4055812A (en) | Current subtractor | |
| JPH0951238A (ja) | マイクロ波増幅器回路 | |
| US4336502A (en) | Amplifier with input stage differential amplifying circuit | |
| US3395358A (en) | Differential amplifier apparatus | |
| US4068184A (en) | Current mirror amplifier | |
| US2813934A (en) | Transistor amplifier | |
| JPH0583003B2 (ja) | ||
| JPS631766B2 (ja) | ||
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US4420726A (en) | Voltage-followers with low offset voltages | |
| US5410271A (en) | Non-linear feedback network providing a linear transfer function | |
| JPS622722B2 (ja) | ||
| EP3713082A1 (en) | Amplification circuit | |
| JP2560134B2 (ja) | 利得調整可能な差動増幅器 | |
| JPH10107562A (ja) | 可変利得増幅器 |