KR100313985B1 - 교차결합트랜지스터를가진차동증폭기를구성하는주파수보상회로 - Google Patents

교차결합트랜지스터를가진차동증폭기를구성하는주파수보상회로 Download PDF

Info

Publication number
KR100313985B1
KR100313985B1 KR1019940025616A KR19940025616A KR100313985B1 KR 100313985 B1 KR100313985 B1 KR 100313985B1 KR 1019940025616 A KR1019940025616 A KR 1019940025616A KR 19940025616 A KR19940025616 A KR 19940025616A KR 100313985 B1 KR100313985 B1 KR 100313985B1
Authority
KR
South Korea
Prior art keywords
transistor
differential amplifier
main electrode
node
electrode
Prior art date
Application number
KR1019940025616A
Other languages
English (en)
Other versions
KR950013018A (ko
Inventor
헨드릭얀포타스트
요하네스오토푸만
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR950013018A publication Critical patent/KR950013018A/ko
Application granted granted Critical
Publication of KR100313985B1 publication Critical patent/KR100313985B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45548—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors as shunts to earth or as short circuit between inputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 차동 증폭기는 다알링톤 차동 트랜지스터 쌍 (T1/T3, T2/T4) 및 상기 다알링톤 차동 트랜지스터 쌍(T1/T3, T2/T4)의 상호 콘덕턴스를 증가시키기 위한 교차 결합 트랜지스터 쌍(T5,T6)을 포함하며, 교차 결합 차동 트랜지스터 쌍이 설치되므로써 차동 증폭기의 부의 입력 임피던스가 고주파에서 보상되며, 차동 증폭기의 이득은 교차 결합 차동 트랜지스터 쌍(T5,T6)의 제어 전극들 사이의 캐패시터(30) 및 상기 제어 전극과 직렬로 결합된 저항 (26, 28)을 가지는 보상 회로에 의해 감소된다.

Description

교차 결합 트랜지스터를 가진 차동 증폭기를 구성하는 주파수 보상 회로
제 1 도는 교차 결합(cross-coupled) 트랜지스터를 가진 종래의 차동 증폭기를 도시한 도면.
제 2 도는 제 1 도에 도시한 차동 증폭기를 구성하는 종래의 보상 기술을 도시 한 도면.
제 3 도는 교차 결합 트랜지스터의 보상에 의한 본 발명의 차동 증폭기를 도시 한 도면 .
제 4 도는 본 발명에 따른 차동 증폭기의 제 1 실시예를 도시한 도면.
제 5 도는 본 발명에 따른 차동 증폭기의 제 2 실시예를 도시한 도면.
제 6 도는 본 발명에 따른 차동 증폭기의 제 3 실시예를 도시한 도면.
제 7 도는 본 발명에 따른 차동 증폭기의 제 4 실시예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
2 : 제 1 입력단자 4 : 제 2 입력단자
8 : 제 1 노드 14 : 제 1 출력단자
18 : 제 2 출력단자 22 : 제 2 노드
26: 제 1 저항 28 : 제 2 저항
30 : 캐패시터
본 발명은 입력 신호를 출력 신호로 증폭하는 차동 증폭기에 관한 것으로, 입력신호를 수신하는 제 1 입력단자 및 제 2 입력단자; 출력 신호를 공급 하는 제 1 출력단자 및 제 2 출력단자; 제 1 주 전극, 제 2 주 전극 및 상기 제 1입력단자(2)에 접속된 제 1 트랜지스터(T1)의 제어전극을 가지는 제 1 트랜지스터 (Tl); 제 1 주 전극, 제 2 주 전극 및 상기 제 2 입력단자(4)에 접속된 제 2 트랜지스터(T2)의 제어전극을 가지는 제 2 트랜지스터(T2); 바이어스 전류를 수신하기 위해 제 1 노드(8)에 접속된 제 3 트랜지스터(T3)의 제 1 주 전극, 상기 제 1 출력단자(14)에 결합된 제 3 트랜지스터(T3)의 제 2 주 전극 및 상기 제 1 트랜지스터(T1)의 제 1 주 전극에 접속된 제 3 트랜지스터(T3)의 제어전극을 가지는 제 3 트랜지스터(T3); 바이어스 전류를 수신하기 위해 제 1 노드(8)에 접속된 제 4 트랜지스터(T4)의 제 1 주 전극, 상기 제 2 출력단자(18)에 결합된 제 4 트랜지스터(T4)의 제 2 주 전극 및 상기 제 2 트랜지스터(T2)의 제 1 주 전극에 접속된 제 4 트랜지스터(T4)의 제어전극을 가지는 제 4트랜지스터(T4); 바이어스 전류를 수신하기 위해 제 2 노드(22)에 접속된 제 5 트랜지스터(T5)의 제 1 주 전극, 제 2 트랜지스터(T2)의 제 1 주 전극에 접속된 제 5 트랜지스터(T5)의 제 2 주 전극 및 제 1 트랜지스터(T1)의 제 1 주 전극에 접속되는 제 5 트랜지스터(T5)의 제어 전극을 가지는 제 5 트랜지스터(T5); 바이어스 전류를 수신하기 위해 제 2 노드(22)에 접속된 제 6 트랜지스터(T6)의 제 1 주 전극, 제 1 트랜지스터(T1)의 제 1 주 전극에 접속되는 제 6 트랜지스터(T6)의 제 2 주 전극 및 제 2 트랜지스터(T2)의 제 1 주 전극에 접속된 제 6 트랜지스터(T6)의 제어 전극을 가지는 제 6 트랜지스터(T6)를 포함한다.
이러한 차동 증폭기는 1988. 6. 1.자 공개된 네델란드 특허출원 제 8602892호에 개시되어 있는데. 이러한 형태의 증폭기를 트랜스콘덕터(transconductor)라 하며, 비디오 필터, 이퀄라이저 등의 다양한 목적의 연속 시균형(continuous-time balanced) 적분기 필터에 사용된다. 따라서, 큰 GB곱 (large gain-bandwidth product)을 가지는 차동 증폭기가 필요시 된다. 양호하게는, 단일단 차동 증폭기(single-stage differential amplifiers)는 저 전류원으로 큰 이득폭을 얻기 위해 사용된다. 제 1 도는 상기 특허원에 따른 차동 증폭기를 도시하며, 이 증폭기는 교차 결합된 제 5 트랜지스터(T5)및 제 6 트랜지스터(T6)로 인해 고 이득 및 큰 대역폭을 가진다. 상기 트랜지스터 T5및 T6은 제 1 트랜지스터(T1) 및 제 2 트랜지스터(T2)의 변환 저항(conversion resistance)을 감소시키기 위해 정피드백(positive feedback)을 제공하고, 그 결과 큰 상호 콘덕턴스가 얻어진다. 그러나, 교차 결합 증폭기의 부작용(side-effect)으로 차동 증폭기의 입력 임피던스는 부(negative)가 된다. 저주파에서는 이러한 효과를 무시할 수 있지만, 고주파에서는 필터 회로가 차동 증폭기의 부가적 이상(additional phase shifts)의 결과로서 불안정하게 된다. 따라서 이러한 불안정성을 억제하기 위해 적합한 보상이 필요하게 되었다.
종래의 보상 방법이 제 2 도에 도시되어 있는데, 차동 증폭기의 일부만을 도시하였다. 정 인피던스(positive impedance)를 가지는 RC 직렬 회로망이 고주파에서 차동 증폭기의 부 임피던스(negative impedance)를 중화하도록 입력단자들 사이에 배치된다. 그러나 이 방법은 효과적이기는 하지만, 고주파 이득을 감소시키므로, GB곱이 감소된다.
본 발명의 목적은 큰 GB곱을 얻기 위한 보상 방법을 제공하는것이다.
본 발명에 따라, 상술된 형태의 차동 증폭기는, 제 5 트랜지스터의 제어 전극과 제 1 트랜지스터의 제 1 주 전극 사이에 접속된 제 1 저항, 제 6 트랜지스터의 제어 전극과 제 2 트랜지스터의 제 1 주 전극 사이에 접속된 제 2 저항 및 제 5 트랜지스터의 제어 전극과 제 6 트랜지스터의 제어 전극 사이에 접속된 캐패시터를 부가로 포함한다.
본 발명에 따른 보상 회로는 제 1 저항, 제 2 저항 및 캐패시터를 포함하는데, 이들은 교차 결합 차동 증폭기의 구조내에 배치된다. 저주파에서, 상기 보상 회로는 캐패시터의 고 임피던스 때문에 차동 증폭기의 동작에 영향을 미치지 않는다. 캐패시터의 임피던스는 주파수가 증가함에 따라 감소한다.
상기 보상 회로는 교차 결합 트랜지스터의 효과를 더욱더 감소시켜, 결과적으로, 직열 결합된 2 개의 저항으로 상기 트랜지스터를 효율적으로 대체할 수 있다. 그리면, 교차 결합 차동 증폭기의 입력 임피던스는 정(positive)이 된다 본 발명에 따른 보상 방법은 교차 결합 트랜지스터의 동작에만 영향을 미친다.
출력 트랜지스터, 즉 제 3 트랜지스터 및 제 4 트랜지스터는 제 2 도에 도시된 공지 방법과는 달리, 고주파에서도 연속적으로 이득을 제공한다. 고주파에서 상기 보강 회로는 전체 차동 증폭기의 이득을 감소시킨다.
제 2 도에 도시된 종래의 보상 방법에 비해 본 발명의 보상 회로는 비교적 작은 칩 영역을 요하는 장점을 가진다. 차동 증폭기의 제 1 입력단자와 제 2 입력 단자로부터 교차 결합 제 5 및 제 6 트랜지스터의 제어 전극들까지의 이득으로 인해 비교적 작은 시정수를 얻을 수 있다.
이러한 본 발명의 특징 및 다른 특징들을 첨부 도면을 참조로 설명한다.
제 3 도는 본 발명에 따른 쌍극성 트렌지스터 및 교차 결합 트랜지스터를 가진 보상형 차동 증폭기의 제 1 실시예를 도시한다. 상기 차동 증폭기는 제 1 입력 단자(2)에 접속된 베이스 또는 제 1 트랜지스터의 제어전극을 가지는 제 1 트랜지스터(T1), 제 2 입력단자(4)에 결합된 베이스를 가지는 제 2 트랜지스터(T2)를 포함한다. 트랜지스터(T1)의 제 2 주 전극 또는 콜렉터 및 제 2 트랜지스터(T2)의 콜렉터는 정의 전원단자(6)에 접속된다. 차동 증폭기는 또한 제 1 트랜지스터(T1)의 제 1 주 전극 또는 에미터에 접속된 베이스를 가지는 제 3 트랜지스터(T3) 및 제 2 트랜지스터(T2)의 에미터에 접속된 베이스를 가지는 제 4 트랜지스터(T4)를 부가로 포함한다. 제 3 및 제 4 트랜지스터의 에미터는 제 1 노드(8)에 접속되는데, 상기 제 1 노드는 제 1 전류원(8)을 거쳐 부의 전원 단자에 결합된다. 제 1 전류원(10)은 제 1 노드(8)에 바이어스 전류(I1=2ml)를 공급한다. 제 3 트랜지스터(T3)의 콜렉터는 제 1 출력단자(14)에 접속되며, 이 단자는 제 3 전류원(16)을 통해 정의 전원단자(6)에 결합된다. 제 4 트랜지스터(T4)의 콜렉터는 제 2 출력단자(18)에 접속되며, 이 단자는 제 4 전류원(20)을 통해 정의 전원 단자(6)에 결합된다. 제 3 전류원(16)은 바이어스 전류(I3=mI)를 공급하며, 제 4 전류원(20)은 또한 바이어스 전류(I4=mI)를 공급한다. 차동 증폭기는 또한 제 2 트랜지스터(T2)의 에미터에 접속된 콜렉터를 가지는 제 5 트랜지스터 및 제 1 트랜지스터(T1)의 에미터에 접속된 콜레터를 가지는 제 6 트랜지스터를 포함한다. 제 5 트랜지스터 및 제 6 트랜지스터의 에미터는 제 2 노드(22)에 접속되며, 상기 노드는 제 2 전류원(24)을 통해 부의 전원 단자에 결합된다. 제 2 전류원(24)은 제 2 노드(22)에 바이어스 전류(I2=2I)를 공급한다. 제 5 트랜지스터의 베이스는 제 1 저항(26)을 거쳐 제 1 트랜지스터(T1)의 에이터에 접속된다. 제 6 트랜지스터(T6)의 베이스는 제 2 저항(28)을 거쳐 제 2 트랜지스터(T2)의 에미터에 접속되며 캐패시터(30)는 제 5 트랜지스터(T5)의 베이스와 제 6 트랜지스터(T6)의 베이스 사이에 접속된다.
차동 증폭기의 동작은 다음과 같다. 우선, 제 1 저항(26)과 제 2 저항(28)은 쇼트 회로로 되고 캐패시터(30)는 생략되는 것으로 가정한다. 평형 입력 전압 +Vin 및 -Vin 이 입력단자(2, 4)에 각각 인가될때, 전류(I-i)는 제 1 트랜지스터(T1)을 통해 흐르고, 전류(I+i)는 제 2 트랜지스터(T2)를 통해 흐르는데, i 는 입력 전압에 의해 발생된 신호 전류이다. 제 1 트랜지스터를 거쳐서 공급되는 전류(I-i)는 제 6 트랜지스터(T6)를 통해 흐르고, 제 2 트랜지스터를 거쳐서 공급되는 전류(I+i)는 또한 제 5 트랜지스터를 통해 흐른다. 신호 전류(i)의 크기는 제 1 트랜지스터(T1), 제 2 트랜지스터(T2), 제 5 트랜지스터(T5)및 제 6 트랜지스터(T6)의 베이스-에미터저항의 합으로 구해진다. 제 1 트랜지스터(T1)및 제 5 트랜지스터(T5)를 통하는 신호 전류와 제 6 트랜지스터(T6)와 제 2 트랜지스터를 통하는 신호 전류의 방향이 반대이므로. 제 1 트랜지스터(T1)의 에미터 저항 및 제 2 트랜지스터(T2)의 에미터 저항은 제 5 트랜지스터(T5)의 애미터 저항, 제 6 트랜지스터(T6)의 에미터 저항에 의해 각각 보상된다. 교차 결합 제 5 트랜지스터(T5)및 제 6 트랜지스터(T6)의 정궤환에 의해 제 1 트랜지스터(T1), 제 2 트랜지스터(T2), 제 5 트랜지스터(T5)및 제 6 트랜지스터(T6)를 포함하는 회로의 상호 콘덕턴스가 매우 커지게 된다. 제 3 트랜지스터(T3), 제 4 트랜지스터 제 5 트랜지스터(T5)및 제 6 트랜지스터(T6)가 트랜스리니어 루프 (translinear loop)를 형성한다. 동일한 에미터 영역의 경우에, 쌍극성 트랜지스터의 콜렉터 전류 및 베이스-에미터 전압 사이의 공지의 지수 관계로부터, 제 3 트랜지스터(T3)와 제 5 트랜지스터(T5)를 통해 흐르는 전류 및, 제 4 트랜지스터(T4)및 제 6 트랜지스터(T6)를 통해 흐르는 전류는 제 1 전류원(10)의 전류(I1)와 제 2 전류원(24)의 전류(I2)와 서로 동일한 비율을 가진다. 결과적으로, 제 3 트랜지스터(T3)를 통해 흐르는 전류는m(I+i)이고, 제 4 트랜지스터 (T4)를 통해 흐르는 전류는 m(I-i)이다. 제 3 트랜지스터(T3)를 통한 전류의 d.c 성분(mⅠ)은 제 3 전류원(16)에 의해 제공되어, 신호 전류(-mi)가 출력단자(14)에서 이용 가능하다. 제 4 트랜지스터(T4)를 통해 흐르는 전류의 d.c 성분이 제 4 전류원(20)에 의해 제공되어, 신호 전류(+mi)가 제 2 출력단자(18)에서 이용 가능하게 된다.
따라서, 제 5 트랜지스터(T5)및 제 6 트랜지스터(T6)가 제 1 및 제 2 트랜지스터(T1,T2)를 포함하는 차동 증폭기 쌍의 상호 콘덕턴스를 발생시키며, 제 3 및 제 4 트랜지스터(T3, T4)를 포함하는 차동 증폭기 쌍은 추가의 전류 이득을 제공한다. 제 1 입력단자(2)와 제 2 입력단자(4) 사이의 입력 임피던스는 부(negative)가되며 차동 증폭기 동작의 상세한 분석 및 입력 임피던스의 계산을 위해 미국 특허 제 4,476,440호를 참조했다.
저주파에서 부의 입력 임피던스의 효과는 무시할 수 있지만, 고주파에서 하나 이상의 차동 증폭기를 포함하는 필터 회로는 차동 증폭기의 추가적 이상 (phase shifts)의 결과로서 안정치 못하게 된다.
이러한 불안정성을 억제하기 위해 적합한 보상이 필요하다.
상기 보상 회로는 제 1 저항(26), 제 2 저항(28) 및 캐패시터(30)을 포함 하며, 이들은 교차 결합 제 5 트랜지스터(T5)및 제 6 트랜지스터의 구성에 포함된다. 저주파에서 보상 회로는 캐패시터(30)의 고 임피던스 때문에 교차 결합 트랜지스터의 동작에 영창을 미치지 않는다. 캐패시터(30)의 임피던스는 주파수가 증가함에 따라 감소한다. 보상 회로는 교차 결합 트랜지스터의 부작용을 상당히 감소시키고, 직렬 결합된 제 1 저항(26) 및 제 2 저항(28)으로 상기 트랜지스터를 효과적으로 대체시킨다. 이 결과로서, 교차 결합 차용 증폭기의 입력 임피던스가 정으로 된다. 본 발명에 따른 보상 방법은 가상적으로 교차 결합 트랜지스터의 동작에만 영향을 미친다.
출력 트랜지스터 즉, 제 3 트랜지스터(T3)및 제 4 트랜지스터는 제 2 도에 도시된 공지의 방법과는 달리 고주파에서 이득을 계속적으로 제공하고, 상기 보상 회로는 고주파에서 전체 차동 증폭기의 이득을 감소시킨다.
본 발명의 보상 회로는 제 2 도의 종래의 보상 회로에 비해 비교적 작은 칩 영역을 필요로 하는 부가의 장점을 가진다.
제 1 입력단자(2) 및 제 2 입력단자(4)에서 교차 결합 제 5 트랜지스터 (T5) 및 제 6 트랜지스터(T6)의 베이스까지의 신호 이득의 결과로서 비교적 작은 시정수를 얻을 수 있다.
제 4 도는 제 3 도의 차동 증폭기와 동일하지만, 단극성 트랜지스터가 갖추어진 차동 증폭기를 도시하는데, 상기 트랜지스터의 소스, 드레인, 및 게이트는 각기 제 1 주 전극, 제 2 주 전극, 및 제어 전극의 기능을 수행한다. 상기 경우에 있어서, 절연 게이트 MOSFETs 가 사용되지만, JFETs 가 사용될 수도 있다. 제 1 트랜지스터(T1)의 소스와 부의 전원 단자(12) 사이의 선택 전류원(32)과 제 2 트랜지스터(T2)와 부의 전원 단자 사이의 선택 전류원(34)은 과대한 입력 신호시의 래치업(latch-up)을 배제한다. 제 5 도는 차동 증폭기의 다른 구성을 도시한다.
제 3 도의 차동 증폭기는 두개의 분리 전류원(10, 24)을 가지며, 전류원의 전류 I1및 I2가 제 3 트랜지스터(T3), 제 4 트랜지스터(T4), 제 5 트랜지스터(T5) 및 제 6 트랜지스터(T6)의 에미터 영역이 동일할 시 전류 이득(m)을 얻기 위해 m:1의 비율로 된다. 제 5 도의 차동 증폭기에 있어서, 4 개의 상기 트랜지스터들은 공통 전류원(36)으로 동작하며, 이 전류원은 제 1 노드(8) 및 제 2 노드(22) 모두에 접속되어, 바이어스 전류(I5=(2m+2)I)를 공급한다. 그러나, 제 3 및 제 4 트랜지스터(T3, T4)의 에미터 영역은 제 5 및 제 6 트랜지스터(T5,T6)의 에미터 영역의 m 배 만큼 크다. 이 결과, 제 3 및 제 5 트랜지스터를 통하는 전류와 제 4 및 제 6 트랜지스터를 통하는 전류는 서로 m:1의 비율을 갖는다. 또한 제 5 도의 차동 증폭기의 동작은 제 3 도의 동작과 동일하다. 단극성 트랜지스터의 경우에, 에미터 영역 대신의 해당 트랜지스터의 소위 W/L 비율은 유사한 비율의 규격을 가져야 한다.
비교적 고 이득 인수(factor)(m)를 얻기 위해서, 제 3 도 도시된 차동 증폭기는 제 3 및 제 4 트랜지스터를 위한 비교적 큰 에미터 영역을 필요로 한다. 이러한 문제는 제 6 도에 도시된 차동 증폭기로 해소될 수 있는데, 이 차동 증폭기는 동일한 에미터 영역의 제 3, 제 4, 제 5 및 제 6 트랜지스터를 가진다. 제 1 노드(8)는 공통 전류원(36)에 직접적으로 접속되며, 제 2 노드(22)는 제 3 저항(38)을 거쳐 상기 전류원(36)에 접속된다. 제 3 및 제 4 트랜지스터를 통하는 전류가 제 5 및 제 6 트랜지스터를 통하는 전류에 m 배가 되도록 하기 위해서, 제 3 트랜지스터(T3)와 제 5 트랜지스터(T5)의 베이스-에미터 전압 그리고, 제 4 트랜지스터(T4)와 제 6 트랜지스터(T6)의 베이스-에미터 전압 사이의 차는 kT/q*ln(m) 이 되어야 한다. 제 3 트랜지스터를 통하는 전류(2I)의 경우에, 제 3 저항(38)의 저항값은 kT/(2qI)*ln(m) 이어야 한다.
제 3 및 제 4 트랜지스터 T3,T4에 있어서의 전류 밀도는 제 5 도에 도시된 차동 증폭기의 전류 밀도 보다 크며, 개선된 고 주파수 성능의 차동 증폭기를 제공한다.
제 7 도는 제 2 노드가 제 3 저항(38)을 통해 공통 전류원(36)에 접속되고 제 1 노드(8)는 제 4 저항(40)을 통해 상기 전류원(36)에 접속되는 다른 구성을 도시한다 공통 전류원(36)은 제 7 트랜지스터로서 구성되며, 상기 트랜지스터의 베이스는 기준 단자(42)에 접속되고 에미터는 저항(44)를 통해 부의 전원 단자(12)에 접속되며 콜렉터는 제 3 저항(38) 및 제 4 저항 (40)에 접속된다. 따라서, 제 3 트랜지스터(T3)와 제 5 트랜지스터(T5)전류와 제 4 트랜지스터(T4)와 제 6 트랜지스터(T6)를 통해 흐르는 전류 사이의 비율은 주로 제 3 저항(38)과 제 4 저항(40)의 저항값 사이의 비율로 구해진다. 이러한 저항비는 자유롭게 선택될 수 있기 때문에, 제 7 도 도시된 차동 증폭기에 의해 대부분 임의의 전류 이득 인수(m)를 실현할 수 있다.
제 3 도에 도시된 차동 증폭기와 동일한 방식으로, 제 5, 6, 7 도에 도시된 차동 증폭기는 단극성 MOS Tr 또는 JFET 로 설계될 수 있다. 더우기, 본 명세서에 도시한 단극성 및 쌍극성 트랜지스터는 반대 형태의 전도성을 가지는 트랜지스터로 대체될 수 있는데, 이때 전원의 극성이 반대가 된다.

Claims (5)

  1. 입력 신호를 수신하는 제 1 입력단자(2) 와 제 2 입력단자(4), 출력 신호를 공급하는 제 1 출력단자(14) 와 제 2 출력단자(18), 제 1 주 전극, 제 2 주 전극 및 상기 제 1 입력단자(2)에 접속된 제 1 트랜지스터(T1)의 제어 전극을 가지는 제 1 트랜지스터(T1), 제 1 주 전극, 제 2 주 전극 및 상기 제 2 입력단자(4)에 접속된 제 2 트랜지스터(T2)의 제어전극을 가지는 제 2 트랜지스터(T2), 바이어스 전류를 수신하기 위해 제 1 노드(8)에 접속된 제 3 트랜지스터(T3)의 제 1 주 전극, 상기 제 1 출력단자(14)에 결합된 제 3 트랜지스터(T3)의 제 2 주 전극 및 상기 제 1 트랜지스터(T1)의 제 1 주 전극에 접속된 제 3 트랜지스터(T3)의 제어 전극을 가지는 제 3 트랜지스터(T3), 바이어스 전류를 수신하기 위해 제 1 노드(8)에 접속된 제 4 트랜지스터(T4)의 제 1 주 전극, 상기 제 2 출력단자(18)에 결합된 제 4 트랜지스터(T4)의 제 2 주 전극 및 상기 제 2 트랜지스터(T2)의 제 1 주 전극에 접속된 제 4 트랜지스터(T4)의 제어전극을 가지는 제 4 트랜지스터(T4), 바이어스 전류를 수신하기 위해 제 2 노드(22)에 접속된 제 5 트랜지스터(T5)의 제 1 주 전극, 제 2 트랜지스터(T2)의 제 1 주 전극에 접속된 제 5 트랜지스(T5)의 제 2 주 전극 및 제 1 트랜지스터(T1)의 제 1 주 전극에 접속되는 제 5 트랜지스터(T5)의 제어 전극을 가지는 제 5 트랜지스터(T5) 및, 바이어스 전류를 수신하기 위해 제 2 노드(22)에 접속된 제 6 트랜지스터(T6)의 제 1 주 전극, 제 1 트랜지스터(T1)의 제 1 주 전극에 접속되는 제 6 트랜지스터(T6)의 제 2 주 전극 및 제 2 트랜지스터(T2)의 제 1 주 전극에 접속된 제 6 트랜지스터(T6)의 제어 전극을 가지는 제 6 트랜지스터(T6)를 포함하는 입력신호를 출력 신호로 증폭하기 위한 차동 증폭기에 있어서, 상기 제 5 트랜지스터(T5)의 제어 전극과 제 1 트랜지스터(T1)의 제 1 주 전극 사이에 접속된 계 1 저항(26), 상기 제 6 트랜지스터(T6)의 제어 전극과 제 2 트랜지스터(T2)의 제 1 주 전극 사이에 접속된 제 2 저항(28) 및, 상기 제 5 트랜지스터(T5)의 제어 전극과 제 6 트랜지스터(T6)의 제어 전극 사이에 접속된 캐패시터(30)를 부가로 포함하는 것을 특징으로 차는 차동 증폭기.
  2. 제 1 항에 있어서 제 1 노드(8)는 제 1 전류원(10)에 접속되며, 제 2 노드(22)는 제 2 전류원(24)에 접속되는 것을 특징으로 차는 차동 증폭기.
  3. (정정) 제 1 항에 있어서, 상기 제 1 노드(8) 및 상기 제 2 노드(22)는 공통 전류원(36)에 접속되며, 제 3 트랜지스터(T3) 및 제 4 트랜지스터(T4)의 용량은 제 5 트랜지스터(T5)와 제 6 트랜지스터(T6)의 용량과 같거나 큰 것을 특징으로 하는 차동 증폭기.
  4. (정정) 제 1 항에 있어서, 제 1 노드(8)는 전류원(36)에 결합되며, 제 2 노드(22)는 제 3 저항(38)을 통해 전류원(36)에 결합되는 것을 특징으로 하는 차동 증폭기.
  5. 제 4 항에 있어서, 제 1 노드(8)가 제 4 저항(40)을 통해 전류원(36)에 결합되는 것을 특징으로 하는 차동 증폭기.
KR1019940025616A 1993-10-11 1994-10-07 교차결합트랜지스터를가진차동증폭기를구성하는주파수보상회로 KR100313985B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE09301066 1993-10-11
BE9301066A BE1007613A3 (nl) 1993-10-11 1993-10-11 Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors.

Publications (2)

Publication Number Publication Date
KR950013018A KR950013018A (ko) 1995-05-17
KR100313985B1 true KR100313985B1 (ko) 2001-12-28

Family

ID=3887409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025616A KR100313985B1 (ko) 1993-10-11 1994-10-07 교차결합트랜지스터를가진차동증폭기를구성하는주파수보상회로

Country Status (7)

Country Link
US (1) US5525930A (ko)
EP (1) EP0648010B1 (ko)
JP (1) JP3390093B2 (ko)
KR (1) KR100313985B1 (ko)
BE (1) BE1007613A3 (ko)
DE (1) DE69403600T2 (ko)
TW (1) TW280968B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69616214T2 (de) * 1995-03-24 2002-06-27 Koninkl Philips Electronics Nv Differenzverstärker mit signalabhängigem offset und vielstufiger dual-residium-analog/digitalwandler damit
KR0176094B1 (ko) * 1995-12-15 1999-04-01 양승택 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조
JP3332724B2 (ja) * 1996-05-31 2002-10-07 三洋電機株式会社 差動増幅装置
US6188280B1 (en) * 1998-08-27 2001-02-13 Maxim Integrated Products Differential amplifier with gain linearization through transconductance compensation
DE50015752D1 (de) * 1999-06-30 2009-11-12 Infineon Technologies Ag Anordnung mit einem ersten verstärker und einem zweiner verstärken soll
US6404308B1 (en) * 1999-12-23 2002-06-11 Telefonaktiebolaget Lm Ericsson (Publ) Phase-compensated impedance converter
US20020109527A1 (en) * 2000-06-02 2002-08-15 Enam Syed K. High-speed output driver
WO2002067417A1 (en) * 2001-02-21 2002-08-29 Koninklijke Philips Electronics N.V. Interface circuit for a differential signal
EP1261129A1 (en) * 2001-05-25 2002-11-27 Agilent Technologies, Inc. (a Delaware corporation) Amplifier apparatus for an output stage of a laser driver circuit
JP4377652B2 (ja) * 2003-10-28 2009-12-02 三菱電機株式会社 ドライバ回路
US7522883B2 (en) * 2004-12-14 2009-04-21 Quellan, Inc. Method and system for reducing signal interference
US7138865B1 (en) * 2005-10-04 2006-11-21 Analog Devices, Inc. Differential amplifiers with enhanced gain and controlled common-mode output level
US7728667B2 (en) 2007-08-31 2010-06-01 Yokogawa Electric Corporation Differential amplifier
WO2009116100A1 (en) * 2008-03-21 2009-09-24 Glonav Limited High order continuous time filter
US20140063882A1 (en) * 2012-08-30 2014-03-06 Infineon Technologies Austria Ag Circuit Arrangement with Two Transistor Devices
KR101457559B1 (ko) * 2013-04-19 2014-11-06 연세대학교 산학협력단 저잡음 증폭기
JP6584718B2 (ja) * 2017-03-23 2019-10-02 三菱電機株式会社 電流増幅器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476440A (en) * 1981-09-28 1984-10-09 Medtronic, Inc. Cross coupled amplifier
US4628279A (en) * 1985-12-26 1986-12-09 Comlinear Corporation Wideband feedback amplifier
NL8602892A (nl) * 1986-11-14 1988-06-01 Philips Nv Gebalanceerde versterker en versterkerschakeling voorzien van een dergelijke versterker.

Also Published As

Publication number Publication date
TW280968B (ko) 1996-07-11
EP0648010A1 (en) 1995-04-12
JP3390093B2 (ja) 2003-03-24
JPH07162248A (ja) 1995-06-23
KR950013018A (ko) 1995-05-17
EP0648010B1 (en) 1997-06-04
DE69403600D1 (de) 1997-07-10
BE1007613A3 (nl) 1995-08-22
US5525930A (en) 1996-06-11
DE69403600T2 (de) 1997-12-18

Similar Documents

Publication Publication Date Title
KR100313985B1 (ko) 교차결합트랜지스터를가진차동증폭기를구성하는주파수보상회로
KR970008536B1 (ko) 로그변환회로
US4730168A (en) CMOS output stage with large voltage swing and with stabilization of the quiescent current
EP0058448A1 (en) Transconductance amplifier
JPH0779121A (ja) 広い同調範囲の演算トランスコンダクタンス増幅器
US3953807A (en) Current amplifier
US4045747A (en) Complementary field effect transistor amplifier
CA1078469A (en) Differential amplifier
KR890001892B1 (ko) 전압가산회로
JPS6156642B2 (ko)
US6642788B1 (en) Differential cascode amplifier
US4068184A (en) Current mirror amplifier
US4336502A (en) Amplifier with input stage differential amplifying circuit
US5751192A (en) Integrated circuit and method for generating a transimpedance function
EP0522786B1 (en) Dynamic biasing for class A amplifier
US4271394A (en) Amplifier circuit
JP3332115B2 (ja) 多入力トランジスタおよび多入力トランスコンダクタ回路
JPH04307804A (ja) 単位利得最終段
KR100458143B1 (ko) 필터및발진기용의상보형트랜스컨덕터를포함하는전자회로
US4060770A (en) Differential amplifier
JP3618189B2 (ja) 安定化カレントミラー回路
JPH10501665A (ja) 低電源電圧に関して同相除去をする差動増幅器
JPH0555836A (ja) 増幅器
USRE30173E (en) Current mirror amplifier
JP2560134B2 (ja) 利得調整可能な差動増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081009

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee