KR970008536B1 - 로그변환회로 - Google Patents

로그변환회로 Download PDF

Info

Publication number
KR970008536B1
KR970008536B1 KR1019920023451A KR920023451A KR970008536B1 KR 970008536 B1 KR970008536 B1 KR 970008536B1 KR 1019920023451 A KR1019920023451 A KR 1019920023451A KR 920023451 A KR920023451 A KR 920023451A KR 970008536 B1 KR970008536 B1 KR 970008536B1
Authority
KR
South Korea
Prior art keywords
transistors
circuit
transistor
collector
input
Prior art date
Application number
KR1019920023451A
Other languages
English (en)
Other versions
KR930015349A (ko
Inventor
미키오 고야마
다다시 아라이
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR930015349A publication Critical patent/KR930015349A/ko
Application granted granted Critical
Publication of KR970008536B1 publication Critical patent/KR970008536B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

내용없음.

Description

로그변환회로
제1도는 본 발명의 제1실시예에 관련되는 게인셀회로의 구성도.
제2도는 본 발명의 로그변환회로의 원리를 설명하기 위한 등가회로도.
제3도는 본 발명의 로그변환회로에 이용하는 레벨시프트회로의 예를 나타내는 도면.
제4도는 본 발명의 로그변환회로에 이용하는 레벨시프트회로의 예를 나타내는 도면.
제5도는 본 발명의 제2실시예에 관련되는 게인셀회로의 구성도.
제6도는 본 발명의 로그변환회로를 이용한 1차 로우패스필터의 구성도.
제7도는 제6도의 로우패스필터의 동작원리를 설명하기 위한 등가회로도.
제8도는 본 발명의 로그변환회로를 이용한 2차 로우패스필터의 구성도.
제9도는 제8도의 로우패스필터의 동작원리를 설명하기 위한 등가회로도.
제10도는 본 발명의 로그변환회로를 이용한 2차 밴드패스필터의 구성도.
제11도는 제10도의 밴드패스필터의 동작원리를 설명하기 위한 등가회로도.
제12도는 본 발명의 로그변환회로를 이용한 2차 로우패스필터의 구성을 나타내는 등가회로도.
제13도는 본 발명의 로그변환회로를 이용한 2차 하이패스필터의 구성을 나타내는 등가회로도.
제14도는 본 발명의 로그변환회로를 이용한 2차 너치필터의 구성을 나타내는 등가회로도.
제15도는 본 발명의 로그변환회로를 이용한 임피던스 가변회로의 구성도.
제16도는 제15도의 임피던스 가변회로의 동작원리를 설명하기 위한 등가회로도.
제17도는 본 발명의 로그변환회로를 이용한 4상한 곱셈기의 구성도.
제18도는 종래기술에 의한 게인셀회로의 구성도.
제19도는 제18도의 동작원리를 설명하기 위한 등가회로도.
제20도는 본 발명의 제3실시예에 관련되는 게인셀회로의 구성도.
제21도는 본 발명의 제4실시예에 관련되는 게인셀회로의 구성도.
제22도는 본 발명의 제5실시예에 관련되는 로그변환회로의 구성도.
제23도는 본 발명의 제6실시예에 관련되는 로그변환회로의 구성도.
제24도는 본 발명의 제7실시예에 관련되는 로그변환회로의 구성도.
제25도는 본 발명의 제8실시예에 관련되는 로그변환회로의 구성도.
제26도는 본 발명의 제9실시예에 관련되는 로그변환회로의 구성도.
제27도는 본 발명의 제10실시예에 관련되는 로그변환회로의 구성도.
제28도는 본 발명의 제11실시예에 관련되는 로그변환회로의 구성도.
제29도는 본 발명의 로그변환히로를 이용한 4상한 곱셈기의 구성도.
제30도는 본 발명에 의한 차동증폭회로의 제1실시예를 나타내는 구성도.
제31도는 본 발명에 의한 차동증폭회로의 제2실시예를 나타내는 구성도.
제32도는 본 발명에 의한 차동증폭회로의 제3실시예를 나타내는 구성도.
제33도는 본 발명에 의한 차동증폭회로의 제4실시예를 나타내는 구성도.
제34도는 본 발명에 의한 차동증폭회로의 제5실시예를 나타내는 구성도.
제35도는 본 발명에 의한 차동증폭회로의 제6실시예를 나타내는 구성도.
제36도는 본 발명에 의한 차동증폭회로의 제7실시예를 나타내는 구성도.
제37도는 본 발명에 의한 차동증폭회로의 제8실시예를 나타내는 구성도.
제38도는 본 발명에 의한 차동증폭회로를 이용한 게인셀회로의 구성도.
제39도는 본 발명에 의한 차동증폭회로를 이용한 게인셀회로의 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 로그변환회로11,12 : 입력단자
Q1~Q4 : 제1~제4 트랜지스터RE : 저항(임피던스소자)
13,14 : 출력단자15 : 역로그변환회로
CS1~CS9 : 전류원LS1~LS3 : 레벨시프트회로
Q61,Q62 : 제1 및 제2 트랜지스터91,92 : 차동증폭기
Z : 임피던스소자
본 발명은 로그변환회로에 관한 것이다.
일반적으로 로그변환회로는 바이폴라트랜지스터의 베이스·에미터간 전압과 콜렉터전류가 로그관계에 있는 것을 이용하여 입력신호를 로그변환하는 것이다.
또 로그변환회로는 그 출력측에 역로그변환회로를 조합시킴에 따라 게인셀회로라 불리우는 가변이득회로에 자주 이용된다.
제18도에 종래의 게인셀회로의 구성을 나타낸다.
이 게인셀회로는 일본 특개소 61-224715호에 기재된 것으로 액티브필터회로의 구성요소로써 이용되고 있는 것이다.
입력단의 로그변환회로는 트랜지스터(Q1)(Q2)(Q3)(Q4)와 디제네레이션저항(RE1)(RE2) 및 전류원(11)에 의해 구성되고, 또 출력단의 역로그변환회로는 트랜지스터(Q5)(Q6)와 전류원(I2)(I3)(I4)에 의해 구성되어 있다.
로그변환회로에 있어서, 트랜지스터(Q1)(Q2)의 베이스간에 입력된 신호 Vin(Vin+-Vin-)은 Q1,Q2에 의해 전압전류변환된다.
이들 트랜지스터(Q1)(Q2)의 에미터전류는 각각 저항(RE1)(RE2)을 통하여 트랜지스터(Q3)(Q4)의 콜렉터에 흘러들어간다.
여기에서 다이오드접속된 트랜지스터(Q3)(Q4)의 콜렉터전류(Ic)와 베이스·에미터간 전압(Vbe) 사이에는 Vbe=α·In(Ic)인 관계가 있기 때문에 트랜지스터(Q3)(Q4)에서는 그 콜렉터전류가 Q3,Q4의 베이스·에미터간 전압으로 로그변환된 전압이 출력된다.
이 출력전압을 출력단의 역로그변환회로의 트랜지스터(Q5)(Q6)의 베이스에서 받음에 따라 트랜지스터(Q5)(Q6)의 콜렉터에 입력단의 로그변환회로의 입력신호(Vin)가 선형변환된 신호가 출력된다.
제18도에 있어서의 입력단의 로그변환회로의 등가회로를 제19도에 나타낸다.
제18도의 회로는 로그변환회로가 차동동작하기 때문에 제19도에서는 반회로형식으로 나타내고 있다.
트랜지스터의 콘덕턴스를 "gm", 저항(RE1)(RE2)의 저항값을 "re"로 하면 이 반회로의 트랜스콘덕턴스(Gm)는 다음식과 같이 나타내어진다.
Gm=gm/(2+gm·re)
=1/(2/gm+re)(1)
식(1)에서 입력단의 로그변환회로를 입력신호(Vin)가 넓은 전압진폭범위에 걸쳐서 동작시키고 개인셀회로의 선형동작범위를 넓게 하기 위해서는 트랜지스터(Q1)(Q2)의 동작전류의 변화에 의한 2/gm의 변화가 저항(RE1)(RE2)에 대하여 무시할 수 있을 정도로 작지않으면 안된다.
그때문에 종래에는 트랜지스터(Q1)(Q2)에 대전류를 흐르게 함에따라 신호의 유무에 의한 전류변화를 작게하고 gm을 크게하는 것이 실시되어 왔다.
그러나 트랜지스터(Q1)(Q2)에 흐르는 동작전류를 크게하면 특히 무신호의 소비전력이 증가하여 전체로써 소비전력이 증대하는 결점이 있었다.
종래의 로그변환회로에 있어서는 입력신호가 넓은 전압진폭범위에 걸쳐서 동작하기 위해서는 회로의 동작 전류를 크게 할 필요가 있고 이때문에 소비전력이 증대하는 결점이 있었다.
본 발명은 종래의 로그변환회로와 같이 소비전력을 증대시키는 일없이 입력신호가 넓은 전압진폭범위에 걸쳐서 동작하는 로그변환회로를 제공하는 것을 목적으로 한다.
본 발명에 관련되는 로그변환회로는 베이스가 제1 및 제2 입력단자에 접속된 제1 및 제2 트랜지스터와 콜렉터가 제1 및 제2 트랜지스터의 에미터에 각각 접속되어 에미터가 서로 결합된 제3 및 제4 트랜지스터와, 제2 트랜지스터의 에미터 및 제3 트랜지스터의 콜렉터와 제2 트랜지스터의 에미터 및 제4 트랜지스터의 사이에 접속된 임피던스소자와, 제1 및 제2 트랜지스터의 콜렉터에서 제3 및 제4 트랜지스터의 베이스에 각각 귀환을 실시하는 제1 및 제2 귀환수단과, 제3 및 제 4트랜지스터의 각각에 베이스·에미터간 전압에 따른 출력신호를 추출하는 출력수단을 구비한 것을 특징으로 한다.
여기에서 제1~제4 트랜지스터는 모두 동일극성의 트랜지스터이어도 좋고, 또 제1 및 제2 트랜지스터의 극성과 제3 및 제4 트랜지스터의 극성이 달라있어도 좋다.
예를들어 제1~제4 트랜지스터에 모두 npn 트랜지스터를 이용하는 경우 제1 및 제2 트랜지스터의 콜렉터는 부하를 통하여 제1전원단에 접속되고 제3 및 제4 트랜지스터의 에미터는 제2전원단에 접속된다.
또 제1 및 제2 트랜지스터에 npn 트랜지스터, 제3 및 제4 트랜지스터에 npn 트랜지스터를 이용한 경우는 제1 및 제2 트랜지스터의 콜렉터는 부하를 통하여 제1전원단에, 에미터는 제2전원단에 각각 접속되고 제3 및 제4 트랜지스터의 에미터는 제1전원단에 접속된다.
또 본 발명에 관련되는 로그변환회로는 입력신호를 증폭하는 제1 및 제2 증폭수단과, 제1 및 제2증폭수단의 출력단에 베이스가 각각 접속되고 에미터가 서로 결합되어 콜렉터에서 제1 및 제2 증폭수단에 귀환이 실시된 제1 및 제2 트랜지스터와, 제1 트랜지스터의 콜렉터와 제2 트랜지스터의 콜렉터사이에 접속된 임피던스소자와, 제1 및 제2 트랜지스터의 베이스·에미터간 전압에 따른 출력신호를 추출하는 출력수단을 구비한 것을 특징으로 한다.
또한 본 발명에 있어서는 상기한 로그변환회로와 해당 로그변환회로의 출력신호를 입력으로 하는 역로그변환회로에 의해 가변이득회로, 이른바 게인셀회로를 구성하는 것도 가능하다.
본 발명의 로그변환회로에 있어서는 입력신호는 제1, 제2 트랜지스터에 의해 전류로 변환되고 제1, 제2 트랜지스터의 콜렉터전압이 직접, 또는 레벨시프트회로를 통하여 제3, 제4 트랜지스터의 베이스로 각각 귀환된다.
이에따라 제1, 제2 트랜지스터에 의해 증폭된 신호전류는 제3, 제4 트랜지스터에 의해 또한 증폭된다.
따라서 제1, 제2 트랜지스터의 베이스전류(IB)에서보면 제1, 제2 트랜지스터의 콜렉터전류는 IB를 β배(β: 전류증폭률)한 전류값으로 되고 이것이 제3, 제4 트랜지스터의 베이스로 귀환되고, 또한 β배 증폭됨에 따라 입력전류(IB)는 대략 β*β배로 증폭되게 된다.
환언하면 임피던스소자에는 제1, 제2 트랜지스터와 제3, 제4 트랜지스터의 양쪽에서 전류가 공급되고 제3, 제4 트랜지스터에 의하여 로그변환이 실시된다.
이와 같이 제3, 제4 트랜지스터에 커다란 전류증폭기능을 갖게함에 따라 오프루프시의 회로전체의 트랜스콘덕턴스를 크게하는 것이 가능하게 된다.
따라서 신호전류의 유무에 불구하고 종래의 기술에 있어서 나타낸 (1)식에 있어서의 2/gm 항의 기여를 작게할 수 있기 때문에 이 로그변환회로는 입력신호가 넓은 전압진폭범위에 걸쳐서 동작할 수 있다.
따라서 이 로그변환회로를 역로그변환회로와 조합하여 게인셀호로를 구성하면 동작전류를 크게하는 일없이 선형동작범위를 확대한 게인셀회로가 실현된다.
또한 본 발명의 다른 로그변환회로에 있어서는 입력신호는 예를들어 차동증폭기와 같은 증폭수단에 의해 증폭된후 제1, 제2 트랜지스터의 베이스에 입력되고 이들 제1, 제2 트랜지스터의 콜렉터에서 제1, 제2 증폭수단으로 귀환이 실시된다.
이 경우도 임피던스소자에는 제1, 제2 증폭수단과 제1, 제2 트랜지스터에 의해 선형화된 전류가 흐르기때문에 역시 동작전류를 크게하는 일없이 입력신호가 넓은 전압진폭범위에 걸쳐서 동작할 수 있는 로그변환회로가 얻어진다.
이하 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
제1도는 본 발명에 의한 로그변환회로를 포함하는 게인셀회로(가변이득회로)의 기본구성을 나타내는 도면이며 입력단에 설치된 로그변환회로(10)와 출력단에 설치된 역로그변환회로(15)로 이루어진다.
로그변환회로(10)에 있어서 트랜지스터(Q1)(Q2)는 입력신호를 증폭하기 위한 차동입력단을 구성하고 베이스는 입력단자(11)(12)에 각각 접속되고 콜렉터는 부하인 전류원(CS1)(CS2)을 각각 통하여 제1전류단인 플러그극성의 전원(Vcc)에 접속되어 있다.
트랜지스터(Q1)(Q2)의 콜렉터는 각각 레벨시프트회로(LS1)(LS2)를 통하여 트랜지스터(Q3)(Q4)의 베이스에 접속되어 있다.
트랜지스터(Q3)(Q4)는 로그특성을 부여하기 위한 것이며 콜렉터는 트랜지스터(Q1)(Q2)의 에미터에 각각 접속되는 동시에 임피던스소자인 디제네레이션저항(RE)의 양단에 각각 접속되어 있다.
또 트랜지스터(Q3)(Q4)의 에미터는 서로 결합되고 공통의 전류원(CS3)을 통하여 제2전원단인 접지전위점(GND)에 접속되어 있다.
트랜지스터(Q3)(Q4)의 베이스는 로그변환회로(10)의 출력단자(13)(14)에 각각 접속되고 해당 출력단자(13)(14)는 출력단의 역로그변한회로(15)의 입력단인 트랜지스터(Q5)(Q6)의 베이스에 접속되어 있다.
역로그변환회로(15)는 차동증폭회로를 구성하고 트랜지스터(Q5)(Q6)의 콜렉터는 부하인 전류원(CS7)(CS8)을 각각 통하여 Vcc에 접속되어 에미터는 서로 결합되고 공통의 전류원(CS9)을 통하여 GND에 접속되어 있다.
그리고 트랜지스터(Q5)(Q6)의 콜렉터사이에서 게인셀회로의 출력신호(Vout)가 추출된다.
이 게인셀회로에 있어서, 입력단자(11)(12)에 입력된 입력신호Vin(Vin+-Vin-)는 우선 로그변환회로(10)에서 로그변환된다.
즉 입력신호(Vin)는 트랜지스터(Q1)(Q2)에 의해 전압전류변환되어 입력신호전압에 비례한 에미터전류로 되고 각 에미터전류는 트랜지스터(Q3)(Q4)의 콜렉터에 흐른다.
여기에서 트랜지스터(Q3)(Q4)의 콜렉터전류(Ic)와 베이스·에미터간 전압(Vbe) 사이에는 Vbe=α·n(Ic)인 관계가 있기때문에 출력단자(13)(14)에서는 트랜지스터(Q3)(Q4)의 콜렉터전류가 Q3,Q4의 베이스·에미터간 전압에 로그변환된 전압이 출력된다.
이 로그변환회로(10)의 출력전압은 출력단의 역로그변환회로(15)의 트랜지스터(Q5)(Q6)의 베이스에 입력되고 트랜지스터(Q5)(Q6)의 콜렉터에서 입력단의 로그변환회로(10)의 입력신호(Vin)가 선형변화된 신호(Vout)가 출력된다.
여기에서 역로그변환회로(15)에 있어서 트랜지스터(Q5)(Q6)의 에미터에 공통접속된 전류원(CS9)은 전류값이 가변으로 되어 있으며 이 전류값을 변화시킴에 따라 게인셀회로 전체의 이득, 즉 트랜스콘덕턴스를 변화시킬 수 있다.
다음으로 로그변환회로(10)의 동작을 설명한다.
제2도는 동작원리를 설명하기 위한 등가회로이다.
본 실시예의 로그변환회로(10)는 차동동작하기 때문에 등가회로는 이른바 반회로형식으로 나타내어져 있다.
제2도에 있어서 rπ는 트랜지스터(Q1), 또는 Q2의 입력저항, ro는 트랜지스터(Q1), 또는 Q2의 출력저항, re는 디제네레이션저항(RE)의 절반값을 갖는 저항이다.
이 등가회로에 있어서는 제18도에 나타낸 종래의 로그변환회로의 등가회로인 제19도와 비교하면 io·(ro·gm)의 전류원이 추가되어 있는 점이 달라있다.
이 전류원은 트랜지스터(Q3)(Q4)에 의한 전류증폭동작을 나타내는 것이며 이 트랜지스터(Q3)(Q4)의 전류증폭기능에 의해 회로전체에 트랜스콘덕턴스를 확대할 수 있게 된다.
즉 트랜지스터(Q3)(Q4)는 종래의 제19도의 등가회로의 전류원의 전류(io)의 ro·gm 배의 전류를 발생하는 전류원으로써의 효과를 갖는다.
여기에서 트랜지스터(Q3)의 콜렉터전류와 트랜지스터(Q1)의 베이스에 입력되는 신호전압의 비를 Gm2로 하면,
Gm2=gm·ro·gm/(2+gm(1+ro·gm)·re)
=1/(2/(1+gm·n)+re)(2)
(단, n=(1+ro·gm)·ro·gm≫1)로 된다.
이것을 식(1)과 비교하면 gm이 n=(1+ro·gm)배가 되어 있으며 현실로 gm을 큰 값으로 하는 대신에 등가적으로 트랜지스터(Q1)(Q2)의 전류를 크게하여 트랜스콘덕턴스를 크게한 경우에 상당하는 효과가 있다.
이에 따라 동작전류(소비전류)를 증대시키는 일없이 입력신호(Vin)가 넓은 전압진폭범위에 걸쳐서 로그변환을 실시하는 것이 가능하게 된다.
또 본발명의 로그변환회로는 종래의 로그변환회로에 비교하여 저전압동작이 가능해진다는 잇점도 있다.
그래서 제1도에 나타내는 본 발명의 로그변환회로와 제18도에 나타내는 종래의 로그변환회로의 동작에 필요한 최저전압에 대하여 비교한다.
우선 제11도에 있어서 트랜지스터(Q1)(Q2)의 베이스에 입력되는 입력신호전압의 하한은 전류원(CS9)을 동작시키기 위해 필요한 전압(Vce)(실제로는 전류원(CS9)에 이용하는 트랜지스터의 세츄레이션전압=0.2V 정도)과 트랜지스터(Q1)(Q2)의 베이스·에미터간전압(Vbe)(약 0.7V), 트랜지스터(Q3)(Q4)의 세츄레이션 전압(0.2V 정도)을 가산한 값, 즉
Vbe+2Vce=0.7+2*0.2=1.1[V]
이다.
이에 대하여 제18도에 나타내는 종래의 로그변환회로에 있어서의 트랜지스터(Q1)(Q2)의 베이스의 입력신호전압의 하한은 전류원(I1)(I2)을 동작시키기 위해 필요한 전압(Vce)(실제로는 전류원(I1)(I2)에 이용하는 트랜지스터의 세츄레이션전압 0.2V 정도)과 트랜지스터(Q1)(Q2)의 베이스·에미턴간전압(Vbe)의 합계(2Vbe, 약 1.4V)를 가산한 값, 즉
2Vbe+Vcc=2*0.7+0.2=1.6[V]
이다.
따라서 본 발명의 로그변환회로의 동작에 필요한 최저전압은 종래의 것과 비교하면 약 0.5V 낮다.
이는 회로형상에 의해 입력신호의 진폭이 정해진 경우에는 종래의 것과 비교하여 전원전압(Vcc)을 0.5V 작게 할 수 있는 것을 나타낸다.
즉 본 발명에 있어서는 종래의 로그변환회로보다 전원전압을 작게 할 수 있어서 보다 저전압동작이 가능하게 된다.
반대로 전원전압(Vcc)이 형상에 의해 주어진 경우에는 본 발명의 로그변환회로는 입력신호로써 사용할 수 있는 진폭을 종래의 것과 비교하여 0.5V 만큼 크게 할 수 있는 것을 나타낸다.
즉 본 발명에 있어서는 같은 전원전압에 대하여 종래의 로그변환회로보다 입력신호의 전압진폭레인지를 확대할 수 있다.
한편 트랜지스터(Q1)(Q2)의 베이스간에 입력되는 입력신호(Vin)의 전압값의 상한은 레벨시프트회로(LS2)(LS2)의 레벨시프트량을 적절한 값으로 설정하면 전원전압(Vcc)에서 전류원(CS7)(CS8)을 동작시키기 위해 필요한 전압(0.2V 정도)을 뺀 값으로 할 수 있어서 입력신호전압의 상한은 Vcc에서 세츄레이션 전압을 뺀 값, 즉 Vcc-Vcc로 나타낼 수 있다.
이와 같이 제1도의 게인셀회로에 있어서는,
입력신호전압의 하한 : Vbe+2Vce
입력신호전압의 상한 : Vcc+Vce
이며 신호의 증폭에 이용할 수 있는 입력신호의 전압진폭값(Vsig)은,
Vsig=(Vcc - Vce) - (Vbe+2Vce)
=Vcc - (Vbe+3Vce)
=Vcc - 1.3[V](3)
으로 나타내어진다.
식(3)에서
Vcc=Vsig+1.3[V](4)
로 된다.
따라서 입력신호의 전압진폭값(Vsig)이 정해졌을때 필요한 전원전압(Vcc)은 식(4)과 같이 설정하면 좋다.
제1도에 있어서는 전류원(CS3)(CS4)(CS6)이 필요에 따라서 설치된다.
전류원(CS3)(CS4)은 레벨시프트회로(LS1)(LS2)의 동작전류를 정하기 위한 것이며 주파수특성상 이들 전류원(CS3)(CS4)의 전류값을 적절히 변경함에 따라 트랜지스터(Q3)(Q4)의 동작전류를 적당한 값으로 설정할 수 있다.
또한 전류원(CS5)(CS6)을 가하면 트랜지스터(Q3)(Q4)의 동작전류가 트랜지스터(Q1)(Q2)의 동작전류보다도 커지기 때문에 로그변환회로(10)의 입력임피던스를 높게 할 수 있다.
이에 따라 로그변환회로(10)의 전단에 회로를 접속한 경우 그 전단의 회로에서 본 부하가 가벼워지기 때문에 로그변환회로(10)를 보다 간단히 드라이브 하는 것이 가능하게 된다.
다음으로 제3도에 제1도의 로그변환회로(10)에 있어서의 레벨시프트회로(LS1)(LS2)의 구체예를 나타낸다.
제3도에 나타내는 바와 같이 레벨시프트회로(LS1)(LS2)는 저항(a), 트랜지스터와 저항에 의한 에미터플로어(6), 직렬접속된 여러개의 다이오드(c), 트랜지스터와 다이오드의 조합회로(d), 트랜지스터와 다이오드 및 저항의 조합회로(e), 트랜지스터와 저항을 이용한 정전압회로(f), FET와 저항에 의한 소스폴로워(g), 드레인과 게이트를 접속한 FET를 여러개 직렬접속한 회로(h)등을 이용할 수 있다.
또 제4도에 제1도의 로그변환회로(10)에 있어서의 레벨시프트회로(LS3)의 구체예를 나타낸다.
이 레벨시프트회로(LS3)는 제1도에 있어서의 트랜지스터(Q3)(Q4)의 에미터와 접지전위점(GND) 사이에 접속되고 역로그변환회로(15)에 있어서의 트랜지스터(Q5)(Q6)의 에미터전위를 전류원(CS9)이 동작하는 전위로 하기 위한 것이며 제4도에 나타내는 바와 같이 직류전압원(a), 전류원(b), 저항(c), 다이오드(d), 저항과 다이오드를 병렬접속한 회로(e), 또는 (a)~(d)의 소자에 의한 조합회로를 이용할 수 있다.
제1도의 로그변환회로(10)에 있어서는 입력신호전압이 초기조건에 의해서는 좌우대칭의 값으로 수습되지 않고 동작이 불안정해지는 경우가 있다.
이와 같은 경우 레벨시프트회로(LS3)에 제4(d)도에 나타내는 다이오드와 제4(e)도에 나타내는 저항과 다이오드를 병렬접속한 회로등을 이용하면 트랜지스터(Q3)(Q4)의 에미터전위를 0.7V 이하로 낮게 억제하는 것이 가능하게 되고 이에따라 회로의 밸런스를 무너뜨리는 것을 방지하여 항상 좌우대칭의 전압값으로 설정가능하게 된다.
제5도는 제1도를 보다 구체화한 제2실시예에 관련되는 게인셀회로를 나타내는 도면이다.
본 실시예에서는 제1도에 나타내는 레벨시프트회로(CS1)(CS2)로써 트랜지스터(Q7)(Q8)와 저항(RL1)(RL2)으로 이루어지는 에미터폴로워를 이용하여 출력단의 역로그변환회로(15)에 있어서의 트랜지스터(Q5)(Q6)의 베이스를 해당 에미터 플로워의 출력점인 트랜지스터(Q7)(Q8)의 에미터에 접속해 있다.
본 실시예에 의해서도 제1도에 나타낸 실시예와 똑같은 효과가 얻어지는 것은 명백하다.
이상과 같이 본 발명의 로그변환회로에서는 입력신호(Vin)를 증폭하는 트랜지스터(Q1)(Q2)의 콜렉터에서 출력되는 신호를 트랜지스터(Q3)(Q4)에 의해 또한 증폭하고 저항(R4E)을 구동하는 전류를 (1+gm·n)배로 크게 함에 따라 동작전류를 증가시키지 않고 입력신호(Vin)에 대한 동작범위를 확대할 수 있고 역로그변환회로와 조합하여 게인셀회로를 구성한 경우에는 선형동작범위를 확대할 수 있다.
또 본 발명의 로그변환회로에서는 제19도에 나타낸 종래예와같이 트랜지스터(Q1)(Q2)의 베이스·에미터 전압(Vbe)이 Vcc-GND간에 2단계로 쌓게되는 일없이 종래예와 비교하면 동작전압을 약 0.5V 낮게 할 수 있다.
또한 이 회로구성은 신호경로를 npn트랜지스터만으로 구성할 수 있기 때문에 일반적으로 npn트랜지스터와 비교하여 주파수특성이 현저히 나쁜 레테럴형의 npn트랜지스터를 이용할 필요가 없고 값이 싼 프로세스로도 양호한 주파수 특성이 얻어진다.
다만 주파수특성이 양호한 npn트랜지스터를 갖는 프로세스에서는 전부 npn트랜지스터만으로 구성하는 것도 가능하다.
본 발명에 의한 로그변환회로를 이용한 게인셀회로는 각종 필터에 응용할 수 있다.
즉 이 게인셀회로는 입출력특성의 선형범위가 넓고 상기한 바와 같이 전류원(CS9)의 전류값을 변화시킴에 따라 회로전체의 트랜스콘덕턴스를 변화시킬 수 있다.
또 게인셀회로의 출력단의 역로그변환회로는 캐패시터를 부하로 하여 접속하면 적분기가 구성된다.
이 경우 전류원(CS9)의 전류값과 적분기의 시정수가 비례하는 것에서 게인셀회로를 이용하여 차단주파수 가변의 액티브필터를 구성할 수 있다.
또한 트랜스콘덕턴스를 변경함에 따라 소자의 흐트러짐을 보정할 수 있기 때문에 LSI 내장의 액티브필터에 가장 적절하다.
이와 같은 게인셀회로를 이용한 액티브필터회로의 동작원리는 일본특개소 61-224715호에 기재되어 있다.
제6도는 본 발명의 로그변환회로를 포함하는 게인셀회로를 이용하여 1차 로우패스필터를 구성한 예이며 제1도에 나타낸 게인셀회로의 출력단의 역로그변환회로에 있어서는 한쪽부하인(CS8)에 캐패시터(C)를 병렬로 접속하고 있다.
또 역로그변환회로의 출력에서 로그변환회로의 한쪽입력단자인 트랜지스터(Q1)의 베이스에 귀환이 실시되고 있다.
또한 귀한루프에 의한 제로점을 켄슬하기 위한 위상보상용 캐퍼시터(Cc)가 설치되어 있다.
또한 제6도에 있어서는 제1도에 있어서의 레벨시프트회로(LS1)(LS2)를 트랜지스터(Q7)(Q8)와 다이오드(D1)(D2)를 직렬접속하여 구성하고 있지만 제3도에 나타낸 각종 레벨시프트회로를 이용하는 것이 가능하다.
또 제6도에 있어서는 제1도에 있어서의 레벨시프트회로(LS3)를 다이오드(D3)와 저항(R3)의 병렬회로에 의해 구성하고 있지만 제4도에 나타낸 각종 레벨시프트회로를 이용하는 것이 가능하다.
이와 같은 구성에 의해 소비전력을 증대시키는 일없이 입력신호의 전압진폭레인지의 확대를 피할 수 있다.
이 1차로우패스필터의 등가회로를 제7도에 나타낸다.
제7도에 있어서는 게인셀회로를 트랜스콘덕턴스(gm)의 전압제어전류원(A)으로 표현하고 있다.
이 등가회로에 의해 로우패스필터의 주파수특성은 gm/c의 함수로써 나타내어지는 것을 알 수 있다.
제8도는 제6도의 1차로우패스필터(21)(22)를 2단종속접속하여 2차로우패스필터를 구성한 예이다.
이 예에 있어서도 1차로우패스필터와 똑같이 선형동작가능한 입력신호의 전압진폭범위를 확대할 필터를 구성할 수 있다.
제9도에 제8도의 2차로우패스필터의 등가회로를 나타낸다.
게인셀회로를 전압제어전류원(A1)(A2)으로 하고, 또 전압제어전(A1)(A2)의 트랜스콘덕턴스를 각각 gm1, gm2로 나타내고 있다.
여기에서 전단의 게인셀회로에 접속된 캐패시터(C1), 후단의 게인셀회로에 접속된 캐패시터(C2) 등의 소자특성을 변경함에 따라 로우패스필터의 특성을 임의의 차단주파수로 변화시키는 것이 가능하다.
또 캐패시터(C1)(C2)의 값이 고정된 후이어도 전압제어전류원(A1)(A2)의 트랜스콘덕턴스(gm1)(gm)을 변화시킬 수 있기 때문에 보다 자유도가 큰 액티브필터를 실현할 수 있다.
제10도는 제1도의 게인셀회로를 이용하여 2차밴드패스필터를 구성한 예이다.
제10도에서는 3개의 게인셀회로(31)(32)(33)가 배치되어 있다.
이들 중 상단 및 중단의 게인셀회로(31)(32)는 전압제어전류원으로써, 또 하단의 게인셀회로(33)는 가변저항소자로써의 기능을 각각 갖는다.
여기에서 게인셀회로(31)(32)의 출력극성을 반대로 하여 접속함에 따라 마이너스 귀환동작을 실현하고 밴드패스필터로써의 기능을 지니게 할 수 있다.
제11도에 제10도의 밴드패스필터의 등가회로를 나타낸다.
이 등가회로에서 전달함수를 구하고 밴드패스필터의 특성을 구하면 중심주파수(fo)는
2πfo2=gm2/{C(C+Cin)}(4)
로 나타내어진다.
"Cin"은 입력캐퍼시터의 값. "C"는 게인셀회로(31)(32)의 부하에 설치되어 있는 캐퍼시터(C1)(C2)의 값, "gm"은 게인셀회로(31)(32)의 트랜스콘덕턴스이다.
이와 같이 제10도의 밴드패스필터의 특성은 이용하여 게인셀회로의 gm과 각 캐퍼시터의 값에 의해 결정된다.
또한 제1도의 게인셀회로를 전압제어전류원으로써 이용함에 따라 이하와 같이 2차로우패스필터, 하이패스필터, 너치필터를 구성하는 것이 가능하다.
제12(a)(b)도는 로우패스필터의 구성예이다.
어느쪽 예에 있어서도 2개의 게인셀회로(41)(42)를 역병렬로 접속함에 따라 마이너스 귀환회로를 구성하고 있다.
제12(a)도는 입력단에도 게인셀회로(43)를 설치한 예이다.
제12(b)도는 입력단에 가산기(44)를 삽입한 예이다.
각각의 로우패스필터의 특성은 접속되는 캐퍼시터, 저항 및 전압제어전류원의 트랜스콘덕턴스로 결정된다.
전달함수에서 구해지는 로우패스필터의 특성을 다음식에 나타낸다.
Vout/Vin=ωo2/(s2+ωo2s/Q+ωo2)(5)
(ωo2=1/C1C2, Q=R(C1/C2)2)
이 경우에도 게인셀회로(41~43)의 트랜스콘덕턴스를 바꿈에 따라 필터의 특성을 형상에 따라서 변경하는 것이 가능하다.
제13도는 하이패스필터의 구성예이며 2개의 게인셀회로(51)(52)를 이용하고 있다.
이 하이패스필터의 전달함수에 의해 구해지는 특성을 다음식에 나타낸다.
Vout/Vin={(Cin/C1)s2}/S2+s/RC1+1/C1C2(6)
(ωo=1/C1C2, Q=R(C1/C2)2)
제14도는 너치필터의 구성예이며 3개의 게인셀회로(61~63)를 이용하여 구성되어 있다.
이 너치필터의 전달함수를 다음식에 나타낸다.
Vout/Vin={-Cin·s2/C1+1/C1C2)}/{s2+s/RC1+1/C1C2}(7)
(ωo=1/C1C2, Q=R(C1C2)2, ω22=1/CinC2)
이 전달함수에서 주파수특성, 공진특성이 정해진다.
또한 입력단에 캐퍼시터(C3)를 접속하면 올패스필터로 된다.
제15도는 본 발명의 로그변환회로를 포함하는 게인셀회로를 이용하여 구성한 임피던스 가변회로이며 2개의 게인셀회로(71)(72)를 이용하여 있다.
임피던스 가변회로란 전기적으로 저항값이나 용량값의 임피던스를 증감시킬 수 있는 회로이다.
이와 같은 임피던스 가변회로는 반도체칩내에 편입된 경우에도 용량이나 저항의 소자값을 변경하는 것이 가능하기 때문에 IC내부에서의 가변임피던스 소자로써 이용된다.
제16도는 제15도의 임피던스가변회로의 동작을 설명하기 위한 등가회로이다.
즉 제15도의 윗쪽의 게인셀회로(71)에 있어서의 전류원(CS1)(CS2)의 전류의 합계와 전류원(CS9)의 전류값의 비(I2/I1)를 α로 하면 이 게임셀회로(71)에 의해 구성되는 미분회로의 전달함수는 sCα로 된다.
한편 제15도의 아랫쪽 게인셀회로(72)에 있어서의 전류원(CS1)(CS2)의 전류의 합계와 전류원(CS9)의 전류값의 비(I4/I3)를 β로 하면 이 게인셀회로(72)의 전달함수는 -β/RE로 한다.
따라서 입력신호전압(Vin)에서 본 입력임피던스(Vi/Vi)는 저항(RE)(RX)의 값을 re, rx로 하면,
Vi/Ii=re/Crx·sCαβ)
=(re/rx)/(sCαβ)(8)
로 되어 외견상 용량성으로 되고 그때의 용량값은 캐퍼시터(C)이 용량값의 rx/rc배가 된다.
또 각 게인셀회로(61)(62)에 주어지는 전류값, 또는 전류비(α)(β)를 변화시킴에 따라 용량값의 제어가 가능하다.
이와 같이 전압제어전류원의 전압전류변환특성을 변화시킴에 따라 임피던스제어를 용이하게 실시할 수 있다.
이 경우 본 발명의 로그변환회로를 포함하는 게인셀회로는 gm을 확대할 수 있는 동시에 2개의 전압제어 전류원의 전압전류변환특성은 각각 독립적으로 변경하는 것이 가능하기 때문에 전류비를 변환시키는 범위를 또한 확대할 수 있다.
또한 임피던스 가변회로를 저항, 트랜지스터에 의한 가변저항소자, 캐퍼시터, 인덕터를 단독으로 접속하여 구성하는 것도 가능하며, 또 이들 조합에 의해 임피던스부분을 구성하는 것도 가능하다.
제17도는 본 발명의 로그변환회로를 이용하여 구성한 4상한 곱셈기이며 2개의 로그변환회로(81)(82)와 역로그변환회로의 기능을 갖는 곱셈회로(83)에 의해 구성되어 있다.
이 경우 곱셈기의 출력으로써 로그변환회로(81)(82)의 입력신호(Vin1)(Vin2)의 곱에 비례한 신호가 얻어진다.
이 곱셈기는 2개의 입력신호(Vin1)(Vin2)로써 주파수가 다른 신호를 입력으로 하면 변조기로써도 가능할 수 있다.
또 2개의 입력신호(Vin1)(Vin2)로써 주파수가 같은 신호를 입력으로 하면 양신호의 위상차를 검출하는 위상차검출기(위상비교기)로써도 사용할 수 있고 PLL(페이즈도 록트루프)에 있어서의 위상비교기로써도 이용가능하다.
또한 이 곱셈기는 변조신호의 검파(檢波)를 위한 동기검파기와 주파수 콘버터인 믹서로써도 이용할 수 있다.
제20도는 제3실시예에 관련되는 로그변환회로를 포함하는 게인셀회로의 기본구성을 나타내는 도면이며 제1도의 게인셀회로와 똑같이 입력단에 설치된 로그변환회로(10)와 출력단에 설치된 역로그변환회로(15)로 이루어진다.
로그변환회로(10)에 있어서 npn트랜지스터(Q11)(Q12)는 입력신호를 증폭하기 위한 차동입력단을 구성하고 베이스는 입력단자(11)(12)에 각각 접속되고 콜렉터는 부하인 전류원(CS11)(CS12)을 각각 통하여 제1전원단인 플러그전원(Vcc)에 접속되어 있다.
트랜지스터(Q11)(Q12)의 콜렉터는 로그특성을 부여하기 위한 npn트랜지스터(Q13)(Q14)의 베이스에 접속되어 있다.
트랜지스터(Q13)(Q14)의 콜렉터는 트랜지스터(Q11)(Q12)의 에미터에 각각 접속되는 동시에 임피던스소자인 디제네레이션저항(RE)의 양단에 각각 접속되어 있다.
또 트랜지스터(Q13)(Q14)의 에미터는 서로 결합되고 공통의 레벨시프트회로(LS10)를 통하여 전원(Vcc)에 접속되어 있다.
트랜지스터(Q13)(Q14)의 베이스는 로그변환회로(10)의 출력단자(13)(14)에 각각 접속되고 해당 출력단자(13)(14)는 출력단의 로그변환회로(15)의 입력단인 트랜지스터(Q15)(Q16)의 베이스에 접속되어 있다.
역로그변환회로(15)는 차동증폭회로를 구성하고 트랜지스터(Q15)(Q16)의 콜렉터는 부하인 전류원(CS15)(CS16)을 각각 통하여 제2전원단인 접지전위점(GND)에 접속되어 잇다.
또 트랜지스터(Q15)(Q16)의 에미터는 서로 결합되고 공통의 전류원(CS17)을 통하여 전원(Vcc)에 접속되어 있다.
트랜지스터(Q15)(Q16)의 콜렉터간에서 게인셀회로의 출력신호(Vout)가 추출된다.
여기에서 제20도와 제1도의 기본적인 상이점은 제1도의 트랜지스터(Q3)(Q4)에 상당하는 트랜지스터(Q13)(Q14)가 npn트랜지스터로 바꿔놓여져 있는 것이다.
따라서 그 기본동작 및 작용효과는 제1도와 똑같이 때문에 설명을 생략한다.
제21도는 제20도를 변경시킨 제4실시예에 관련되는 게인셀회로이며 전류의 반환회로를 이용하고, 특히 저전압동작을 가능하게 한 예이다.
제21도에 있어서 전류반환회로는 npn트랜지스터(Q31)(Q32)와 다이오드(D31)(D32) 및 레벨시프트회로(LS31)에 의해 구성되어 있다.
레벨시프트회로(LS31)를 설치한 대신에 제21도에 있어서의 로그변환회로(10)에 있어서는 레벨시프트회로(LS10)를 제거하여 트랜지스터(Q13)(Q14)의 에미터를 전원(Vcc)에 직접 접속하고 있다.
역로그변환회로는 제20도의 트랜지스터(Q15)(Q16) 및 전류원(CS15~CS17)에 상당하는 트랜지스터(Q33)(Q34) 및 전류원(CS31~CS33)에 의해 구성되고 그 입력단인 트랜지스터(Q33)(Q34)의 베이스는 전류반환 회로에 있어서의 트랜지스터(Q31)(Q32)의 콜렉터에 접속되어 있다.
전류반환회로에 있어서는 트랜지스터(Q13)(Q14)의 베이스·에미터간 전압이 트랜지스터(Q32)(Q32)에 의해 전압전류변환되고, 또한 트랜지스터(Q31)(Q32)의 콜렉터전류가 다이오드(D31)(D32)에서 전류전압변환됨에 따라 입력신호전압(Vin)이 로그변환된 전압으로 된다.
그리고 이 전류반환회로의 출력전압이 출력단의 역로그변환회로에 있어서의 트랜지스터(Q15)(Q16)의 베이스에 입력됨에 따라 입력신호전압(Vin)에 대하여 선형의 출력신호(Vout)가 추출된다.
본 실시예의 게인셀회로에 있어서는,
입력신호전압의 하한 : Vbe+Vce
입력신호전압의 상한 : Vcc-Vce
이며 신호의 증폭에 이용할 수 있는 입력신호의 전압진폭값(Vsig)은,
Vsig=(Vcc + Vce) - (Vbe+Vce)
=Vcc - (Vbe+2Vce)(9)
로 나타내어진다.
이것보다 입력신호의 전압진폭값(Vsig)에 대하여 필요한 전압의 최소값은,
Vcc=Vsig+Vbc+2Vcc(10)
이며 이는 종래보다 약 0.3V 낮은 값으로 된다.
제22도는 제5실시예에 관련되는 로그변환회로이며 제20도에 있어서의 트랜지스터(Q13)(Q14)를 게인을 갖는 커렌트밀러회로로 구성한 예이다.
즉 제1 커렌트밀러회는 pnp트랜지스터(Q41)(Q42)에 의해 구성되고 그 입력단인 다이오드접속된 트랜지스터(Q41)의 베이스 및 콜렉터는 트랜지스터(Q11)의 콜렉터에 접속되고 출력단인 트랜지스터(Q42)의 콜렉터는 저항(RE)의 일단에 접속되어 있다.
제2 커렌트밀러회로도 똑같이 pnp트랜지스터(Q43)(Q44)에 의해 구성되고 그 입력단인 다이오드접속된 트랜지스터(Q43)의 베이스 및 콜렉터는 트랜지스터(Q12)의 콜렉터에 접속되고 출력단인 트랜지스터(Q44)의 콜렉터는 저항(RE)의 타단에 접속되어 있다.
그리고 트랜지스터(Q44)(Q42)의 각각 트랜지스터(Q41)(Q43)의 n(n>1)배의 에미터면적을 갖고 있으며 이에따라 각 커렌트밀러회로는 전류게인을 지니고 있다.
또한 커렌트밀러회로에 게인을 갖게하는 수법으로써는 트랜지스터(Q41)(Q42)끼리 및 트랜지스터(Q43)(Q44)끼리의 에미터면적을 다르게하는 제1수법외에 트랜지스터(Q41)(Q42) 및 (Q43)(Q44)의 각각의 에미터 저항비를 바꾸는 제2수법, 또는 이들 제1 및 제2 수법의 조합 등이 있다.
전류게인의 값은 전압전류변환의 선형성개선을 위해 충분한 값을 얻을 수 있으면 좋고 게인의 값은 중요하지 않다.
제23도는 제6실시예에 관련되는 로그변환회로이며 전류증폭용의 트랜지스터(Q53)(Q54)에 로그특성을 부여하기 위한 트랜지스터(Q11)(Q12)와 같은 종류의 트랜지스터인 npn트랜지스터를 이용하고 있다.
즉 트랜지스터(Q53)(Q54)의 베이스는 트랜지스터(Q11)(Q12)의 콜렉터에 각각 접속되고 콜렉터는 전압전류변환용의 다이오드(D51)(D52)에 각각 접속되며 에미터는 레벨시프트회로(LS52)(LS51)를 통하여 트랜지스터(Q12)(Q11)의 에미터에 각각 접속되어 있다.
레벨시프트회로(LS52)(LS51)는 입력신호(Vin)로써 큰 진폭의 신호전압이 입력되었을때의 트랜지스터(Q11)(Q12)의 포화를 방지하기 위한 것이다.
또 본 실시예에서는 트랜지스터(Q51)(Q52)의 베이스·에미터간 전압을 출력으로 하여 추출하는 대신에 다이오드(D51)(D52)를 이용하여 트랜지스터(Q51)(Q52)의 콜렉터전류를 전류전압변환하도록 하여 다이오드(D51)(D52)의 차례방향전압이 전류에 대하여 로그관계에 있는 것을 이용하여 로그특성을 실현하고 있다.
제24도는 제7실시예에 관련되는 로그변환회로이며 입력단자(11)(12)에 차동증폭기(91)(92)의 반전입력단자가 접속되고 차동증폭기(91)(92)의 출력단자가 로그특성부여를 위한 트랜지스터(Q61)(Q62)의 베이스에 접속되어 있다.
트랜지스터(Q61)(Q62)의 콜렉터는 부하인 전류원(CS61)(CS52)을 각각 통하여 전원(Vcc)에 접속되는 동시에 차동증폭기(91)(92)의 비반전입력단자에 접속되고 귀환이 실시되고 있다.
또 트랜지스터(Q61)(Q62)의 에미터는 서로 결합되고 공통의 레벨시프트회로(LS60)를 통하여 접지전위점(GND)에 접속되어 있다.
이 로그변환회로에서는 차동증폭기(91)(92)의 비반전입력단자의 전위가 입력단자(11)(12)의 전위(Vin+)(Vin-)와 동등해지도록 귀환이 걸리기 때문에 전류원(CS61)(CS62)의 전류값을 동등하게 하고, 또 트랜지스터(Q61)(Q62)의 콜렉터전류를 Ic61, Ic62, 트랜지스터(Q61)(Q62)의 베이스·에미터간 전압을 Vbe61, Vbe62로 하면 다음식의 관계가 성립한다.
Ic62-Ic61=(Vin+-Vin-)/Z(11)
Vbe61=VT·1n(Ic61/Is)
Vbe62=VT·1n(Ic62/Is)
다만, VT는 온도전압, Is는 세츄레이션전류(12) 즉 트랜지스터(Q61)(Q62)의 베이스·에미터간 전압은 입력신호가 로그변환된 것으로 되고 이것이 출력단자(13)(14)간에서 출력신호로서 추출된다.
본 실시예에 있어서도 입력신호(Vin)를 차동증폭기(91)(92)로 증폭한 후, 또한 트랜지스터(Q61)(Q62)로 증폭하고 임피던스소자(Z)를 구동하는 전류를 선형화함에 따라 동작전류를 증가시키지 않고 정밀도 좋은 로그특성이 얻어진다.
또 제18도에 나타낸 종래예와 같이 트랜지스터(Q1)(Q2)의 베이스·에미터간 전압(Vbe)이 2단 세로쌓기로 되는 일은 없고 동작전압을 그만큼 낮게 할 수 있다.
제25도는 제24도의 실시예를 변형한 제8실시예에 관련되는 로그변환회로이며 트랜지스터(Q61)(Q62)와 임피던스소자(Z)사이에 베이스접지의 트랜지스터(Q63)(Q64)를 개재시키고 있는 점이 제24도와 다르다.
즉 트랜지스터(Q61)(Q62)의 콜렉터에 트랜지스터(Q63)(Q64)의 에미터가 접속되고 트랜지스터(Q63)(Q64)의 콜렉터는 전원(Vcc)에 접속되는 동시에 임피던스소자(Z)의 양단에 접속되어 있다.
트랜지스터(Q63)(Q64)의 베이스에는 적당한 직류바이어스(VB)가 주어져 있다.
그리고 트랜지스터(Q63)(Q64)의 콜렉터에서 차동증폭기(91)(92)의 반전입력단자에 귀환이 실시되고 있다.
제26도는 제24도의 실시예를 변형한 제9실시예에 관련되는 로그변환회로이며 출력신호의 추출방법을 바꾼 것이다.
즉 제26도에서는 트랜지스터(Q61)(Q62)의 에미터와 접지전위점(GND)사이에 레벨시프트회로(LS61)(LS62)와 다이오드(D61)(D62)가 직렬로 각각 접속되고 레벨시프트회로(LS61)(LS62)와 다이오드(D61)(D62)의 접속점이 출력단자(13)(14)에 접속되어 있다.
이와같이 본 실시예에서는 트랜지스터(Q61)(Q62)의 베이스·에미터간 전압을 출력으로써 추출하는 대신에 다이오드(D61)(D62)를 이용하여 트랜지스터(Q61)(Q62)의 에미터전류를 전류전압변환하고 다이오드(D51)(D52)의 차례방향전압이 전류에 대하여 로그관계에 있는 것을 이용하여 입력단자(11)(12)간에 입력된 입력신호를 로그변환 출력신호를 추출하고 있다.
제27도는 제24도의 실시예를 보다 구체화한 제10실시예에 관련되는 로그변환회로이며 제24도에 있어서의 차동증폭기(91)(92)를 구체적으로 나타내고 있다.
즉 차동증폭기(91)는 에미터가 서로 결합된 트랜지스터(Q71)(Q72)와 트랜지스터(Q71)의 콜렉터부하인 전류원(CS71) 및 트랜지스터(Q71)(Q72)의 에미터에 접속된 전류원(CS72)으로 이루어지고 차동증폭기(92)는 에미터가 서로 접속된 전류원(CS74)으로 이루어진다.
또한 Cc는 위상보상용 캐퍼시터이다.
본 실시예에 따르면 저전압동작이 가능한 동시에 주파수특성이 좋은 npn트랜지스터만을 이용하여 회로를 구성할 수 있는 잇점이 있다.
제28도는 제11도의 실시예에 관련되는 로그변환회로이며 제27도에 있어서의 트랜지스터(Q71)(Q72)의 콜렉터부하인 전류원(CS71)(CS73)을 트랜지스터(Q75)(Q76) 및 (Q77)(Q78)에 의한 커렌트밀러회로로 바꿔 놓은 것이다.
본 실시예에 의해서도 저전압동작이 가능한 로그변환회로를 얻을 수 있다.
제29도는 제25도의 로그변환회로를 이용하여 구성한 4상한 곱셈기이며 2개의 로그변환회로(101)(102)와 역로그변환회로의 기능을 갖는 곱셈회로(103)에 의해 구성되어 있다.
이경우 곱셈기의 출력으로써는 로그변환회로(101)(102)의 입력신호 Vin1(Vin1+-Vin1-), Vin2(Vin2+-Vin2-)의 곱에 비례한 신호가 얻어진다.
다음으로 본 발명의 로그변환회로에 조합하여 게인셀회로를 구성하는 역로그변환회로로써 가장 적절한 차동증폭회로의 실시예에 대하여 설명한다.
전원전압이 리플에 대한 제거비(PSRR)가 양호한 차동증폭회로의 예로써 일본 특공소 62-34283로에 기재된 제30도에 나타내는 바와같은 차동증폭회로가 있다.
이 회로는 4개의 에미터가 공통접속된 바이폴라트랜지스터(P1~P4)를 차동증폭단에 이용하고 트랜지스터(P5)(P6)와 다이오드(D5)(D6)(실제로는 다이오드 접속된 트랜지스터)에 의한 2쌍의 커렌트밀러회로를 차동증폭단의 부하로 함에 따라서 높은 PSRR을 실현하고 있다.
이 차동증폭회로를 Ic화하는 것을 생각한 경우 pnp트랜지스터인 P5, P6, D5, D6로써는 바티컬타입의 것을 이용하면 코스트의 상승에 연계되기 때문에 주파수특성이 현저히 나쁜 라테럴타입의 것을 이용하는 일이 많다.
이 경우 차동증폭회로의 주파수특성은 ft(트랜지스터의 차단주파수)가 높은 npn트랜지스터가 아니고 ft가 낮은 pnp트랜지스터의 성능에 의해 제한되기 때문에 높은 주파수에서는 동작할 수 없다는 결점이 있다.
이하 이와같은 결점을 제거하여 부하에 ft가 낮은 pnp트랜지스터를 이용해도 양호한 주파수특성이 얻어지고 고속동작이 가능한 본 발명에 의한 차동증폭회로에 대하여 설명한다.
제31도는 본 발명의 한 실시예에 관련되는 차동증폭회로이며 제30도에 있어서의 트랜지스터(P5)(P6)의 베이스를 접속한 것이 특징이다.
이 차동증폭회로에 의하면 입력단자(202)(202)간에 입력신호가 입력된 경우 트랜지스터(P1)(P3)의 콜렉터를 흐르는 교류출력전류는 값이 동등하고 극성이 반대이기 때문에 합계는 항상 일정하다.
이때문에 트랜지스터(P5)(P6)는 베이스전위가 일정하게 지켜지기 때문에 콜렉터의 출력전류는 일정해지고 신호를 증폭하기 위해 ft가 낮은 pnp트랜지스터(P5)(P6)의 베이스·에미터간 기생용량을 차지할 필요가 없기 때문에 주파수특성을 악화시키는 일은 없다.
즉 차동증폭회로 전체의 주파수특성은 ft가 높은 npn트랜지스터(P1~P4)에 의해 결정되는 고주파까지 동작할 수 있다.
다만 이득에 대해서는 제30도의 회로의 절반이 된다.
제32도는 제2실시예에 관련되는 차동증폭회로이다
제31도에서는 트랜지스터(P1~P4)의 에미터를 모두 공통으로 접속했지만 본 실시예에서는 트랜지스터(P1)와 (P2)(P3)와 (P4)의 각 에미터를 공통으로 접속하여 전류원(CS1)(CS2)에 의해 전류를 공급하는 용도로 한 것이며 제30도와 똑깥은 동작이 얻어진다.
제33도는 제3실시예에 관련되는 차동증폭회로이며 트랜지스터(P5~P8)와 전원(Vcc)사이에 저항(R1~R4)를 삽입함에 따라 출력잡음의 저하와 출력저항의 증대를 꾀한 예이다.
또 본 실시예에서는 트랜지스터(P2)(P3)(P5)(P6)가 공통접속한 콜렉터와 트랜지스터(P5~P8)가 공통접속한 베이스사이에 이득인 1인 전압버퍼회로(205)와 레벨시프트회로(206)를 직렬로 접속하고 있다.
전압버퍼회로(205)는 트랜지스터(P5~P8)의 베이스전류의 보상을 실시하기 위한 것이며 레벨시프트회로(206)는 트랜지스터(P5)(P6)의 콜렉터전압과(P7)(P8)의 콜렉터전압을 동등하게 함에 따라 어리전압에 의한 출력전류의 오프셋을 보상하기 위한 것이다.
제34도는 제33도의 차동증폭회로를 보다 구체적으로 나타내는 실시예이며 제33도에 있어서의 전압버퍼회로(205)를 트랜지스터(P9)에 의한 에미터폴로워에 의해 실현하고 있다.
제35도는 제33도의 차동증폭회로를 보다 구체적으로 나타내는 실시예이며 제33도에 있어서의 전압버퍼회로(205)를 제34도와 똑같이 트랜지스터(P9)에 의한 에미터폴로워에 의해 실현하고, 또한 제33도에 있어서의 레벨시프트회로(206)를 다이오드접속한 트랜지스터(P10)에 의해 실현하고 있다.
제36도는 트랜지스터(P1~P4)에 에미터저항(R1~R4)을 각각 접속한 것이다.
이와같이하면 입력신호의 보다 넓은 전압진폭범위에 걸쳐서 동작할 수 있고 게인셀회로에 이용한 경우에는 선형 동작범위를 확대하는 것이 가능하게 된다.
제37도는 제31도의 바이폴라트랜지스터를 FET로 바꿔놓은 차동증폭회로이다.
이 경우 전류에 대한 트랜스콘덕턴스는 다르지만 기본적으로 제31도와 똑같은 효과가 얻어진다.
제38도는 게인셀회로의 출력단의 역로그변환회로에 제33도의 차동증폭회로를 이용한 예이며 입력단에는 제18도에 나타낸 종래의 로그변환회로를 조합하고 있다.
제39도는 똑같이 게인셀의 출력단의 역로그변환회로에 제33도의 차동증폭회로를 이용한 예이며 입력단에는 제1도의 기본구성을 갖는 본 발명에 기인하는 로그변환회로를 조합하고 있다.
이와같이 본 발명에 따르면 차동증폭단의 트랜지스터의 콜렉터부하에 ft가 낮은 pnp트랜지스터로 구성되는 커렌트밀러회로를 이용해도 pnp트랜지스터의 주파수특성에 영향받지 않는 양호한 주파수특성을 갖고 고속동작이 가능한 차동증폭회로를 제공할 수 있다.
또한 본 발명에 있어서 바이폴라트랜지스터는 MOS트랜지스터로 바꿔놓는 것이 가능하다.

Claims (14)

  1. 베이스가 제1 및 제2 입력단자에 각각 접속되고 콜렉터가 부하를 통하여 제1전원단에 접속된 제1 및 제2 트랜지스터; 콜렉터가 상기 제1 및 제2 트랜지스터의 에미터에 각각 접속되고, 에미터가 서로 결합되는 동시에 제2전원단에 접속된 제3 및 제4 트랜지스터; 상기 제1 트랜지스터의 에미터 제3 트랜지스터의 콜렉터와 상기 제2 트랜지스터의 에미터 및 제4 트랜지스터의 콜렉터 사이에 접속된 임피던스소자; 상기 제1 및 제2 트랜지스터의 콜렉터에서 상기 제3 및 제4 트랜지스터의 베이스에 귀환을 실시하는 제1 및 제2 귀환수단; 및 상기 제3 및 제 4트랜지스터의 각각에 베이스와 에미터간의 전압차이에 따른 출력신호가 출력되는 출력수단을 구비한 것을 특징으로 하는 로그변환회로.
  2. 입력신호를 증폭하는 제1 및 제2 증폭수단; 상기 제1 및 제2증폭수단의 출력단에 베이스가 각각 접속되고 에미터가 서로 결합되어 콜렉터에서 상기 제1 및 제2 증폭수단에 각각 귀환이 실시된 제1 및 제2 트랜지스터; 상기 제1 트랜지스터의 콜렉터와 상기 제2 트랜지스터의 콜렉터 사이에 접속된 임피던스소자; 및 상기 제1 및 제2 트랜지스터의 베이스와 에미터간의 전압차이에 따라 출력신호가 출력되는 출력수단을 구비한 것을 특징으로 하는 로그변환회로.
  3. 베이스가 제1 및 제2 입력단자에 각각 접속되고 콜렉터가 부하를 통하여 제1전원단에 접속된 제1 및 제2 트랜지스터; 콜렉터가 상기 제1 및 제2 트랜지스터의 에미터에 각각 접속되고, 에미터가 서로 결합되어 있으며 동시에 제2전원단에 접속된 제3 및 제4 트랜지스터; 상기 제1 트랜지스터의 에미터 및 제3 트랜지스터의 콜렉터와 상기 제2 트랜지스터의 에미터 및 제4 트랜지스터의 콜렉터 사이에 접속된 임피던스소자; 상기 제1 및 제2 트랜지스터의 콜렉터에서 상기 제3 및 제4 트랜지스터의 베이스에 귀환을 실시하는 제1 및 제2 귀환수단; 상기 제3 및 제 4트랜지스터의 각각에 베이스와 에미터간의 전압차이에 따라 출력신호가 출력되는 출력수단; 및 상기 출력수단에서 나온 출력신호를 입력으로 하는 역로그변환회로를 포함하여 이루어지는 것을 특징으로 하는 가변이득회로.
  4. 입력신호를 증폭하는 제1 및 제2 증폭수단; 상기 제1 및 제2증폭수단의 출력수단에 베이스가 각각 접속되어 에미터가 서로 결합되고 콜렉터에서 상기 제1 및 제2 증폭수단에 각각 귀환이 실시된 제1 및 제2 트랜지스터; 상기 제1 트랜지스터의 콜렉터와 상기 제2 트랜지스터의 콜렉터 사이에 접속된 임피던스소자; 상기 제1 및 제2 트랜지스터의 베이스와 에미터간의 전압차이에 따라 출력신호가 출력되는 출력수단; 및 상기 출력수단에서 나온 출력신호를 입력으로 하는 역로그변환회로를 포함하여 이루어지는 것을 특징으로 하는 가변이득회로.
  5. 입력신호를 수신하고 상기 입력신호를 증폭하는 한쌍의 제1 및 제2 차동증폭수단; 상기 제1 및 제2 차동증폭수단의 제2입력과 연결된 임피던스소자; 및 상기 제1 및 제2 차동증폭수단과 결합하는 한쌍의 트랜지스터를 구비하고, 상기 차동증폭수단에는 상기 입력신호와 결합된 제1입력, 상기 제2입력 및 출력이 있고, 상기 한쌍의 트랜지스터에는 상기 제1 및 제2 차동증폭수단의 상기 출력과 결합하는 제어전극, 그라운드전위와 결합하는 제1전류 전극, 및 상기 제1 및 제2 노드를 상기 임피던스소자 및 상기 제1 및 제2 차동증폭수단의 상기 제2입력과 연결하는 제2전류 전극이 있는 것을 특징으로 하는 로그변환회로.
  6. 제5항에 있어서, 상기 임피던스소자는 저항소자를 포함하고 있는 것을 특징으로 하는 로그변환회로.
  7. 제5항에 있어서, 상기 차동증폭수단의 상기 제1입력은 역변환 입력이고, 상기 차동증폭수단의 상기 제2입력은 비역변환 입력인 것을 특징으로 하는 로그변환회로.
  8. 제5항에 있어서, 상기 차동증폭수단은 한쌍의 차동 트랜지스터를 포함하는 것을 특징으로 하는 로그변환회로.
  9. 제8항에 있어서, 상기 차동 트랜지스터의 부하는 전류원인 것을 특징으로 하는 로그변환회로.
  10. 제8항에 있어서, 상기 차동 트랜지스터의 부하는 능동 부하인 것을 특징으로 하는 로그변환회로.
  11. 제1전위와 제2전위 사이에 연결된 한쌍의 트랜지스터; 상기 트랜지스터의 제2전류 전극과 결합하는 제1 및 제2 노드가 있는 임피던스소자; 및 외부에서 공급된 입력신호를 수신하고, 상기 임피던스소자의 상기 제1 및 제2 노드에서 발생할 상기 입력신호간의 전위차이를 나타내는 전압을 일으키는 전압발생수단을 구비하고, 상기 한쌍의 트랜지스터에는, 서로 연결되어 있고 상기 제1 및 제2 전위중 하나와 결합하는 제1전류 전극, 상기 제1 및 제2전위의 다른 하나와 결합하는 제2 전류 전극, 및 전자회로의 출력단자와 결합하는 제어전극이 있는 것을 특징으로 하는 전자회로.
  12. 제11항에 있어서, 상기 전압발생수단은 입력신호를 수신하고 상기 입력신호를 증폭하는 한쌍의 제1 및 제2 차동증폭수단을 포함하는 것을 특징으로 하는 전자회로.
  13. 제12항에 있어서, 상기 한쌍의 트랜지스터의 제1전류 전극과 상기 제1 및 제2전위중 하나 사이에 레벨시프트회로를 더 구비하는 것을 특징으로 하는 전자회로.
  14. 제12항에 있어서, 상기 제1 및 제2 차동증폭기 각각은 한쌍의 차동 트랜지스터를 포함하는 것을 특징으로 하는 전자회로.
KR1019920023451A 1991-12-05 1992-12-05 로그변환회로 KR970008536B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP32187391 1991-12-05
JP91-321873 1991-12-05
JP19400192 1992-07-21
JP92-194001 1992-07-21
JP20548692A JP3333239B2 (ja) 1991-12-05 1992-07-31 可変利得回路
JP92-205486 1992-07-31

Publications (2)

Publication Number Publication Date
KR930015349A KR930015349A (ko) 1993-07-24
KR970008536B1 true KR970008536B1 (ko) 1997-05-24

Family

ID=27326846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023451A KR970008536B1 (ko) 1991-12-05 1992-12-05 로그변환회로

Country Status (3)

Country Link
US (2) US5465070A (ko)
JP (1) JP3333239B2 (ko)
KR (1) KR970008536B1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627461A (en) * 1993-12-08 1997-05-06 Nec Corporation Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect
EP0726652B1 (en) * 1995-02-10 2001-10-17 Alcatel Linear tunable Gm-C integrator
US5570052A (en) * 1995-06-07 1996-10-29 Philips Electronics North America Corporation Detection circuit with differential input and hysteresis proportional to the peak input voltage
US5736885A (en) * 1995-06-26 1998-04-07 Wietecha; Stanley Frank Offset adjustment for fully differential amplifiers
JPH1051248A (ja) * 1996-07-31 1998-02-20 Mitsumi Electric Co Ltd 差動増幅回路
FR2756680B1 (fr) * 1996-11-29 1999-02-12 Sgs Thomson Microelectronics Amplificateur a transconductance a dynamique elevee et faible bruit
JP3534375B2 (ja) * 1997-01-17 2004-06-07 株式会社ルネサステクノロジ 差動回路を含む電子回路
US5801524A (en) * 1997-05-27 1998-09-01 International Business Machines Corporation Voltage controlled current source for low voltage applications
US5917379A (en) * 1997-07-31 1999-06-29 Lucent Technologies Inc. Broadband linear transconductance amplifier with resistive pole-splitting compensation
JPH11103237A (ja) * 1997-09-29 1999-04-13 Sony Corp ハイインピーダンス回路
IT1305636B1 (it) * 1998-02-27 2001-05-15 Sgs Thomson Microelectronics Amplificatore differenziale integrato a basso rumore per segnali ac
US6369618B1 (en) * 1999-02-12 2002-04-09 Texas Instruments Incorporated Temperature and process independent exponential voltage-to-current converter circuit
US6208187B1 (en) * 1999-06-04 2001-03-27 Stmicroelectronics, Inc. Comparator circuit with built-in hysteresis offset
US6118340A (en) * 1999-07-26 2000-09-12 Burr-Brown Corporation Low noise differential input, differential output amplifier and method
US6163198A (en) * 1999-07-26 2000-12-19 Maxim Integrated Products, Inc. Log-linear variable gain amplifiers and amplifier control apparatus and methods
US6529059B1 (en) * 2000-07-26 2003-03-04 Agere Systems Inc. Output stage ESD protection for an integrated circuit
JP4527266B2 (ja) * 2000-11-13 2010-08-18 旭化成エレクトロニクス株式会社 可変利得増幅器
US6664855B2 (en) * 2001-06-04 2003-12-16 U.S. Monolithics, L.L.C. MMIC driver amplifier having zig-zag RF signal flow
US6774715B2 (en) * 2001-06-29 2004-08-10 Xanoptix Inc. BiCMOS AC filter circuit
US7831151B2 (en) * 2001-06-29 2010-11-09 John Trezza Redundant optical device array
AU2002320455A1 (en) * 2001-06-29 2003-06-30 Xanoptix, Inc. Bicmos ac filter circuit
JP3917571B2 (ja) * 2003-09-05 2007-05-23 株式会社東芝 差動回路とそれを用いたトランスコンダクタ
JP3962011B2 (ja) * 2003-12-15 2007-08-22 株式会社東芝 増幅回路
US7602246B2 (en) * 2004-06-02 2009-10-13 Qualcomm, Incorporated General-purpose wideband amplifier
US7242237B2 (en) * 2004-06-25 2007-07-10 International Business Machines Corporation Supply switch circuit for implementing a switchable on-chip high voltage supply
US7233174B2 (en) * 2004-07-19 2007-06-19 Texas Instruments Incorporated Dual polarity, high input voltage swing comparator using MOS input transistors
ITTO20050195A1 (it) * 2005-03-25 2006-09-26 St Microelectronics Srl Dispositivo amplificatore a topologia completamente differenziale con retroazione di modo comune in uscita e relativo metodo di controllo
JP4217247B2 (ja) 2005-07-07 2009-01-28 パナソニック株式会社 可変トランスコンダクタンス回路
WO2008032602A1 (fr) * 2006-09-12 2008-03-20 Pioneer Corporation Circuit inverseur
JP2008145269A (ja) 2006-12-11 2008-06-26 Denso Corp センサ装置
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
JP5088238B2 (ja) * 2008-05-30 2012-12-05 富士通株式会社 増幅器
DE102008038840A1 (de) * 2008-08-13 2010-02-18 Texas Instruments Deutschland Gmbh Integrierte Treiberschaltung für regulierten Strom
JP2010086056A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 定電流回路
US7948297B1 (en) * 2008-11-17 2011-05-24 Hrl Laboratories, Llc Circuits and methods to minimize thermally generated offset voltages
US8432182B2 (en) 2009-03-30 2013-04-30 Analog Devices, Inc. USB isolator with advanced control features
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI479803B (zh) * 2012-03-14 2015-04-01 Novatek Microelectronics Corp 輸出級電路
RU2592719C2 (ru) 2012-03-16 2016-07-27 Интел Корпорейшн Генератор опорного напряжения с низким импедансом
US8970301B2 (en) * 2013-05-20 2015-03-03 Analog Devices, Inc. Method for low power low noise input bias current compensation
US9374050B1 (en) 2014-07-08 2016-06-21 Linear Technology Corporation Level-shifting amplifier
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
US10523165B2 (en) * 2017-01-26 2019-12-31 Analog Devices, Inc. Common mode feedback circuit with backgate control
CN107479620B (zh) * 2017-08-03 2019-04-05 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种平方根项跨导电路
US10284189B1 (en) * 2017-12-04 2019-05-07 Sea Sonic Electronics Co., Ltd. Redundant isolating switch control circuit
US10897250B2 (en) * 2018-11-16 2021-01-19 Transportation Ip Holdings, Llc Systems and methods for controlling dynamic avalanche in switching devices
US11204635B2 (en) 2019-09-23 2021-12-21 International Business Machines Corporation Droop detection using power supply sensitive delay
US10833653B1 (en) * 2019-09-23 2020-11-10 International Business Machines Corporation Voltage sensitive delay
US11152920B2 (en) 2019-09-23 2021-10-19 International Business Machines Corporation Voltage starved passgate with IR drop
US11281249B2 (en) 2019-09-23 2022-03-22 International Business Machines Corporation Voltage sensitive current circuit
US11863181B2 (en) * 2021-09-22 2024-01-02 Nxp Usa, Inc. Level-shifter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745374A (en) * 1972-01-26 1973-07-10 Us Navy Logarithmic amplifier and limiter
US4004141A (en) * 1975-08-04 1977-01-18 Curtis Douglas R Linear/logarithmic analog multiplier
SE405515B (sv) * 1975-09-25 1978-12-11 Siemens Ag Anordning for inmatning och kodning av datatecken
US4048577A (en) * 1976-05-07 1977-09-13 Hewlett-Packard Company Resistor-controlled circuit for improving bandwidth of current gain cells
US4390848A (en) * 1981-02-12 1983-06-28 Signetics Linear transconductance amplifier
JPS61173506A (ja) * 1985-01-28 1986-08-05 Iwatsu Electric Co Ltd 差動増幅器
JPH0738557B2 (ja) * 1985-03-29 1995-04-26 ソニー株式会社 アクテイブフイルタ−回路
US4631745A (en) * 1985-04-26 1986-12-23 Motorola, Inc. Analog divider with minimal phase distortion
US4675594A (en) * 1986-07-31 1987-06-23 Honeywell Inc. Voltage-to-current converter
JP3058935B2 (ja) * 1991-04-26 2000-07-04 株式会社東芝 基準電流発生回路
US5157350A (en) * 1991-10-31 1992-10-20 Harvey Rubens Analog multipliers

Also Published As

Publication number Publication date
JPH0690127A (ja) 1994-03-29
JP3333239B2 (ja) 2002-10-15
KR930015349A (ko) 1993-07-24
US5465070A (en) 1995-11-07
US5610547A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
KR970008536B1 (ko) 로그변환회로
JP2766264B2 (ja) 差動増幅回路
KR100214456B1 (ko) 개선된 선형성과 신호 대 잡음비를 가지는 트랜스콘덕턴스 소자에 근거한 쌍극성 차동 소자
JP3088262B2 (ja) 低歪差動増幅回路
US4240040A (en) Operational amplifier
US4780690A (en) Filter arrangement having a transconductance circuit
JP3390093B2 (ja) 差動増幅器
JPH04273610A (ja) 集積回路用フィルタ回路
EP0142081A2 (en) Signal processing circuit
US4629973A (en) Current stabilizing circuit operable at low power supply voltages
US4872209A (en) Integratable amplifier circuit having frequency responsive negative feedback
US5495201A (en) Transconductor stage
US5132640A (en) Differential current amplifier circuit
US3530391A (en) Differential amplifier
US5859566A (en) Electronic circuit comprising complementary transconductors for filters and oscillators
JP6673645B2 (ja) 差動増幅器
JP3114927B2 (ja) 電流供給回路とこれを用いたフィルター回路
JPS646583Y2 (ko)
EP0673111A1 (en) Differential pair arrangement
JP4221131B2 (ja) 可変利得増幅回路
JPH01126816A (ja) 広帯域可変利得増幅回路
RU164172U1 (ru) Интегральный усилитель с расширенным динамическим диапазоном
JP2693861B2 (ja) 増幅回路
JPH0546792A (ja) 掛算回路
JPS6121857Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee