KR0133390B1 - 트랜지스터 바이어스 회로 - Google Patents

트랜지스터 바이어스 회로

Info

Publication number
KR0133390B1
KR0133390B1 KR1019950009259A KR19950009259A KR0133390B1 KR 0133390 B1 KR0133390 B1 KR 0133390B1 KR 1019950009259 A KR1019950009259 A KR 1019950009259A KR 19950009259 A KR19950009259 A KR 19950009259A KR 0133390 B1 KR0133390 B1 KR 0133390B1
Authority
KR
South Korea
Prior art keywords
terminal
transistor
resistor
amplifier
drain
Prior art date
Application number
KR1019950009259A
Other languages
English (en)
Other versions
KR960039598A (ko
Inventor
송원철
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950009259A priority Critical patent/KR0133390B1/ko
Publication of KR960039598A publication Critical patent/KR960039598A/ko
Application granted granted Critical
Publication of KR0133390B1 publication Critical patent/KR0133390B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 고주파 회로의 설계시 제공되는 바이어스 회로에 관한 것으로 특히, 고주파 증폭기를 구성하는 트랜지스터(M3)의 게이트단에 게이트단이 연결되고 소스단이 접지단과 연결되어 상기 트랜지스터(M3)에 바이어스 전압을 제공하는 제 2 트랜지스터(M2)와 상기 제 2 트랜지스터(M2)의 드레인단에 일단이 연결되어 바이어스 전압의 크기를 자신의 저항값으로 설정하는 제 2 저항(R2)과, 상기 제 2 트랜지스터(M2)의 드레인단이 비반전입력단에 연결되고 출력단이 상기 제 1 저항(R1)과 제 2 저항(R2)의 다른 일단에 연결되어지고 상기 제 2 트랜지스터(M2)의 게이트단에 연결되는 OP 앰프(OP)와 상기 OP앰프(OP)의 출력단에 일단이 연결되는 매우 큰 저항값을 갖는 제 1 저항(R1) 및 소스단이 접지단과 연결되고 드레인과 게이트단이 공통으로 연결되어 있으며 상기 제 1 저항(R1)의 다른 일단이 연결되어 있는 상기 드레인단이 상기 OP 앰프(OP)의 반전입력단에 연결되어 제 1 저항(R1)을 통하여 미소의 바이어스 전류를 공급받아 상기 OP 앰프(OP)의 문턱전압을 제공하는 제 1 트랜지스터(M1)를 포함하는 것을 특징으로 하는 트랜지스터 바이어스 회로를 제공하여 상기 제 2 저항(R2)을 외부저항으로 사용하는 경우 매우 정밀하게 AC임피던스를 조정할 수 있다는 사실을 알 수 있다.
또한 ΔV를 발생시키는 회로가 두개의 MOS 트랜지스터를 사용하여 구성하기 때문에 온도의 변화나 제조공정의 변화에 별 영향을 받지 않기 때문에 외부변화에도 강한 특성을 갖는 효과가 있다.

Description

트랜지스터 바이어스 회로
제 1 도는 본 발명에 따른 바이어스 회로 및 고주파 증폭기의 회로 구성도.
*도면의 주요부분에 대한 부호의 설명*
R1∼R3 : 저항,M1∼M3 : 트랜지스터,
OP : OP앰프,L : 인덕턴스.
본 발명은 고주파 회로의 설계시 제공되는 바이어스 회로에 관한 것으로 특히 트랜지스터의 소스입력에서본 자체의 낮은 입력 저항을 이용할 수 있는 트랜지스터 바이어스 회로를 제공하는데 있다.
일반적으로, 고주파 회로의 설계시 가장 유의해야 할 점은 고주파 회로의 입출력 임피던스를 50옴(ohm)으로 설정하여야 한다는 것이다.
그러나 고주파 회로에서 입출력 임피던스를 50옴(ohm)으로 설정한다는 것은 현실적으로 큰 어려움이 따르기 때문에 종래의 고주파 회로는 입출력 임피던스를 매우 높게 설정한후 외부에 50옴(ohm)의 저항을 병렬로 연결하여 전체 임피던스를 50옴(ohm)으로 설정하는 방식을 사용하였다.
상기와 같은 종래의 방식을 적용한 고주파 회로는 설계나 제조상의 편리성은 보장되지만 외부에 구성되는 50옴(ohm)의 저항에 의하여 잡음이 발생된다는 문제점을 내포하고 있다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 트랜지스터 회로의 고주파 증폭단에 있어 그 증폭도와 입력 임피던스를 원하는 값으로 유지시켜주기 위한 트랜지스터 바이어스 회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 저항(R3)을 통하여 소정의 구동전원을 드레인단자에 입력받고 소스단이 소정값의 리액던스(L)을 통하여 접지단에 연결 구성되는 트랜지스터(M3)를 사용하는 고주파 증폭기에 있어서 고주파 증폭기를 구성하는 트랜지스터(M3)의 게이트단에 게이트단이 연결되고 소스단이 접지단과 연결되어 상기 트랜지스터(M3)에 바이어스 전압을 제공하는 제 2 트랜지스터(M2)와 상기 제 2 트랜지스터(M2)의 드레인단에 일단이 연결되어 바이어스 전압의 크기를 자신의 저항값으로 설정하는 제 2 저항(R2)과, 상기 제 2 트랜지스터(M2)의 드레인단이 비반전입력단에 연결되고 출력단이 상기 제 1 저항(R1)과 제 2 저항(R1)의 다른 일단에 연결되어지고 상기 제 2 트랜지스터(M2)의 게이트단에 연결되어 OP 앰프(OP)와 상기 OP 앰프(OP)의 출력단에 일단이 연결되는 매우 큰 저항값을 갖는 제 1 저항(R1) 및 소스단이 접지단과 연결되고 드레인과 게이트단이 공통으로 연결되어 있으며 상기 제 1 저항(R1)의 다른 일단이 연결되어 상기 드레인단이 상기 OP 앰프 (OP)의 반전입력단에 연결되어 제 1 저항(R1)을 통하여 미소의 바이어스 전류를 공급받아 상기 OP 앰프(OP)의 문턱전압을 제공하는 제 1 트랜지스터(M1)를 포함하는데 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 설명한다.
제 1 도는 본 발명에 따른 바이어스 회로 및 고주파 증폭기의 회로 구성도로서, 고주파 증폭기는 통상의 구성을 간략화한 것으로 그 구성을 살펴보면, 소정의 구동전원을 입력받는 제 3 저항(R3)과, 상기 제 3 저항(R3)을 통하여 상기 구동전원을 드레인단자에 입력받고 소스단이 소정값의 리액던스(L)를 통하여 접지단에 연결 구성되는 트랜지스터(M3)와 상기 트랜지스터(M3)의 소스단에 일단이 연결되고 있는 콘덴서(C) 및 상기 콘덴서(C)의 다른 일단과 접지단사이에 구성되는 신호입력단(Vin)으로 이루어진다.
상기와 같은 구성을 갖는 고주파 증폭기의 바이어스 전류를 제어하기 위한 트랜지스터 바이어스 회로는 소스단이 접지단과 연결되고 드레인과 게이트단이 공통으로 연결되어 있는 제 1 트랜지스터(M1)와, 고주파 증폭기를 구성하는 제 3 트랜지스터(M3)의 게이트단에 게이트단이 연결되고 소스단이 접지단과 연결되어 있는 제 2 트랜지스터(M2)와 상기 제 1 트랜지스터(M1)의 드레인단에 일단이 연결되는 제 1 저항(R1)과, 상기 제 2 트랜지스터(M2)의 드레인단에 일단이 연결되는 제 2 저항(R2)및 상기 제 1 트랜지스터(M1)의 게이트단이 반전입력단에 연결되고 상기 제 2 트랜지스터(M2)의 드레인단이 비반전입력단에 연결되며 출력단이 상기 제 1 저항(R1)과 제 2 저항(R2)의 다른 일단에 연결되어지고 상기 제 2 트랜지스터(M2)의 게이트단에 연결되는 OP 앰프(OP)로 구성된다.
상기와 같은 구성을 갖는 본 발명에 따른 고주파 증폭기의 바이어스회로의 바람직한 동작예를 설명하면 다음과 같다.
우선, 본 발명에 따른 바이어스회로의 목적을 상기와 같이 구성되어 있는 제 1 도를 참조하여 간략히 부연 설명하면, 고주파 증폭기를 구성하고 있는 제 3 트랜지스터(M3)의 1/GM 즉, 소스에서 본 AC임피던스를 50옴(ohm)정도로 설정하기 위한 것이다.
상기 제 3 트랜지스터(M3)의 소스가 인덕턴스(L)을 통하여 접지단에 접속되어 있기 때문에 고주파신호 즉, 교류신호에 대해서는 매우 큰 저항값을 갖게된다.
반면에 직류신호에서는 제 1 도의 VB에 해당하는 바이어스전류가 흐르며 그로인해 상기 제 3 트랜지스터(M3)의 게이트단에 걸리는 전압을 적절히 조정하면 소스에서 본 AC임피던스에 해당하는 1/GM중 GM(트랜스 컨덕턴스)를 원하는 값으로 조정 가능하다.
즉, AC임피던스를 50옴(ohm)정도로 설정하고자 하는 경우 상기 GM을 0.02정도로 조정하면 된다.
또한 기술적 원리는 MOS트랜지스터의 1/GM을 외부저항과 같게 함으로써 얻어진다.
이하, 트랜지스터의 특성을 이용하여 상술한 기술원리를 설명하면 다음과 같다.
제 1 트랜지스터(M1)은 드레인단에 연결되어 있는 매우 큰 저항치를 갖는 제 1 저항(R1)을 통하여 최소의 바이어스 전류를 공급받게 되어 OP 앰프(OP)의 문턱전압(Vt)을 발생시키게 된다.
이때 제 2 트랜지스터(M2)의 드레인단에 흐르는 전류(I)를 상기 문턱전압(Vt)과 상기 제 2 트랜지스터(M2)의 게이트-소스단의 전압차(Vgs)로 표현하면, 트랜지스터의 특성 곡선식은 포화영역에서 아래의 식(1)과 같아진다.
I=1/2×K×(Vgs-Vt)2(1)
이때 상기 식(1)로 표현되는 전류(I)를 GM으로 표현하려면, 식(1)을 미분하면 아래와 같은 식(2)를 얻을 수 있다.
(2)
또한 상기 식(1)에서(Vgs-Vt)를 △V 즉, 제 2 저항(R2)에 걸리는 전압이라 정의하면 아래 식(3)과 같이 표현할 수 있다.
I=1/2×K×(Vgs-Vt)2=1/2×K×△V2(3)
한편, 본 발명에 따른 바이어스 회로의 제 1 저항(R1)을 매우 큰 값으로 지정하면 상기 OP 앰프(OP)의 반전입력단에 걸리는 네가티브(negative) 입력전압(Vn)은 문턱전압(Vt)과 동일해진다고 볼 수 있으며, 상기 OP 앰프(OP)에 의하여 네가티브 입력전압(Vn)과 포지티브(positive) 입력전압(Vp)이 같아지게 된다.
그러므로 상기 △V를 다르게 표현하면 아래의 식(4)와 같다.
Vgs-Vt =VB-Vt=VB-Vp=△V
=I×R2=1/2×K×△V2×R2(4)
상기 식(4)에서 제 2 저항(R2)의 저항값과 걸리는 전압(△V)간의 관계식을 정리하면 아래의 식(5)와 같아지며, 식(5)를 정리하면 식(5-1)과 같아진다.
△V=1/2×K×△V2×R2(5)
△V=2/(K×R2) (5-1)
상기 식(5-1)와 같이 정리된 △V의 관계식을 식(2)에 대입하면 아래의 식(6)을 얻을 수 있다.
(6)
상기 식(6)을 살펴보면, GM은 제 2 저항(R2)에 의하여 정해지며 상기 제 2 저항(R2)을 외부저항으로 사용하는 경우 매우 정밀하게 AC임피던스를 조정할 수 있다는 사실을 알 수 있다.
또한 △V를 발생시키는 회로가 두개의 MOS트랜지스터를 사용하여 구성하기 때문에 온도의 변화나 제조공정의 변화에 별 영향을 받지 않기 때문에 외부변화에도 강한 특성을 갖는 효과가 있다.

Claims (1)

  1. 저항(R3)을 통하여 소정의 구동전원을 드레인단자에 입력받고 소스단이 소정값의 리액던스(L)를 통하여 접지단에 연결 구성되는 트랜지스터(M3)를 사용하는 고주파 증폭기에 있어서 고주파 증폭기를 구성하는 트랜지스터(M3)의 게이트단에 게이트단이 연결되고 소스단이 접지단과 연결되어 상기 트랜지스터(M3)에 바이어스 전압을 제공하는 제 2 트랜지스터(M2)와 상기 제 2 트랜지스터(M2)의 드레인단에 일단이 연결되어 바이어스 전압의 크기를 자신의 저항값으로 설정하는 제 2 저항(R2)과 상기 제 2 트랜지스터(M2)의 드레인단이 비반전입력단에 연결되고 출력단이 상기 제 1 저항(R1)과 제 2 저항(R2)의 다른 일단에 연결되어지고 상기 제 2 트랜지스터(M2)의 게이트단에 연결되는 OP 앰프(OP)와 상기 OP 앰프(OP)의 출력단에 일단이 연결되는 매우 큰 저항값을 갖는 제 1 저항(R1) 및 소스단이 접지단과 연결되고 드레인과 게이트단이 공통으로 연결되어 있으며 상기 제 1 저항(R1)의 다른 일단이 연결되어 있는 상기 드레인단이 상기 OP 앰프(OP)의 반전입력단에 연결되어 제 1 저항(R1)을 통하여 미소이 바이어스 전류를 공급받아 상기 OP 앰프(OP)의 문턱전압을 제공하는 제 1 트랜지스터(M1)를 포함하는 것을 특징으로 하는 트랜지스터 바이어스 회로.
KR1019950009259A 1995-04-19 1995-04-19 트랜지스터 바이어스 회로 KR0133390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009259A KR0133390B1 (ko) 1995-04-19 1995-04-19 트랜지스터 바이어스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009259A KR0133390B1 (ko) 1995-04-19 1995-04-19 트랜지스터 바이어스 회로

Publications (2)

Publication Number Publication Date
KR960039598A KR960039598A (ko) 1996-11-25
KR0133390B1 true KR0133390B1 (ko) 1998-04-23

Family

ID=19412539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009259A KR0133390B1 (ko) 1995-04-19 1995-04-19 트랜지스터 바이어스 회로

Country Status (1)

Country Link
KR (1) KR0133390B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166533B2 (en) * 2009-07-30 2015-10-20 Qualcomm Incorporated Bias current monitor and control mechanism for amplifiers

Also Published As

Publication number Publication date
KR960039598A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
EP0188090A2 (en) Operational ampflifier
WO2002087072A2 (en) Bias method and circuit for distortion reduction
KR790001773B1 (ko) 증 폭 기
JPS63136708A (ja) フィルタ回路
US5485074A (en) High ratio current mirror with enhanced power supply rejection ratio
US5606288A (en) Differential transimpedance amplifier
KR100187200B1 (ko) 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치
US20040239426A1 (en) Operational amplifier generating desired feedback reference voltage allowing improved output characteristic
JPS5975708A (ja) 緩衝増幅器
KR0133390B1 (ko) 트랜지스터 바이어스 회로
JP2996135B2 (ja) 自動利得制御回路
JP2001511997A (ja) Ｍｏｓｉｃを零温度係数点で動作させるためのバイアス方法
US6040730A (en) Integrated capacitance multiplier especially for a temperature compensated circuit
JP3147082B2 (ja) 差動増幅回路
US4996499A (en) Amplitude stabilized oscillator amplifier
JPH0793543B2 (ja) 電圧リピ−タ回路
US4616190A (en) Differential amplifier with current steering to enhance slew rate
JPH0612856B2 (ja) 増幅回路
JP4867066B2 (ja) 増幅回路
JPH06216662A (ja) 増幅器の位相補償回路
JP3580409B2 (ja) オフセット調整回路
JPH01125108A (ja) Ｆｅｔ負荷増幅回路
JP3057840B2 (ja) 演算増幅器
JP2541868B2 (ja) Ｍｏｓトランジスタ回路
JPS61288607A (ja) Ｍｏｓ電流源回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071115

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee