JPS61288607A

JPS61288607A - Ｍｏｓ電流源回路

Info

Publication number: JPS61288607A
Application number: JP12987585A
Authority: JP
Inventors: Yasuyuki Matsutani; 康之松谷
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-06-17
Filing date: 1985-06-17
Publication date: 1986-12-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＭＯＳ）ランジスタを使用した電流源回路に
関し、特にそのＭＯＳトランジスタの製造プロセスにお
けるバラツキの影響を少なくしたＭＯ３電流源回路に関
する。

〔従来技術〕

従来、ＭＯＳトランジスタを使用した定電流源は、第２
図に示すように構成されいてた。ｌはＭＯＳ）ランジス
タであり、ここではＮチャンネルのＭＯＳ）ランジスタ
を使用している。２はドレイン、３はゲートであり、そ
の各々の端子は電圧源に接続され、ソース４が接地に接
続される。

この定電流源回路では、ドレイン・ソース間電圧をピン
チオフ電圧よりも大きくし、そのＭＯＳトランジスタ１
を飽和領域で使用している。

第３図はＭＯＳ）ランジスタの静特性を示すもので、こ
の図から明らかなように、ピンチオフ電圧を越えた飽和
領域では、ドレイン・ソース間電圧ＶＯＳに関係なく、
ドレイン電流ＩＤＳが一定であるので、この領域で使用
しでいれば、定電流源として働く。

いま、Ｓ＝（ＭＯＳ）ランジスタの実効チャンネル幅）
／（同実効チャンネル長）、β−移動度定数、Ｖｔｈ−
スレッシュホルド電圧、Ｖ　Ｏｓ　＝　ケート・ソーソ
間電圧とすると、ＭＯ３Ｉ−ランジスタの飽和領域のド
レイン電流ＩＤＳは、次の式で示される。

Ｉｎ５−３・β・（ＶＧＳ　　Ｖｔｈ）　２−（ＩＩと
ころが、ＭＯＳトランジスタでは、製造バラツキによっ
てスレッシュボルド電圧■いが５〜１０％変動するのが
通常であり、この変動分をΔ■いとすると、（］）式は
次のような式となる。

ＩＤ５＝Ｓ・β・　（（ＶＧＳ　　Ｖｔｈ）”２　　（
Ｖｃｓ　　Ｖｔｈ）ΔＶＨ，＋ΔＶｔ％）・・・（２）この式から、スレッシュホルド電圧の変動分Δ■いがド
レイン電流Ｉ。、に与える影響は、差電圧ｒＶｃｓ　　
ＶｔｈＪが小さくなれば大きくなることがわかる。

更に、ＭＯＳトランジスタが飽和領域で作動するために
は、ドレイン・ソース間電圧ＶＤＳがＶＤＳ＞　（Ｖｃ
ｓ　　Ｖい）の関係でなければならいなだめ、この電圧
■□が小さければ、差電圧ｒＶｃ、ｓ　　Ｖい」も小さ
くしなければならず、このときのドレイン電流ＩＤＳの
バラツキは非常に大きなもの吉なる。

−例として、変動分へ■いが±５％、電圧Ｖ。５が１■
のとき、差電圧ｒＶｃｓ　　ＶＬｈ−１は１■以下とし
なければならず、ごのときのトレイン電流Ｉ。５のバラ
ツキは±９％以上と非常に大きなものとなってしまう。

コノように、現行のＭＯＳ定電流源では、ドレイン・ソ
ース間電圧ＶＯＳが低いときに、スレッシュホルド電圧
ＶＩｌ、の製造ハラ・ンキが電流ＩＤＳに非常に大きな
影響を及ぼすといった欠、壱を有していた。

〔発明の目的〕

本発明はこのような点に鑑みて成されたものであり、そ
の目的は、ドレイン・ソース間電圧ＶＤＳが低い領域で
あっても、スレッシュホルド電圧■５．。

の製造バラツキの影響が少なくなるようにしたＭＯ８電
流源回路を提供することである。

〔発明の概略〕

このために本発明では、非飽和領域でＭＯＳトランジス
タを使用すると共に、そのＭＯＳトランジスタと増幅器
ｌこより負帰還ループを形成して電流の安定化を図り、
またその電流の電流値を製造バラツキが少なく電流や電
圧で値が影響を受けない抵抗を使用して定めている。

〔実施例〕

以下、本発明の実施例について説明する。第１図はその
一実施例の定電流源回路を示すものである。前記した第
２図と同一のものには同一の符号を附した。本実施例で
は、エンハンスメント型のＮチャンネルＭＯＳ）ランジ
スタ１のソース４を抵抗５を介して接地すると共に、ゲ
ート３に入力インピーダンスの高い演算増幅器６の出力
端子を接続し、その増幅器６の非反転入力端子（＋）を
定電圧（基準電圧）端子７に接続すると共に、その増幅
器６の反転入力端子（−）を抵抗５とソース４の共通接
続点に接続している。この抵抗５としては、製造バラウ
キが少なく、且つ電流や電圧によって値が影響を受けな
いようなものが使用される。

さて、ドレイン２と定電圧端子７の各々に電圧を印加す
る。このとき、ドレイン２に印加する電圧を■９、端子
７に印加する電圧をＶＲとし、両型圧の差ｒｖ、−Ｖ、
Ｊの値をＭＯＳ）ランジスタ１のピンチオフ電圧よりも
低くなるように設定する。

本回路では、増幅器６の出力からＭＯＳトランジスタＩ
を通して増幅Ｈ６の反転入力端子に至る負帰還ループが
形成されているために、増幅器６の再入力端子間の電位
差はほぼ零であり、ソース４の電圧は端子７の電圧ＶＲ
と同電位となる。

よって、ＭＯＳトランジスタ１のソース・ドレイン間の
電圧ＶＤＳは、上記した差電圧ｒＶ、−ＶＲＪとなり、
これはピンチオフ電圧以下なので、ＭＯＳトランジスタ
１は非飽和領域で動作する。

以−ヒのように非飽和領域で動作することにより、ドレ
イン電圧■、が変動しても、増幅器６の負帰還動作によ
り、増幅器６はＭＯＳ）ランジスタｌのゲート電圧を適
当な値に制御して、端子７とソース４の電圧が同電位で
あるような状態に落ち着く。

これは、非飽和状態にあるＭＯ５Ｉ−ランジスタ１のゲ
ート電圧を変えることにより、ＭＯ５Ｉ−ランジスタ１
のソース・ドレイン間のオン抵抗を変え、ソース・ドレ
イン間の電圧降下分を変化させて、ドレイン電圧■、の
変動分をキャンセルし、ソース４の電圧を一定に保って
いるのである。

一方、ソース４と接地との間には抵抗５が接続されてい
るが、ソース４は定電位に保たれているので、この抵抗
５には一定の電流しか流れず、このためドレイン２から
接地への電流経路においては、ドレイン電圧Ｖ、に無関
係にＶｌｌ／Ｒ（このＲは抵抗５の抵抗値）の電流しか
流れない。そして、端子７の電圧■□は一定であるので
、Ｖ、　／Ｒも一定となり、流れる電流は定電流となり
、ドレイン２に接続する負荷に対して、定電流源として
動作する。

このとき、ＭＯＳ）ランジスタ１のスレッシュホルド電
圧■いの製造バラツキは、増幅器６の増幅率が高ければ
、抵抗５の製造バラツキに対して無視できるほどに小さ
なものとなる。

その抵抗５の製造バラツキは、通常のＭＯＳ）ランジス
タの製造プロセスでは、０．１〜０．５％程度にするこ
とが可能であり、よって電流源の製造バラツキとしては
０．１〜〜０．５％程度のものを得ることができる。

また、従来回路では、ドレイン電圧ＶＤを小さくすると
電流源は非常に大きな製造バラツキとなってしまったが
、本発明の回路では、このような欠点はなく、ドレイン
電圧■、がいかなる電圧になっても、非飽和領域で働か
せることにより、製造バラツキは小さくなる。

一例を一トげると、前述したように、一般的なＭＯＳト
ランジスタの製造プロセスでは、スレッシュホルド電圧
ＶＬｈの変動が±１５％程度であり、抵抗の抵抗値の変
動はほぼ０．５％程度以下である。

このときの電流源の電流値のバラツキは、梃来回路では
±９％、本発明では±０．５％程度である。

この差をＤ／Ａ変換器の分解能にすると、４ビット程度
であり、よって４ビット程度の高精度化が可能となる。

〔発明の効果〕

以上説明したように、本発明では、ドレイン電圧に依存
せずに製造バラツキの影響を少なくした定電流源が実現
可能であり、電流加算形、１ｉ−２Ｒ形のＡ／Ｄ、Ｄ／
Ａ変換器の電流源の高精度化に非常に有用となる。

【図面の簡単な説明】

第１図は本発明の一実施例のＭＯＳ定電流源回路の回路
図、第２図は従来の同様の定電流源回路の回路図、第３
図はＭＯＳトランジスタの静特性図である。１・・・ＭＯＳトランジスタ、２・・・ドレイン、３・
・・ゲート、４・・・ソース、訃・・抵抗、６・・・増
幅器、７・・・定電圧（基準電圧）入力端子。特許出願人　日本電信電話株式会社代　理　人　弁理士　　　長尾常明 □ＶＤＳ

Claims

【特許請求の範囲】

（１）、ＭＯＳトランジスタと、該ＭＯＳトランジスタ
の一方の出力端子とゲートとの間に負帰還ループを形成
するように接続され且つ基準電圧が入力する増幅器と、
上記一方の出力端子と電源との間に接続された抵抗とで
構成され、上記ＭＯＳトランジスタの他方の出力端子の
電圧と上記増幅器の上記基準電圧との電位差が上記ＭＯ
Ｓトランジスタのピンチオフ電圧以下となるように上記
基準電圧を設定したことを特徴とするＭＯＳ電流電回路
。