JP2016526821A - 自己バイアス受信機 - Google Patents

Abstract

受信機が開示される。受信機は、増幅器と増幅器にバイアス電流を供給するように構成されるバイアス回路を含む。バイアス回路は、自己バイアスである。バイアス回路は、また、増幅器から正のフィードバックを用いてバイアス電流を調整するように構成される。【選択図】 図３

Description

関連出願の相互参照
[0001]本出願は、「SELF-BIASED RECEIVER」と名称づけられた米国仮出願シリアル番号13/918,771の優先権を請求し、2013年6月14日に提出された。その内容全体が参照により本明細書に組み込まれる。

[0002]現在の開示は、一般に電子回路に関し、特に、自己バイアス受信機に関する。

[0003]集積回路又は「チップ」のより以上の処理能力の絶え間なく増加する要求と共に、低消費電力が重要な設計要求となった。さまざまな技術が、この種の装置において消費電力を減らすために現在採用されている。そのような技術は、特定のモードの動作中に「チップ」で動作する特定の回路の動作電圧を減少することを含む。

[0004]集積回路は、チップの「コア」にわたって分布される多数の標準セルによって一般に設計される。各セルは、機能単位を提供するために共に動作する任意の数のトランジスタによって形成される。これらのセルは、動作装置を形成するために共に相互接続される。コアは、チップの周辺に沿って配置される多数のより大きいセルによって囲繞される。より大きいセルは、より高い電圧の外部デバイス（off-chip devices）によってインターフェースするためにより広いチャネル長、より厚い酸化物層及びより高い閾値電圧を有するトランジスタによって形成される入出力（Ｉ／Ｏ）ドライバを含む。Ｉ／Ｏドライバの例は、自己バイアス差動受信機である。自己バイアス受信機は、プロセス、電圧及び温度（「ＰＶＴ」）変化の存在下ではよく機能するが、動作電圧が節電モードにおいて減少されると、シンボル間干渉（「ＩＳＩ」）ジッター及びデューティーサイクル歪み（「ＤＣＤ」）を示すかもしれない。ＩＳＩジター及びＤＣＤは、自己バイアス差動受信機のための有効データレートを減らすことができる。

[0005]受信機の一態様は、増幅器と、増幅器によって生成されるバイアス電圧に応答して増幅器にバイアス電流を供給する項に構成されるバイアス回路を含み、バイアス回路は、増幅器からのフィードバックを用いてバイアス電流を調整することによって受信機の自己バイアスを提供するように構成される第1の回路と増幅器からの付加フィードバックを用いて更にバイアス電流を調整するように構成される第２の回路とを含む。

[0006]信号を受信する方法の一態様は、増幅器によって生成されるバイアス電圧に応答してバイアス回路から増幅器へバイアス電流を供給することを含み、バイアス回路は、増幅器からのフィードバックを用いてバイアス電流を調整することによって受信機の自己バイアスを提供するように構成される第1の回路と増幅器からの付加フィードバックを用いてバイアス電流を調整するように構成される第２の回路を含む。

[0007]受信機の他の態様は、信号を増幅するための増幅手段と増幅器によって生成されるバイアス電圧に応答して、増幅手段にバイアス電流を供給するためのバイアス手段とを含む。バイアス手段は、増幅器からのフィードバックを用いてバイアス電流を調整することによって受信機の自己バイアスを提供するための第1の回路手段と増幅手段からの付加フィードバックを用いて更にバイアス電流を調整するための第２の回路手段とを含む。

[0008]装置及び方法の他の態様が以下の詳細な説明から当業者に直ちに明らかになることが理解される。ここにおいて、装置、方法及び製造の物品のさまざまな態様は例として図示され、記載される。理解されるように、これらの態様は他の及び異なる形態で実施でき、その幾つかの詳細がさまざまな他の関連で変形できる。従って、図面及び詳細な説明は本来実例として限定されないとして考慮されるべきである。

[0009]装置及び方法のさまざまな態様は、添付図を参照して、例として、そして限定されないで詳細な説明に示される。
［００１０］図１は、受信機の１つの実施例を図示している機能ブロック図である。 [0011]図２は、増幅器及びバイアス回路を有する受信機の実施例を例示している回路図である。 [0012]図３は、増幅器及び変形されたバイアス回路を有する受信機の実施例を図示している回路図である。 [0013]図４は、増幅器及びバイアス回路の動作の実施例を図示しているフローチャートである。

[0014]添付の図面を参照して開示の種々の態様が以下に十分に説明される。しかしながらこの開示は、当業者によって多くの異なる形態で実施されることができ、ここに提示される特定の構造又は機能に限定されるとして解釈されるべきでない。むしろ、これらの態様は、本開示が徹底的かつ完全なものとなり、当業者に本開示の範囲を十分に伝えることになるように、提供されるものである。ここでの教示に基づいて、本開示の何らかの他の態様から独立して実装されようと、本開示の何らかの他の態様と組み合わせて実装されようと、本開示の範囲が、ここでの開示のあらゆる態様をカバーするように意図されていることを、当業者は認識すべきである。例えば、ここで説明される任意の数の態様を使用して、装置が実装され、又は方法が実施されうる。加えて、開示の範囲は、他の構造、機能性又はこの開示の種々の態様に加えて又は以外の構造及び機能を用いて実施される装置又は方法をカバーすることを意図している。本明細書において開示される開示の任意の態様が特許請求の範囲の１つ又は複数の要素によって具現化されうることは理解されるべきである。

[0015]特定の態様が本願明細書において記載されているが、これらの態様の多くのバリエーション及び置換は開示の範囲内になる。好ましい態様の幾つかの恩恵及び利点が説明されるが、本開示の範囲は、特定の恩恵、使用、又は目的に限定されることを意図しない。むしろ、開示の態様は、異なる回路、技術、システム、ネットワーク及び方法に適用できることを目的とする。そして、その幾つかは以下の説明の図及びの実例として図示される。詳細な説明及び図面は、限定というよりも単に本開示を例示するものであり、本開示の範囲は、添付の特許請求の範囲及びその同等物によって定義される。

[0016]この開示の全体にわたって記載されているさまざまな回路は、ハードウェアのさまざまな形態で実装され得る。例えば、これらの回路のいずれかは、単独又は組み合わせて、集積回路として又は集積回路の設計の一部として実装され得る。集積回路は、例えばマイクロプロセッサ、デジタル信号処理装置（ＤＳＰ）、特定用途向けＩＣ（ＡＳＩＣ）、プログラム可能なロジック、メモリー又はその他の適切な集積回路のような最終製品であってもよい。或いは、集積回路は他のチップ、ディスクリート回路、及び／又はマザーボードのような中間製品又は最終製品のいずれかの部品としての他の構成要素と集積化されても良い。最終製品は、例として、携帯電話、パーソナル携帯情報機器（ＰＤＡ）、ラップトップコンピュータ、デスクトップコンピュータ（ＰＣ）、コンピュータ周辺機器、マルチメディア装置、ビデオ装置、音声装置、グローバル位置決定システム（ＧＰＳ）、無線センサー又はその他の適切な装置を含む集積回路を含む任意の適正な製品であり得る。

[0017]受信機のさまざまな態様は、図1を参照して提示される。これらの態様は入出力装置としてチップで動作する受信機にかなり適している、しかし、当業者が直ちに理解するように、これらの態様は他の受信機及び適切な回路に及ぼし得る。図1に戻って、受信機の実例を示す機能ブロック図が示される。受信機１００は、増幅器１０２を含む。増幅器１０２は、信号を増幅するための手段を提供する。Ｉ／Ｏドライバの場合、増幅器102は同相除去比（ＣＭＲＲ）を増加するために差動増幅器として実装され得るが、他のアプリケーションのために異なって実装され得る。差動増幅器は、特定のアプリケーション及び全体的な設計制約に依存して差動出力又は片端接地出力（single-ended output）のいずれかを有するように構成され得る。受信機１００も、バイアス回路１０４を含む。バイアス回路１０４は、増幅器１０２にバイアス電流を供給する手段を備える。受信機１００は、自己バイアスされても良い。即ち、バイアス回路１０４は負のフィードバックの形態で差動増幅器１０２からそのバイアス電圧を受ける。或いは、受信機１００は差動増幅器から独立している電圧源から、そのバイアス電圧を受ける固定バイアス回路を有し得る。バイアス回路１０４は、また、増幅器１０２に供給されるバイアス電流を増加するために増幅器１０２の出力からフィードバックを使用することができる。増加したバイアス電流は、動作電圧が節電モードで減少されるとき、ＩＳＩジッター及びＤＣＤを減少する傾向があり得る。

[0018]図２は、増幅器２２６及びバイアス回路２２４を有する受信機２００の例を示している回路図である。この例では、増幅器２２６は差動増幅器として実装されるが、他の実施形態と異なって実装され得る。差動増幅器２２６は、入力信号２０２の電圧と基準電圧Ｖｒｅｆとの差を増幅するために共に動作する第１の増幅器２２８及び第２の増幅器２３０を含む。第１の増幅器２２８は、ＰＭＯＳトランジスタ２０４、ＮＭＯＳトランジスタ２０６、信号入力２０２及びインバータ２１６に提供される出力２２２を有するＣＭＯＳ増幅器として示される。インバータ２１６は、遠隔回路又は負荷への片端接地出力を提供する。第２の増幅器２３０はまた、ＰＭＯＳトランジスタ２１２、ＮＭＯＳトランジスタ２１４及びが基準電圧Ｖｒｅｆに結合された入力を有するＣＭＯＳ増幅器として示される。第２の増幅器２３０からの出力は、バイアス回路２２４に適用されるバイアス電圧２２０を提供する。

[0019]バイアス回路２２４は、ＰＭＯＳトランジスタ２０８及びＮＭＯＳトランジスタ２１０を備える回路を含む。ＰＭＯＳトランジスタ２０８は、正の電源レールＶＤＤと増幅器２２６との間に連結され、ＮＭＯＳトランジスタ２１０は、増幅器２２６と負の電源レールＶＳＳとの間に結合される。増幅器２２６からのバイアス電圧２２０は、ＰＭＯＳトランジスタ２０８及びＮＭＯＳトランジスタ２１０のゲートに増幅器２２６のトランジスタ２０４、２０６、２１２、２１４へのバイアスをフィードバックされる。例えば、電圧Ｖｒｅｆは、ＶＤＤの半分としてバイアスされ得る。

[0020]バイアス電圧２２０をＰＭＯＳトランジスタ２０８及びＮＭＯＳトランジスタ２１０のゲートに結合することによって、バイアス電圧２２０を安定させる負のフィードバックループが形成される。ＰＶＴ効果によるバイアス電圧２２０の任意の増加は、ＮＭＯＳトランジスタ２１０のゲート・ソース間電圧ＶＧＳを増加することになる。これはＮＭＯＳトランジスタ２１０の「オン」抵抗を減少し、それが今度は負の電源レールＶＳＳへバイアス電圧２２０を下げることになる。逆にいえば、バイアス電圧２２０がＰＶＴ効果により減少すれば、ＰＭＯＳトランジスタ２０８のゲート・ソース間電圧ＶＧＳの大きさは増加する。これはＰＭＯＳトランジスタ２０８の「オン」抵抗を減少し、それが今度は正の電源レールＶＤＤの方へバイアス電圧２２０を引き上げる。

[0021]上記したように、受信機２００の動作電圧（ＶＤＤ）が低電源モードにおいて減少するときに、性能が損なわれることあり得る。例えば、集積回路のためのＩ／Ｏドライバとして構成される受信機のトランジスタは、その厚い酸化物層により６００ｍＶより大きい閾値電圧ＶＴＨを有することができる。これは、１．２Ｖまで低電源モードの動作電圧を制限する。動作電圧（ＶＤＤ）が、例えば、１．１Ｖである場合、各々のトランジスタ２０８、２１０のためのゲート・ソース間電圧ＶＧＳは閾値電圧ＶＴより小さいほぼ５５０ｍＶであるだろう。その結果、両方のトランジスタ２０８、２１０がオフとなっているので、バイアス電流の非常に少ない量が増幅器２２６に供給されることになる。この条件の下で、受信機２００はＩＳＩジッター及びＤＣＤを被るかもしれなく、それは受信機２００の最大使用可能データレートを減少することになる。トランジスタが２０８及び２１０がオフであると、増幅器２２６を介する電流がないか非常に小さな電流がある。その結果、増幅器２２６は全く機能することができなく、又はジッター及びＤＣＤを生じさせる低ゲイン及び低帯域幅を有する。

[0022]図３は、増幅器３３０及び変形されたバイアス回路３３２を有する受信機３００の図である。変形されたバイアス回路３３２は図２（バイアス回路２２４）と関連して以前に記載された同じ回路２２４を含み、それはバイアス電圧３２６を安定させるために負のフィードバックを用いてバイアス回路を調整する手段を提供する。変形されたバイアス回路もＰＭＯＳトランジスタ３１８及びＮＭＯＳトランジスタ３２０を備える付加回路３４０を含み、それはフィードバックを用いてバイアス電流を調整するための手段を提供する。ＰＭＯＳトランジスタ３１８は、正の電源レールＶＤＤと増幅器３３０との間で結合され、ＮＭＯＳトランジスタ３２０は、増幅器３３０と負の電源レールＶＳＳとの間で結合される。変形されたバイアス回路３３２も２つのインバータ３２２及び３２４を含み、それらは、増幅器３３０からの出力をトランジスタ３１８及び３２０のゲートにそれぞれフィードバックするために用いられる。

[0023]変形されたバイアス回路３３２は、付加バイアス電流を提供するために増幅器３３０からのフィードバックを使用する。付加バイアス電流は、受信機３００が低電源モードにおいてよりよく実行することを可能にすることができる。例えば、１．１Ｖの動作電圧は、ＰＭＯＳ及びＮＭＯＳトランジスタ３０８、３１０のゲートに印加されるほぼ５５０ｍＶのバイアス電圧３２６となる。これは両方のトランジスタの閾値電圧ＶＴより低く、増幅器３３０に対してごく僅かなバイアス電流としかならない。しかし、増幅器３３０からの片端接地出力３４２が高いとき、ＰＭＯＳトランジスタ３１８がオンにされ、ＮＭＯＳトランジスタ３２０がオフになる。ＰＭＯＳトランジスタ３１８のゲート・ソース間電圧ＶＧＳがトランジスタ３１８の閾値電圧ＶＴより非常に大きいＶＤＤ（例えば１．１Ｖ）であるので、トランジスタ３１８は完全にオンであり、正の電源レールからより多くのバイアス電流を加える。増幅器３３０の負のフィードバックは、ＮＭＯＳトランジスタ３１０への入力で自動的にゲート電圧を増加する。より大きいゲート・ソース間電圧ＶＧＳによって、トランジスタ３１０がオンになり始め、トランジスタ３１０を介する電流がＰＭＯＳトランジスタ３１８を介する電流と同じになるまで、より多くの電流を導通する。それが、トランジスタ３１０及び３１８の両方がオンで安定な状態で終わり、トランジスタ３１０及び３１８を介する電流は等しい。逆にいえば、増幅器３３０からの片端接地出力３４２が低いときに、ＮＭＯＳトランジスタ３１８がオンにされ、ＰＭＯＳトランジスタ３２０はオフになる。ＮＭＯＳトランジスタ３２０のＶＧＳがトランジスタ３２０の閾値電圧ＶＴより非常に大きいＶＤＤ（例えば、最低で１．１Ｖ）であるので、トランジスタ３２０が完全にオンになり、負の電源レールを介して多くの電流を減衰する。増幅器３３０の負のフィードバックは、自動的にＰＭＯＳトランジスタ３０８のゲート電圧を減少させる。より大きいゲート・ソース間電圧ＶＧＳによって、ＰＭＯＳトランジスタ３０８が、オンになり始め、トランジスタ３０８を介する電流がＮＭＯＳトランジスタ３２０を介する電流と同じになるまで多くの電流を導通する。それが、トランジスタ３０８及び３２０の両方がオンの安定状態で終わり、トランジスタを介する電流は等しくなる。更に、トランジスタ３１８及び３２０のサイズ比率は、トランジスタ３０８及び３１０のサイズ比率より小さくても良い。サイズ比率は第１のトランジスタのサイズを第２トランジスタによって割り算されて定義される。例えば、トランジスタ３１８及び３２０のサイズ比率は、トランジスタ３２０のサイズによって割り算されたトランジスタ３１８のサイズである。

[0024]図４は、増幅器及びバイアス回路の動作の例を示しているフローチャート４００である。ブロック４０２において、バイアス回路は増幅器にバイアス電流を提供する。ブロック４０４において、バイアス回路は増幅器によって生成されるバイアス電圧に応答して、増幅器にバイアス電流を提供する。バイアス回路は、ＰＶＴバリエーションから生じているバイアス電圧における変化に応答して、増幅器から負のフィードバックを使用してバイアス電流を調整することができる。代わりに又は加えて、受信機が低電力モードでよりよく動作することを可能にするために多くの電流を加算するため増幅器からのフィードバックを用いてバイアス電流を調整できる。ブロック４０６においてバイアス電流は、増幅器からフィードバックを使用して調整されることができ、ブロック４０８においてバイアス電流は、増幅器から付加フィードバックを使用して、更に調整されることができる。

[0025]この開示のさまざまな態様は、当業者が本発明を実施することができるように提供される。この開示を通して提供される典型的な実施形態に対するさまざまな変形態様は、直ちに当業者にとって明らかであり、本願明細書において開示される概念は、他の磁気記憶装置まで拡張されることができる。このように、請求項は、この開示のさまざまな態様に限られていることを意図してないが、請求項の言語と一致する完全な範囲に合わされるべきである。当業者に周知の、又は後に周知となる、この開示全体にわたって説明された多様な態様の要素と構造的及び機能的に同等な物は全て、参照によって本明細書に明確に組み込まれ、特許請求の範囲に包含されるように意図される。更に、本明細書に開示されたことのいずれも、そのような開示が特許請求の範囲において明示的に記載されているかどうかにかかわらず、公共に寄与されるようには意図されていない。請求項の要素のいずれも、その要素が「〜のための手段」というフレーズを使用して明確に記載されていない限り、又は、方法の請求項の場合には、その要素が「〜のためのステップ」というフレーズを使用して記載されていない限り、米国特許法第１１２条第６段落の規定のもとで解釈されるべきではない。

［００２５］この開示のさまざまな態様は、当業者が本発明を実施することができるように提供される。この開示を通して提供される典型的な実施形態に対するさまざまな変形態様は、直ちに当業者にとって明らかであり、本願明細書において開示される概念は、他の磁気記憶装置まで拡張されることができる。このように、請求項は、この開示のさまざまな態様に限られていることを意図してないが、請求項の言語と一致する完全な範囲に合わされるべきである。当業者に周知の、又は後に周知となる、この開示全体にわたって説明された多様な態様の要素と構造的及び機能的に同等な物は全て、参照によって本明細書に明確に組み込まれ、特許請求の範囲に包含されるように意図される。更に、本明細書に開示されたことのいずれも、そのような開示が特許請求の範囲において明示的に記載されているかどうかにかかわらず、公共に寄与されるようには意図されていない。請求項の要素のいずれも、その要素が「〜のための手段」というフレーズを使用して明確に記載されていない限り、又は、方法の請求項の場合には、その要素が「〜のためのステップ」というフレーズを使用して記載されていない限り、米国特許法第１１２条第６段落の規定のもとで解釈されるべきではない。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
［１］ 増幅器と、前記増幅器によって生成されるバイアス電圧に応答して、前記増幅器にバイアス電流を供給するように構成されるバイアス回路と、ここにおいて、前記バイアス回路は、前記増幅器からのフィードバックを用いて前記バイアス電流を調整することによって受信機の自己バイアスを提供するように構成される第１の回路及び前記増幅器からの付加フィードバックを用いて前記バイアス電流を更に調整するように構成される第２の回路を備える、を備える受信機。
［２］ 前記第１の回路は、前記増幅器からの負のフィードバックを用いて前記バイアス電流を調整するように更に構成される、［１］の受信機。
［３］ 前記第２の回路は、前記バイアス電流のためのソースを提供するように構成される第１のトランジスタと、前記バイアス電流のためのシンクを提供するように構成される第２のトランジスタとを備える、［２］に記載の受信機。
［４］ 前記第２の回路は、前記増幅器からの出力が第１の状態にあるときに、前記第１のトランジスタをオンにし、前記第２のトランジスタをオフにし、前記増幅器からの前記出力が前記第１の状態とは異なる第２の状態にあるときに、前記第１のトランジスタをオフにし、前記第２のトランジスタをオンにするように更に構成される、［３］に記載の受信機。
［５］ 前記第１の回路は、第１のトランジスタ及び第２トランジスタを備え、前記第２の回路の前記第１及び第２のトランジスタのサイズ比率は、前記第１の回路の前記第１のトランジスタ及び前記第２トランジスタのサイズ比率未満である、［３］に記載の受信機。
［６］ 前記増幅器は、第１及び第２の増幅器を備え、前記第１の増幅器は第２の回路に結合される出力を有し、前記第２の増幅器は前記第１の回路に結合される出力を有する、［２］に記載の受信機。
［７］ 前記増幅器は、前記第１の増幅器からの前記出力を備える片端接地出力を有する、［６］に記載の受信機。
［８］ 増幅器によって生成されるバイアス電圧に応答して、バイアス回路から前記増幅器にバイアス電流を供給すること、ここにおいて、前記バイアス回路は、前記増幅器からのフィードバックを用いて前記バイアス電流を調整することによって受信機の自己バイアスを提供するように構成される第１の回路及び前記増幅器からの付加フィードバックを用いて前記バイアス電流を更に調整するように構成される第２の回路とを備える、を備える、信号を受信する方法。
［９］ 前記増幅器からの負のフィードバックを用いて前記バイアス電流を調整することを更に備える、［８］に記載の方法。
［１０］ 前記第２の回路が前記バイアス電流のためのソースを提供するように構成される第１のトランジスタと、前記バイアス電流のためのシンクを提供するように構成される第２のトランジスタとを備える、［９］に記載の方法。
［１１］ 前記増幅器からの出力が第１の状態にあるときに、前記第１のトランジスタをオンにし、前記第２のトランジスタをオフにし、前記増幅器からの前記出力が前記第１の状態とは異なる第２の状態にあるときに、前記第１のトランジスタをオフにし、前記第２のトランジスタをオンにすることを更に備える、［１０］に記載の方法。
［１２］ 前記増幅器は、第１及び第２の増幅器を備え、前記第１の増幅器は前記第２の回路に結合される出力を有し、前記第２の増幅器は前記第１の回路に結合される出力を有する、［９］に記載の方法。
［１３］ 前記増幅器が前記第１の増幅器からの出力を備える片端接地出力を有する、［１２］の方法。
［１４］ 受信機であって、信号を増幅するための増幅手段と、前記増幅手段によって生成されるバイアス電圧に応答して、前記増幅手段にバイアス電流を供給するためのバイアス手段と、ここにおいて、前記バイアス手段は、前記増幅手段からのフィードバックを用いてバイアス電流を調整することによって前記受信機の自己バイアスを提供するための第１の回路手段と、前記増幅手段からの付加フィードバックを用いて前記バイアス電流を調整するための第２の回路手段とを備える、を備える受信機。
［１５］ 前記第１の回路手段は、前記増幅手段からの負のフィードバックを用いて前記バイアス電流を調整するように更に構成される、［１４］の装置。
［１６］ 前記第２の回路手段は、前記バイアス電流のためのソースを提供するように構成される第１のトランジスタと、前記バイアス電流のためのシンクを提供するように構成される第２のトランジスタとを備える、［１５］に記載の装置。
［１７］ 前記第２の回路手段は、前記増幅手段からの出力が第１の状態にあるときに、前記第１のトランジスタをオンにし、前記第２のトランジスタをオフにし、前記増幅手段からの前記出力が前記第１の状態とは異なる第２の状態にあるときに、前記第１のトランジスタをオフにし、前記第２のトランジスタをオンにするように更に構成される、［１６］に記載の装置。
［１８］ 前記第１の回路手段は、第１のトランジスタ及び第２トランジスタを備え、前記第２の回路手段の前記第１及び第２のトランジスタのサイズ比率は、前記第１の回路手段の前記第１のトランジスタ及び前記第２トランジスタのサイズ比率未満である、［１６］に記載の装置。
［１９］ 前記増幅手段は、第１及び第２の増幅器を備え、前記第１の増幅器は第２の回路手段に結合される出力を有し、前記第２の増幅器は前記第１の回路手段に結合される出力を有する、［１５］に記載の装置。
［２０］ 前記増幅手段が前記第１の増幅器からの前記出力を備える片端接地出力を有する、［１９］に記載の装置。

Claims (20)

1. 増幅器と、
   前記増幅器によって生成されるバイアス電圧に応答して、前記増幅器にバイアス電流を供給するように構成されるバイアス回路と、ここにおいて、前記バイアス回路は、前記増幅器からのフィードバックを用いて前記バイアス電流を調整することによって受信機の自己バイアスを提供するように構成される第1の回路及び前記増幅器からの付加フィードバックを用いて前記バイアス電流を更に調整するように構成される第２の回路を備える、
   を備える受信機。
2. 前記第１の回路は、前記増幅器からの負のフィードバックを用いて前記バイアス電流を調整するように更に構成される、請求項１の受信機。
3. 前記第２の回路は、前記バイアス電流のためのソースを提供するように構成される第１のトランジスタと、前記バイアス電流のためのシンクを提供するように構成される第２のトランジスタとを備える、請求項２に記載の受信機。
4. 前記第２の回路は、前記増幅器からの出力が第１の状態にあるときに、前記第１のトランジスタをオンにし、前記第２のトランジスタをオフにし、前記増幅器からの前記出力が前記第１の状態とは異なる第２の状態にあるときに、前記第１のトランジスタをオフにし、前記第２のトランジスタをオンにするように更に構成される、請求項３に記載の受信機。
5. 前記第１の回路は、第１のトランジスタ及び第２トランジスタを備え、前記第２の回路の前記第１及び第２のトランジスタのサイズ比率は、前記第１の回路の前記第１のトランジスタ及び前記第２トランジスタのサイズ比率未満である、請求項３に記載の受信機。
6. 前記増幅器は、第１及び第２の増幅器を備え、前記第１の増幅器は第２の回路に結合される出力を有し、前記第２の増幅器は前記第１の回路に結合される出力を有する、請求項２に記載の受信機。
7. 前記増幅器は、前記第１の増幅器からの前記出力を備える片端接地出力を有する、請求項６に記載の受信機。
8. 増幅器によって生成されるバイアス電圧に応答して、バイアス回路から前記増幅器にバイアス電流を供給すること、ここにおいて、前記バイアス回路は、前記増幅器からのフィードバックを用いて前記バイアス電流を調整することによって受信機の自己バイアスを提供するように構成される第１の回路及び前記増幅器からの付加フィードバックを用いて前記バイアス電流を更に調整するように構成される第２の回路とを備える、
   を備える、信号を受信する方法。
9. 前記増幅器からの負のフィードバックを用いて前記バイアス電流を調整することを更に備える、請求項８に記載の方法。
10. 前記第２の回路が前記バイアス電流のためのソースを提供するように構成される第１のトランジスタと、前記バイアス電流のためのシンクを提供するように構成される第２のトランジスタとを備える、請求項９に記載の方法。
11. 前記増幅器からの出力が第１の状態にあるときに、前記第１のトランジスタをオンにし、前記第２のトランジスタをオフにし、前記増幅器からの前記出力が前記第１の状態とは異なる第２の状態にあるときに、前記第１のトランジスタをオフにし、前記第２のトランジスタをオンにすることを更に備える、請求項１０に記載の方法。
12. 前記増幅器は、第１及び第２の増幅器を備え、前記第１の増幅器は前記第２の回路に結合される出力を有し、前記第２の増幅器は前記第１の回路に結合される出力を有する、請求項９に記載の方法。
13. 前記増幅器が前記第１の増幅器からの出力を備える片端接地出力を有する、請求項１２の方法。
14. 受信機であって、
    信号を増幅するための増幅手段と、
    前記増幅手段によって生成されるバイアス電圧に応答して、前記増幅手段にバイアス電流を供給するためのバイアス手段と、ここにおいて、前記バイアス手段は、前記増幅手段からのフィードバックを用いてバイアス電流を調整することによって前記受信機の自己バイアスを提供するための第１の回路手段と、前記増幅手段からの付加フィードバックを用いて前記バイアス電流を調整するための第２の回路手段とを備える、
    を備える受信機。
15. 前記第１の回路手段は、前記増幅手段からの負のフィードバックを用いて前記バイアス電流を調整するように更に構成される、請求項１４の装置。
16. 前記第２の回路手段は、前記バイアス電流のためのソースを提供するように構成される第１のトランジスタと、前記バイアス電流のためのシンクを提供するように構成される第２のトランジスタとを備える、請求項１５に記載の装置。
17. 前記第２の回路手段は、前記増幅手段からの出力が第１の状態にあるときに、前記第１のトランジスタをオンにし、前記第２のトランジスタをオフにし、前記増幅手段からの前記出力が前記第１の状態とは異なる第２の状態にあるときに、前記第１のトランジスタをオフにし、前記第２のトランジスタをオンにするように更に構成される、請求項１６に記載の装置。
18. 前記第１の回路手段は、第１のトランジスタ及び第２トランジスタを備え、前記第２の回路手段の前記第１及び第２のトランジスタのサイズ比率は、前記第１の回路手段の前記第１のトランジスタ及び前記第２トランジスタのサイズ比率未満である、請求項１６に記載の装置。
19. 前記増幅手段は、第１及び第２の増幅器を備え、前記第１の増幅器は第２の回路手段に結合される出力を有し、前記第２の増幅器は前記第１の回路手段に結合される出力を有する、請求項１５に記載に記載の装置。
20. 前記増幅手段が前記第１の増幅器からの前記出力を備える片端接地出力を有する、請求項１９に記載の装置。

Images