CN109831257B - 一种pam-n cdr电路及其控制方法 - Google Patents

Abstract

一种PAM‑N CDR电路及其控制方法，与传统方法中把DFE的延迟信号直接反馈到电平判决器的输入端不同，本申请的PAM‑N CDR电路通过DFE将反馈电压信号转换为电流信号，并在电平判决器的负载上与和输入电压信号对应的电流进行相加，以实现对输入信号的反馈，这样可以降低DFE第一级抽头对通道时序的要求，使得信号通道更容易匹配，从而解决了传统的技术方案中存在的DFE难以与信号通道匹配的问题，从而增加接收信号眼图的开启度，降低系统的误码率，进而提高光纤通信系统的性能。

Description

一种PAM-N CDR电路及其控制方法

技术领域

本申请属于通信技术领域，尤其涉及一种PAM-N CDR电路及其控制方法。

背景技术

光纤通信系统中，是用光纤作为传输信道，由于色散的存在，光脉冲在光纤信道中传输时会发生展宽现象，这种脉冲的展宽会造成相邻脉冲间的码间干扰(inter-symbolinterference，ISI)，从而导致接收信号眼图的关闭，减小了传输距离，增加了系统的误码率，从而降低了光纤通信系统的性能。为了减小码间干扰，信道均衡技术成为了数字光纤通信系统中一种常用技术。而对于超高速的数字光纤通信系统(>5GHz/s)，通常采用DFE(Decision Feedback Equalizer，判定反馈均衡器)来减少码间干扰。

而且，随着信息容量爆炸式的增长，对于光纤通信速度的要求越来越高，因此光纤通信需要采用更加线性的调制技术例如PAM-N(N Pulse Amplitude Modulation，N电平脉冲幅度调制)来提高数据传输速率。因此，在PAM-N编码的光纤通信系统中，需要新的电平判决技术与之匹配，而传统的把DFE模块整合到PAM-N编码的光纤通信系统电路中的方法如下：输入的PAM-N数据信号被分成n个比特，然后由n个平行的延迟单元提供单抽头的DFE环路反馈到电平判决器的输入节点，但是这种方法对通道时序要求非常高，难以与信号通道匹配，不能有效降低码间干扰，从而导致接收信号眼图质量差，增加了光纤通信系统的误码率，降低了光纤通信系统的性能。

发明内容

有鉴于此，本申请实施例提供了一种PAM-N CDR电路及其控制方法，旨在解决传统的技术方案中存在的DFE在电路中难以与信号通道匹配，不能有效降低码间干扰，从而导致接收信号眼图质量差，增加了光纤通信系统的误码率，降低了光纤通信系统的性能的问题。

本申请实施例的第一方面提供了一种PAM-N CDR电路，包括：电平判决器，接入输入电压信号，所述电平判决器配置为将所述输入电压信号在所述电平判决器的负载上转化为对应的电流信号以及将所述输入电压信号抽样判决得到多路电压数据信号，所述多路电压数据信号组成多路二进制数据；以及判决反馈均衡器，与所述电平判决器连接，配置为跟踪所述多路电压信号并输出多路用作降低ISI的电流反馈信号，并将各个所述电流反馈信号加载在所述电平判决器的负载上与所述电流信号对应相加。

在一个实施例中，所述电平判决器的负载包括电阻。

在一个实施例中，所述判决反馈均衡器包括多个DFE平行支路，所述多个DFE平行支路与所述多路电压数据信号一一对应。

在一个实施例中，各个所述DFE平行支路包括：延时单元，与电平判决器连接，所述延时单元接入所述电压数据信号并输出与所述电压数据信号对应的电压延迟数据信号；以及负反馈单元，所述负反馈单元的输入端与所述延时单元连接，所述负反馈单元的反馈端与所述电平判决器的负载连接，所述负反馈单元被配置为根据所述电压延迟数据信号产生对应的电流反馈信号并将所述电流反馈信号输送到所述电平判决器的负载上。

在一个实施例中，还包括偏置电流缩放模块，所述偏置电流缩放模块接于所述电平判决器和所述判决反馈均衡器之间，所述偏置电流缩放模块被用于固定所述判决反馈均衡器的偏置电流与所述电平判决器偏置电流之比，使所述判决反馈均衡器与所述电平判决器的总电流保持一个常数。

在一个实施例中，所述偏置电流缩放模块包括：第一镜像电流源，所述第一镜像电流源的输入端与电源连接，所述第一镜像电流源的输出端与所述电平判决器连接，所述第一镜像电流源用以为所述电平判决器提供第一偏置电流；第二镜像电流源，所述第二镜像电流源的输入端与电源连接，所述第二镜像电流源的输出端与所述判决反馈均衡器连接，所述第二镜像电流源用以为所述判决反馈均衡器提供第二偏置电流；第一MOS管，所述第一MOS管的漏极与所述第一镜像电流源的控制端连接，所述第一MOS管的栅极接入参考电压；第二MOS管，所述第二MOS管的漏极与所述第二镜像电流源的控制端连接，所述第二MOS管的栅极接入控制电压，所述控制电压控制所述判决反馈均衡器的反馈强度；以及第三MOS管，所述第三MOS管的漏极与所述第一MOS管的源极和所述第二MOS管的源极连接，所述第三MOS管的栅极接入所述偏置电流缩放模块的偏置电压，所述第三MOS管的源极接地。

在一个实施例中，所述偏置电流缩放模块还包括：第一转换单元，所述第一转换单元接于所述电平判决器和地之间，所述第一转换单元被配置为将所述第一偏置电流转化为第一偏置电压并输送到所述电平判决器的偏置电压输入端中；以及第二转换单元，所述第二转换单元接于所述判决反馈均衡器和地之间，所述第二转换单元被配置为将所述第二偏置电流转化为第二偏置电压并输送到所述判决反馈均衡器的偏置电压输入端中。

本申请实施例的第二方面提供了一种PAM-N CDR电路的控制方法，所述控制方法包括：将输入的电压信号抽样判决得到多路电压数据信号并将输入的电压信号转化为对应的电流信号；跟踪所述多路电压数据信号并输出多个用作降低ISI的电流反馈信号；将各个所述电流反馈信号加载在所述电平判决器的负载上分别与所述电流信号对应相加。

在一个实施例中，所述控制方法还包括:使所述判决反馈均衡器的偏置电流与所述电平判决器的偏置电流之比为固定值。

在一个实施例中，当所述N为4时，所述多个为3个。

上述的PAM-N CDR电路，通过将判决反馈均衡器输出的多个电流反馈信号在电平判决器的负载上与和输入电压信号对应的电流相加，从而降低了判决反馈均衡器第一级抽头对通道时序的要求，使得信号通道更容易匹配，从而解决了传统的技术方案中存在的判决反馈均衡器在电路中难以与信号通道匹配、不能有效的消除码间干扰、不能增加接收信号眼图的开启度以及不能降低系统的误码率进而提高光纤通信系统的性能的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的PAM-N CDR电路中的电路示意图；

图2为本申请一实施例提供的PAM-N CDR电路中的电路示意图；

图3为图1所示的PAM-N CDR电路中判决反馈均衡器的多个平行支路示例电路原理图；

图4为图1所示的PAM-N CDR电路中判决反馈均衡器的示例电路原理图；

图5为PAM-N CDR电路中偏置电流缩放模块的电路原理图；

图6为加入了偏置电流缩放模块的电流仿真图；

图7为PAM-N CDR电路中偏置电流缩放模块的具体电路原理图；

图8为通信系统的接收眼图；

图9为本申请第二实施例提供的一种PAM-N CDR电路的控制方法的具体流程图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

请参阅图1，本申请第一实施例提供的一种PAM-N CDR电路的电路示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

在本实施例中，一种PAM-N CDR电路，包括电平判决器(slicer)200和判决反馈均衡器(DFE)300，其中，电平判决器(slicer)200配置为将所述输入电压信号在所述电平判决器的负载上转化为对应的电流信号以及将所述输入电压信号抽样判决得到成多路电压数据信号，所述多路电压数据信号组成多路二进制数据；判决反馈均衡器(DFE)300被配置为跟踪多路电压信号并输出多路用作降低ISI的电流反馈信号，并将各个电流反馈信号加载在电平判决器(slicer)200的负载上分别与电流信号对应相加，可以理解的是，电流反馈信号通过在电平判决器的负载电阻上与和输入电压信号对应的电流信号相加，产生反馈电压，从而影响输入电压信号，减少输入电压信号的码间干扰。

应理解，电平判决器(slicer)200可以由基准信号发生器和比较器组成，电平判决器(slicer)200将输入信号与基准电压做比较，而基准电压由最小调制深度要求设置和输入峰值电压确定，在本实施例中，电平判决器(slicer)200用以将输入的电压信号经过比较和转换后分为N-1路电压数据信号，N-1路电压数据信号组成N-1路二进制数据信号例如，假设PAM-N CDR电路为PAM-4CDR电路，则是将输入的电压信号分成3路电压数据信号，组成3路二进制数据信号。

应理解，本实施例中的判决反馈均衡器(DFE)300是可以多抽头的判决反馈均衡器(DFE)300，例如：其可以由多个延迟电路、加法器、包含多个抽头的权重发生器等构成或者由前馈滤波器、反馈滤波器以及判决器构成。

在本实施例中，判决反馈均衡器可以是与电平判决器具有相似的电路结构，不过判决反馈均衡器(DFE)300是电平判决器(slicer)200的规模缩小版且有多个平行且相同的支路。

本实施例中的电平判决器(slicer)200的输入端接入输入电压信号，电平判决器(slicer)200的输出端与判决反馈均衡器(DFE)300连接，判决反馈均衡器(DFE)300所产生的多路电流反馈信号在电平判决器(slicer)200的负载上和与输入电压信号对应的电流信号对应相加。

应理解，输入电压信号并不只限定于一个，可以为多个输入电压信号，电平判决器(slicer)200的负载的数量应该不小于输入电压信号的数量，以便于不同的输入电压信号经电平判决器(slicer)200抽样判决得到后的多路电压数据信号与判决反馈均衡器(DFE)300输出的多路电流反馈信号在相应负载上与和输入电压信号相应的电流信号一一对应相加。请参阅图2，例如：在PAM-4CDR电路中需要输入的是差分输入信号时，假设输入的差分输入信号分别为第一输入电压信号INP以及第二输入电压信号INN，两个输入电压信号幅值相等，相位相反。则电平判决器(slicer)200将第一输入电压信号INP和第一输入电压信号INP分别抽样判决得到成两个3路电压数据信号，每个3路电压数据信号组成与输入电压信号相对应的3路二进制数据。这种情况下，DFE的负反馈可以由交叉连接两个差分信号来实现。电平判决器(slicer)200的第一负载上的第一电流信号为与第一输入电压信号INP对应的电流信号，电平判决器(slicer)200的第二负载上的第二电流信号为与第二输入电压信号INN对应的电流信号，判决均衡器(DFE)300跟踪第一个3路电压数据信号并产生的第一电流反馈信号在第二负载上与第二电流信号相加，判决均衡器(DFE)300跟踪第二个3路电压数据信号并产生的第二电流反馈信号在第一负载上与第一电流信号相加。

本实施例中的PAM-N CDR电路，判决反馈均衡器(DFE)300跟踪电平判决器(slicer)200抽样判决得到的多路电压数据信号，且判决反馈均衡器(DFE)300输出多个电流反馈信号在电平判决器(slicer)200的负载上与输入电压信号对应的电流信号对应相加，从而降低了判决反馈均衡器(DFE)300第一级抽头对路径时序的要求，使得信号路径更容易匹配，从而解决了传统的技术方案中存在的判决反馈均衡器(DFE)300在PAM-N CDR电路中难以与信号路径匹配、不能有效的消除码间干扰、不能增加接收信号眼图的开启度以及不能降低系统的误码率进而提高光纤通信系统的性能的问题。

电平判决器(slicer)200的负载包括电阻，电阻的数量为1个或以上。

请参阅图3，在一个实施例中，判决反馈均衡器(DFE)300包括多个DFE平行支路，多个DFE平行支路与多路电压数据信号一一对应，在本实施例中，输入信号为PAM-4信号，判决反馈均衡器(DFE)300包括3个DFE平行支路(第一DFE平行支路310、第二DFE平行支路320以及第三DFE平行支路330)，在其他实施例中，根据实际需要而设。

请参阅图4，各个DFE平行支路包括延时单元和负反馈单元，在本实施例中以第一DFE平行支路310为例，第一DFE平行支路310包括延时单元311和负反馈单元312，延时单元311用以接入电压数据信号并输出与电压数据信号对应的电压延迟数据信号，负反馈单元312被配置为根据电压延迟数据信号产生对应的电流负反馈信号并将电流负反馈信号输送到电平判决器(slicer)200的负载上，其他DFE平行支路的构成与第一DFE平行支路310一致。

延时单元311的输入端与电平判决器(slicer)200连接，负反馈单元312输入端与延时单元311连接，负反馈单元312的反馈端与电平判决器(slicer)200的负载连接。

应理解，负反馈单元312的极性可以通过交叉连接相位相反的差分信号来实现。

负反馈单元312中须包括调节反馈强度的功能，根据通信系统的需要来调节反馈信号的大小，达到减小ISI的功能。

在一个实施例中，还包括偏置电流缩放模块400，偏置电流缩放模块400接于电平判决器(slicer)200和判决反馈均衡器(DFE)300之间，偏置电流缩放模块400被用于固定判决反馈均衡器(DFE)300的偏置电流与电平判决器(slicer)200偏置电流之比，使得无论选用多大的DFE的反馈强度，判决反馈均衡器(DFE)300与电平判决器(slicer)200的总电流保持一个常数。

应理解，当判决反馈均衡器(DFE)300运行的时候，判决反馈均衡器(DFE)300支路加入额外的电流到电平判决器(slicer)200的负载上，所以需要进行相应的调整，使得总的负载电流和共模状态保持不变，这样才可以使信号的幅度保持恒定。在本实施例中，假设PAM-4 CDR电路需要的是3路二进制数据，而判决反馈均衡器(DFE)300的规模被缩小6倍，那么偏置电流缩放模块400需用来确保与判决反馈均衡器(DFE)300的偏置电流是电平判决器(slicer)200的偏置电流的2倍，经过这样的缩放之后，无论选用多大的判决反馈均衡器(DFE)300的反馈系数，电平判决器(slicer)200和判决反馈均衡器(DFE)300两个模块的总电流保持一个常数，如图6所示。

请参阅图5，在一个实施例中，偏置电流缩放模块400包括：第一镜像电流源410、第二镜像电流源420、第一MOS管Q1、第二MOS管Q2以及第三MOS管Q3，第一镜像电流源用以为电平判决器(slicer)200提供第一偏置电流；第二镜像电流源用以为判决反馈均衡器(DFE)300提供第二偏置电流；第一镜像电流源410的输入端与电源连接，第一镜像电流源410的输出端与电平判决器(slicer)200连接，第二镜像电流源420的输入端与电源连接，第二镜像电流源420的输出端与判决反馈均衡器(DFE)300连接，第一MOS管Q1的漏极与第一镜像电流源410的控制端连接，第一MOS管Q1的栅极接入参考电压Vref，第二MOS管Q2的漏极与第二镜像电流源420的控制端连接，第二MOS管Q2的栅极接入控制电压Vc，控制电压Vc控制判决反馈均衡器(DFE)300的反馈强度，第三MOS管Q3的漏极与第一MOS管Q1的源极和第二MOS管Q2的源极连接，第三MOS管Q3的栅极接入偏置电流缩放模块400的偏置电压Vnrf，第三MOS管Q3的源极接地。

请参阅图7，第一镜像电流源410可以由MOS管Q4、MOS管Q5、MOS管Q6以及MOS管Q7构成，MOS管Q4的源极与MOS管Q6的源极接于电源VCC，MOS管Q4的栅极、MOS管Q5的栅极、MOS管Q6的栅极、MOS管Q7的栅极以及MOS管Q7的漏极共接于第一MOS管Q1的漏极，MOS管Q4的漏极与MOS管Q5的源极连接，MOS管Q5的漏极接于电平判决器(slicer)200，MOS管Q6的漏极与MOS管Q7的源极连接。

请参阅图7，第二镜像电流源420可以由MOS管Q8、MOS管Q9、MOS管Q10以及MOS管Q11构成，MOS管Q8的源极与MOS管Q8的源极接于电源VCC，MOS管Q8的栅极、MOS管Q9的栅极、MOS管Q10的栅极、MOS管Q11的栅极以及MOS管Q10的漏极共接于第二MOS管Q2的漏极，MOS管Q8的漏极与MOS管Q10的源极连接，MOS管Q9的漏极与MOS管Q11的源极连接，MOS管Q11的漏极接于电平判决器(slicer)200。

请参阅图7，在一个实施例中，偏置电流缩放模块400还包括：第一转换单元430和第二转换单元440，第一转换单元430被配置为将第一偏置电流转化为第一偏置电压并输送到电平判决器(slicer)200的偏置电压输入端中；第二转换单元440被配置为将第二偏置电流转化为第二偏置电压并输送到判决反馈均衡器(DFE)300的偏置电压输入端中，第一转换单元接于电平判决器(slicer)200和地之间，第二转换单元接于判决反馈均衡器(DFE)300和地之间；第一转换单元以及第二转换单元可以由将电压转换为电流并且无放大系数的器件构成，例如将源极与栅极短接做二极管使用的MOS管。

请参阅图8，图8为经过耗损传输介质后通信系统的接收眼图，其中，上图为应用传统方案得到的接收眼图，该接收眼图的开启度小，码间干扰强；下图为采用本实施例技术方案得到的接收眼图，该接收眼图的开启度大，码间干扰小。

请参阅图9，本申请的第二实施例提供了一种PAM-N CDR电路的控制方法，其中，PAM-N CDR电路包括电平判决器(slicer)200和判决反馈均衡器(DFE)300，控制方法包括：

S101:将输入的电压信号抽样判决得到多路电压数据信号，并将输入的电压信号转化为对应的电流信号；

可以理解为，电平判决器(slicer)200将输入的电压信号抽样判决得到多路电压数据信号，并将多路电压数据信号输入到判决反馈均衡器(DFE)300中。

S102:跟踪多路电压数据信号并输出多个用作降低ISI的电流反馈信号；

可以理解为，判决反馈均衡器(DFE)300并行处理多路电压数据信号，把多路电压数据信号延迟一个或者多个时钟周期得到多路电压延迟数据信号，并把多路电压延迟数据信号转换为电流信号，根据实际情况调节反馈强度，输出电流负反馈信号。

S103:将各个电流负反馈信号加载在电平判决器(slicer)200的负载上分别与电流信号对应相加。

在一个实施例中，控制方法还包括：

S200：使判决反馈均衡器(DFE)300的偏置电流与电平判决器(slicer)200的偏置电流之比为固定值。

应理解，步骤200是与步骤S101-步骤103是平行执行的。

在一个实施例中，控制方法还包括：把差分信号相互交叉连接来实现负反馈。

在一个实施例中，当N为4时，多个为3个，即当PAM-N CDR电路为PAM-4 CDR电路时，由于PAM-4 CDR电路的特性，电平判决器(slicer)200将输入电压信号分割为3路电压数据信号。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种PAM-N CDR电路，其特征在于，包括：

电平判决器，接入输入电压信号，所述电平判决器配置为将所述输入电压信号在所述电平判决器的负载上转化为对应的电流信号以及将所述输入电压信号经过比较和转换后分为多路电压数据信号，所述多路电压数据信号组成多路二进制数据；

判决反馈均衡器，与所述电平判决器连接，配置为跟踪所述多路电压信号并输出多路用作降低ISI的电流反馈信号，并将各个所述电流反馈信号加载在所述电平判决器的负载上与所述电流信号对应相加，从而减少输入电压信号的码间干扰；以及

偏置电流缩放模块，所述偏置电流缩放模块接于所述电平判决器和所述判决反馈均衡器之间，所述偏置电流缩放模块被用于固定所述判决反馈均衡器的偏置电流与所述电平判决器偏置电流之比，使所述判决反馈均衡器与所述电平判决器的总电流保持一个常数。

2.如权利要求1所述的PAM-N CDR电路，其特征在于，所述电平判决器的负载包括电阻。

3.如权利要求1所述的PAM-N CDR电路，其特征在于，所述判决反馈均衡器包括多个DFE平行支路，所述多个DFE平行支路与所述多路电压数据信号一一对应。

4.如权利要求3所述的PAM-N CDR电路，其特征在于，各个所述DFE平行支路包括：

延时单元，与电平判决器连接，所述延时单元接入所述电压数据信号并输出与所述电压数据信号对应的电压延迟数据信号；以及

负反馈单元，所述负反馈单元的输入端与所述延时单元连接，所述负反馈单元的反馈端与所述电平判决器的负载连接，所述负反馈单元被配置为根据所述电压延迟数据信号产生对应的电流反馈信号并将所述电流反馈信号输送到所述电平判决器的负载上。

5.如权利要求1所述的PAM-N CDR电路，其特征在于，所述偏置电流缩放模块包括：

第一镜像电流源，所述第一镜像电流源的输入端与电源连接，所述第一镜像电流源的输出端与所述电平判决器连接，所述第一镜像电流源用以为所述电平判决器提供第一偏置电流；

第二镜像电流源，所述第二镜像电流源的输入端与电源连接，所述第二镜像电流源的输出端与所述判决反馈均衡器连接，所述第二镜像电流源用以为所述判决反馈均衡器提供第二偏置电流；

第一MOS管，所述第一MOS管的漏极与所述第一镜像电流源的控制端连接，所述第一MOS管的栅极接入参考电压；

第二MOS管，所述第二MOS管的漏极与所述第二镜像电流源的控制端连接，所述第二MOS管的栅极接入控制电压，所述控制电压控制所述判决反馈均衡器的反馈强度；以及

第三MOS管，所述第三MOS管的漏极与所述第一MOS管的源极和所述第二MOS管的源极连接，所述第三MOS管的栅极接入所述偏置电流缩放模块的偏置电压，所述第三MOS管的源极接地。

6.如权利要求5所述的PAM-N CDR电路，其特征在于，所述偏置电流缩放模块还包括：

第一转换单元，所述第一转换单元接于所述电平判决器和地之间，所述第一转换单元被配置为将所述第一偏置电流转化为第一偏置电压并输送到所述电平判决器的偏置电压输入端中；以及

第二转换单元，所述第二转换单元接于所述判决反馈均衡器和地之间，所述第二转换单元被配置为将所述第二偏置电流转化为第二偏置电压并输送到所述判决反馈均衡器的偏置电压输入端中。

7.一种PAM-N CDR电路的控制方法，其特征在于，所述PAM-N CDR电路包括电平判决器和判决反馈均衡器，所述控制方法包括：

将输入的电压信号经过比较和转换后分为多路电压数据信号并将输入的电压信号转化为对应的电流信号；

跟踪所述多路电压数据信号并输出多个用作降低ISI的电流反馈信号；

将各个所述电流反馈信号加载在所述电平判决器的负载上分别与所述电流信号对应相加，从而减少输入电压信号的码间干扰；

使所述判决反馈均衡器的偏置电流与所述电平判决器的偏置电流之比为固定值。

8.如权利要求7所述的控制方法，其特征在于，还包括：当所述N为4时，所述多个为3个。

Images