CN105340174B - 自偏置接收机 - Google Patents

自偏置接收机 Download PDF

Info

Publication number
CN105340174B
CN105340174B CN201480033689.6A CN201480033689A CN105340174B CN 105340174 B CN105340174 B CN 105340174B CN 201480033689 A CN201480033689 A CN 201480033689A CN 105340174 B CN105340174 B CN 105340174B
Authority
CN
China
Prior art keywords
amplifier
circuit
transistor
output
bias current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480033689.6A
Other languages
English (en)
Other versions
CN105340174A (zh
Inventor
Y·黄
T·C·布莱恩
M·维兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105340174A publication Critical patent/CN105340174A/zh
Application granted granted Critical
Publication of CN105340174B publication Critical patent/CN105340174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers

Abstract

公开了一种接收机。该接收机包括放大器和配置成向该放大器提供偏置电流的偏置电路。该偏置电路是自偏置的。该偏置电路还被配置成使用来自该放大器的正反馈来调整偏置电流以及使用第二附加反馈路径来进一步调整该偏置电流。

Description

自偏置接收机
相关申请的交叉引用
本申请要求于2013年6月14日提交的题为“SELF-BIASED RECEIVER(自偏置接收机)”的美国非临时申请S/N.13/918,771的优先权，其通过援引全部明确纳入于此。
背景
领域
本公开一般涉及电子电路，尤其涉及自偏置接收机。
背景技术
随着对集成电路或“芯片”的更强处理能力的需求不断增长，低功耗已成为关键的设计要求。当前采用各种技术来降低此类设备中的功耗。一种此类技术涉及在某些操作模式期间降低在“芯片”上操作的某些电路的工作电压。
集成电路一般被设计成具有跨芯片的“核”分布的大量标准单元。每个单元是用一起工作以提供功能单元的任何数目的晶体管来形成的。这些单元互连在一起以形成可操作设备。核被沿芯片外围布置的数个较大单元围绕。这些较大单元包含输入/输出(I/O)驱动器，这些I/O驱动器是用具有较宽沟道长度、较厚氧化层、以及较高阈值电压的晶体管形成的以便与较高电压的片外器件对接。I/O驱动器的一示例是自偏置差分接收机。自偏置接收机在存在工艺、电压以及温度(“PVT”)变动的情况下表现良好，但当在功率节省模式中降低工作电压时可能展现出码元间干扰(“ISI”)抖动和占空比畸变(“DCD”)。ISI抖动和DCD可能降低自偏置差分接收机的可用数据率。
概述
一种接收机的一个方面包括放大器和偏置电路，该偏置电路被配置成响应于由放大器产生的偏置电压而向放大器提供偏置电流，其中该偏置电路包括第一电路和第二电路，第一电路被配置成通过使用来自放大器的反馈调整偏置电流来提供接收机的自偏置，且第二电路被配置成使用来自放大器的附加反馈来进一步调整偏置电流。
一种接收信号的方法的一个方面包括响应于由放大器产生的偏置电压而从偏置电路向放大器提供偏置电流，其中该偏置电路包括第一电路和第二电路，第一电路被配置成通过使用来自放大器的反馈调整偏置电流来提供接收机的自偏置，且第二电路被配置成使用来自放大器的附加反馈来进一步调整偏置电流。
一种接收机的另一方面包括用于放大信号的放大装置、和用于响应于由放大器产生的偏置电压而向放大装置提供偏置电流的偏置装置，其中该偏置装置包括第一电路装置和第二电路装置，第一电路装置用于通过使用来自放大器的反馈调整偏置电流来提供接收机的自偏置，且第二电路装置用于使用来自放大装置的附加反馈来调整偏置电流。
应理解，根据以下详细描述，装置和方法的其他方面对于本领域技术人员而言将变得容易明白，其中以解说方式示出和描述了装置、方法和制品的各个方面。如将认识到的，这些方面可以按其他和不同的形式来实现并且其若干细节能够在各个其他方面进行修改。相应地，附图和详细描述应被认为在本质上是解说性的而非限制性的。
附图简述
现在将参照附图藉由示例而非限定地在详细描述中给出装置和方法的各个方面，其中：
图1是解说接收机的一个示例的功能框图。
图2是解说具有放大器和偏置电路的接收机的示例的示意图。
图3是解说具有放大器和经修改的偏置电路的接收机的示例的示意图。
图4是解说放大器和偏置电路的操作的示例的流程图。
详细描述
以下将参照附图更全面地描述本公开的各个方面。然而，本公开可由本领域技术人员用许多不同形式来实施并且不应解释为被限定于本文给出的任何具体结构或功能。确切而言，提供这些方面以使得本公开将是透彻和完整的，并且其将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应领会，本公开的范围旨在覆盖本公开的任何方面，不论其是独立实现的还是与本公开的任何其他方面组合实现的。例如，可以使用本文所阐述的任何数目的方面来实现装置或实践方法。另外，本公开的范围旨在覆盖使用作为本公开的各种方面的补充或者与之不同的其他结构、功能性、或者结构及功能性来实践的此类装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。
尽管本文将描述特定方面，但这些方面的众多变体和置换落在本公开的范围之内。尽管提到了优选方面的一些益处和优点，但本公开的范围并非旨在被限定于特定益处、用途或目标。确切而言，本公开的各方面旨在宽泛地应用于不同的电路、技术、系统、网络和方法，其中的一些作为示例在附图和以下描述中解说。详细描述和附图仅仅解说本公开而非限定本公开，本公开的范围由所附权利要求及其等效技术方案来定义。
贯穿本公开所描述的各种电路可以用各种形式的硬件来实现。作为示例，任何这些电路(单独地或组合地)可以被实现为集成电路、或实现为集成电路设计的一部分。集成电路可以是最终产品，诸如微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑、存储器、或任何其他合适的集成电路系统。替换地，集成电路可以集成有其他芯片、分立电路元件、和/或其他组件，作为中间产品(诸如主板)或最终产品的一部分。最终产品可以是包括集成电路的任何合适的产品，作为示例，这些产品包括蜂窝电话、个人数字助理(PDA)、膝上型计算机、台式计算机(PC)、计算机外围设备、多媒体设备、视频设备、音频设备、全球定位系统(GPS)、无线传感器、或任何其他合适的设备。
现在将参照图1给出接收机的各种方面。这些方面非常适合用于作为I/O器件在芯片上操作的接收机，但如本领域技术人员将容易领会的，这些方面可被扩展至其他接收机以及合适的电路。转到图1，示出了解说接收机的示例的功能框图。接收机100包括放大器102。放大器102提供用于放大信号的装置。在I/O驱动器的情形中，放大器102可被实现为差分放大器以提高共模抑制比(CMRR)，但针对其他应用可以不同地实现。差分放大器可取决于特定应用和整体设计约束而被配置成具有差分或单端输出。接收机100还包括偏置电路104。偏置电路104提供用于向放大器102提供偏置电流的装置。接收机100可以是自偏置的。即，偏置电路104以负反馈的形式从差分放大器102接收其偏置电压。替换地，接收机100可具有固定偏置电路，该固定偏置电路从独立于差分放大器的电压源接收其偏置电压。偏置电路104还可使用来自放大器102的输出的反馈来增大提供给放大器102的偏置电流。当在功率节省模式中降低工作电压时，增大的偏置电流可趋于减小ISI抖动和DCD。
图2是解说具有放大器226和偏置电路224的接收机200的示例的示意图。在此示例中，放大器226被实现为差分放大器，但在其他实施例中可以不同地实现。差分放大器226包括第一放大器228和第二放大器230，第一放大器228和第二放大器230一起工作以放大输入信号202的电压与参考电压Vref之差。第一放大器228被示为CMOS放大器，其具有PMOS晶体管204、NMOS晶体管206、信号输入202、以及输出222，该输出222被提供给反相器216。反相器216向远程电路或负载提供单端输出(out)。第二放大器230也被示为CMOS放大器，其具有PMOS晶体管212、NMOS晶体管214、以及绑定到参考电压Vref的输入。来自第二放大器230的输出提供施加于偏置电路224的偏置电压220。
偏置电路224包括包含PMOS晶体管208和NMOS晶体管210的电路。PMOS晶体管208耦合在正电源轨VDD与放大器226之间，而NMOS晶体管210耦合在放大器226与负电源轨VSS之间。来自放大器226的偏置电压220被反馈回PMOS晶体管208和NMOS晶体管210的栅极，PMOS晶体管208和NMOS晶体管210偏置放大器226中的晶体管204、206、212、214。例如，电压Vref可被偏置为VDD的一半。
通过将偏置电压220耦合至PMOS晶体管208和NMOS晶体管210的栅极，创建了使偏置电压220稳定的负反馈环路。由于PVT效应所引起的偏置电压220的任何增加将增大NMOS晶体管210的栅源电压VGS。这将减小NMOS晶体管210的“导通”电阻，进而将偏置电压220朝向负电源轨VSS下拉。相反，如果偏置电压220由于PVT效应而减小，则PMOS晶体管208的栅源电压VGS的幅值将增大。这将减小PMOS晶体管208的“导通”电阻，进而将偏置电压220朝向正电源轨VDD上拉。
如先前所讨论的，当接收机200的工作电压(VDD)在低功率模式中降低时，性能可能会受到影响。作为示例，接收机中配置为集成电路的I/O驱动器的晶体管由于其厚氧化层而可具有高于600mV的阈值电压VTH。这将使低功率模式中的工作电压限制至1.2V。例如，如果工作电压(VDD)是1.1V，则每个晶体管208、210的栅源电压VGS将为约550mV，其小于阈值电压VT。结果，极小量的偏置电流将被提供给放大器226，因为晶体管208、210两者都将关断。在此条件下，接收机200可能遭受ISI抖动和DCD，这将降低接收机200的最大可用数据率。当晶体管208和210关断时，没有电流或者极小电流通过放大器226。结果，放大器226根本不能起作用，或者具有极低增益和低带宽，这导致抖动和DCD。
图3是具有放大器330和经修改的偏置电路332的接收机300的示图。经修改的偏置电路332包括先前结合图2描述的相同电路224(偏置电路224)，电路224提供用于使用负反馈调整偏置电流以稳定偏置电压326的装置。经修改的偏置电路还包括包含PMOS晶体管318和NMOS晶体管320的附加电路340，该附加电路340提供用于使用反馈来调整偏置电流的装置。PMOS晶体管318耦合在正电源轨VDD与放大器330之间，而NMOS晶体管320耦合在放大器330与负电源轨VSS之间。经修改的偏置电路332还包括两个反相器322和324，这些反相器322和324被用于将来自放大器330的输出分别反馈回晶体管318和320的栅极。
经修改的偏置电路332使用来自放大器330的反馈来提供附加偏置电流。附加偏置电流可使得接收机300在低功率模式中表现更好。作为示例，1.1V的工作电压将导致施加于PMOS和NMOS晶体管308、310的栅极的偏置电压326约为550mV。这低于这两个晶体管的阈值电压VT，从而导致去往放大器330的偏置电流非常小。然而，当来自放大器330的单端输出342为高时，PMOS晶体管318被导通而NMOS晶体管320关断。由于PMOS晶体管318的栅源电压VGS为VDD(例如，1.1V)，其远高于晶体管318的阈值电压VT，因此晶体管318是完全导通的，从而从正电源轨添加更多偏置电流。放大器330的负反馈自动地增大去往NMOS晶体管310的输入处的栅极电压。在有较大栅源电压VGS的情况下，晶体管310开始导通，从而传导更多电流，直至流经晶体管310的电流与流经PMOS晶体管318的电流相同。其以晶体管310和318两者导通并且流经晶体管310和318的电流相等的稳定状态结束。相反，当来自放大器330的单端输出342为低时，NMOS晶体管320被导通而PMOS晶体管318关断。由于NMOS晶体管320的VGS为VDD(例如，最小1.1V)，其远高于晶体管320的阈值电压VT，因此晶体管320是完全导通的，从而通过负电源轨汲取更多电流。放大器330的负反馈自动地减小PMOS晶体管308的栅极电压。在有较大栅源电压VGS的情况下，PMOS晶体管308开始导通，从而传导更多电流，直至流经晶体管308的电流与流经NMOS晶体管320的电流相同。其以晶体管308和320两者导通并且流经这些晶体管的电流相等的稳定状态结束。此外，晶体管318与320的尺寸比可以小于晶体管308与310的尺寸比。尺寸比被定义为第一晶体管的尺寸除以第二晶体管的尺寸。例如，晶体管318与320的尺寸比将为晶体管318的尺寸除以晶体管320的尺寸。
图4是解说放大器和偏置电路的操作的示例的流程图400。在框402，偏置电路向放大器提供偏置电流。在框404，偏置电路响应于由放大器产生的偏置电压来向放大器提供偏置电流。偏置电路可响应于因PVT变动导致的偏置电压变动而使用来自放大器的负反馈来调整偏置电流。替换地或附加地，偏置电路可使用来自放大器的反馈来调整偏置电流以添加更多偏置电流，从而允许接收机在低功率模式中表现更好。在框406，可使用来自放大器的反馈来调整偏置电流，以及在框408，可使用来自放大器的附加反馈来进一步调整偏置电流。
提供了本公开的各个方面以使本领域普通技术人员能够实践本发明。对本公开通篇给出的示例性实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中公开的概念可扩展到其他磁性存储设备。由此，权利要求并非旨在限定于本公开的各个方面，而是将被给予与权利要求的语言相一致的完全范围。本公开中通篇描述的示例性实施例的各个组件的所有结构和功能上为本领域普通技术人员所知或将来所知的等效方案通过引用明确纳入于此，且意在被权利要求书所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。权利要求的任何要素都不应当在35U.S.C.§112(f)的规定下来解释，除非该要素是使用短语“用于……的装置”来明确叙述的或者在方法权利要求情形中该要素是使用短语“用于……的步骤”来叙述的。

Claims (17)

1.一种接收机，包括：
放大器；以及
偏置电路，其被配置成响应于由所述放大器产生的偏置电压而向所述放大器提供偏置电流，其中所述偏置电路包括第一电路和第二电路，所述第一电路被配置成通过使用来自所述放大器的反馈调整所述偏置电流来提供所述接收机的自偏置，且所述第二电路被配置成使用来自所述放大器的附加反馈来进一步调整所述偏置电流，
其中所述第一电路被进一步配置成使用来自所述放大器的负反馈来调整所述偏置电流，以及
其中所述第二电路包括被配置成提供所述偏置电流的源的第一晶体管和被配置成提供所述偏置电流的阱的第二晶体管。
2.如权利要求1所述的接收机，其特征在于，所述第二电路被进一步配置成在来自所述放大器的输出处于第一状态时导通所述第一晶体管并关断所述第二晶体管，以及在来自所述放大器的所述输出处于不同于所述第一状态的第二状态时关断所述第一晶体管并导通所述第二晶体管。
3.如权利要求1所述的接收机，其特征在于，所述第一电路包括第一晶体管和第二晶体管，并且其中所述第二电路的第一晶体管与第二晶体管的尺寸比小于所述第一电路的第一晶体管与第二晶体管的尺寸比。
4.如权利要求1所述的接收机，其特征在于，所述放大器包括第一放大器和第二放大器，所述第一放大器具有耦合至所述第二电路的输出，而所述第二放大器具有耦合至所述第一电路的输出。
5.如权利要求4所述的接收机，其特征在于，所述放大器具有包括来自所述第一放大器的输出的单端输出。
6.一种接收信号的方法，包括：
响应于由放大器产生的偏置电压而从偏置电路向所述放大器提供偏置电流，其中所述偏置电路包括第一电路和第二电路，所述第一电路被配置成通过使用来自所述放大器的反馈调整所述偏置电流来提供接收机的自偏置，且所述第二电路被配置成使用来自所述放大器的附加反馈来进一步调整所述偏置电流；以及
使用来自所述放大器的负反馈来调整所述偏置电流，
其中所述第二电路包括被配置成提供所述偏置电流的源的第一晶体管和被配置成提供所述偏置电流的阱的第二晶体管。
7.如权利要求6所述的方法，其特征在于，进一步包括：
在来自所述放大器的输出处于第一状态时导通所述第一晶体管并关断所述第二晶体管；以及
在来自所述放大器的输出处于不同于所述第一状态的第二状态时关断所述第一晶体管并导通所述第二晶体管。
8.如权利要求6所述的方法，其特征在于，所述放大器包括第一放大器和第二放大器，所述第一放大器具有耦合至所述第二电路的输出，而所述第二放大器具有耦合至所述第一电路的输出。
9.如权利要求8所述的方法，其特征在于，所述放大器具有包括来自所述第一放大器的输出的单端输出。
10.一种接收机，包括：
用于放大信号的放大装置；以及
用于响应于由所述放大装置产生的偏置电压而向所述放大装置提供偏置电流的偏置装置，其中所述偏置装置包括第一电路装置和第二电路装置，所述第一电路装置用于通过使用来自所述放大装置的反馈调整所述偏置电流来提供所述接收机的自偏置，且所述第二电路装置用于使用来自所述放大装置的附加反馈来调整所述偏置电流，
其中所述第一电路装置被进一步配置成使用来自所述放大装置的负反馈来调整所述偏置电流，以及
其中所述第二电路装置包括被配置成提供所述偏置电流的源的第一晶体管和被配置成提供所述偏置电流的阱的第二晶体管。
11.如权利要求10所述的接收机，其特征在于，所述第二电路装置被进一步配置成在来自所述放大装置的输出处于第一状态时导通所述第一晶体管并关断所述第二晶体管，以及在来自所述放大装置的所述输出处于不同于所述第一状态的第二状态时关断所述第一晶体管并导通所述第二晶体管。
12.如权利要求10所述的接收机，其特征在于，所述第一电路装置包括第一晶体管和第二晶体管，并且其中所述第二电路装置的第一晶体管与第二晶体管的尺寸比小于所述第一电路装置的第一晶体管与第二晶体管的尺寸比。
13.如权利要求10所述的接收机，其特征在于，所述放大装置包括第一放大器和第二放大器，所述第一放大器具有耦合至所述第二电路装置的输出，而所述第二放大器具有耦合至所述第一电路装置的输出。
14.如权利要求13所述的接收机，其特征在于，所述放大装置具有包括来自所述第一放大器的输出的单端输出。
15.一种接收机，包括：
放大器；以及
偏置电路，其被配置成响应于由所述放大器产生的偏置电压而向所述放大器提供偏置电流，其中所述偏置电路包括第一电路和第二电路，所述第一电路被配置成通过使用来自所述放大器的反馈调整所述偏置电流来提供所述接收机的自偏置，且所述第二电路被配置成使用来自所述放大器的附加反馈来进一步调整所述偏置电流，
其中所述第一电路被进一步配置成使用来自所述放大器的负反馈来调整所述偏置电流，
其中所述放大器包括第一放大器和第二放大器，所述第一放大器具有耦合至所述第二电路的输出，而所述第二放大器具有耦合至所述第一电路的输出，以及
其中所述放大器具有包括来自所述第一放大器的输出的单端输出。
16.一种接收信号的方法，包括：
响应于由放大器产生的偏置电压而从偏置电路向所述放大器提供偏置电流，其中所述偏置电路包括第一电路和第二电路，所述第一电路被配置成通过使用来自所述放大器的反馈调整所述偏置电流来提供接收机的自偏置，且所述第二电路被配置成使用来自所述放大器的附加反馈来进一步调整所述偏置电流；以及
使用来自所述放大器的负反馈来调整所述偏置电流，
其中所述放大器包括第一放大器和第二放大器，所述第一放大器具有耦合至所述第二电路的输出，而所述第二放大器具有耦合至所述第一电路的输出，以及
其中所述放大器具有包括来自所述第一放大器的输出的单端输出。
17.一种接收机，包括：
用于放大信号的放大装置；以及
用于响应于由所述放大装置产生的偏置电压而向所述放大装置提供偏置电流的偏置装置，其中所述偏置装置包括第一电路装置和第二电路装置，所述第一电路装置用于通过使用来自所述放大装置的反馈调整所述偏置电流来提供所述接收机的自偏置，且所述第二电路装置用于使用来自所述放大装置的附加反馈来调整所述偏置电流，
其中所述第一电路装置被进一步配置成使用来自所述放大装置的负反馈来调整所述偏置电流，
其中所述放大装置包括第一放大器和第二放大器，所述第一放大器具有耦合至所述第二电路装置的输出，而所述第二放大器具有耦合至所述第一电路装置的输出，以及
其中所述放大装置具有包括来自所述第一放大器的输出的单端输出。
CN201480033689.6A 2013-06-14 2014-06-13 自偏置接收机 Active CN105340174B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/918,771 US9077289B2 (en) 2013-06-14 2013-06-14 Self-biased receiver
US13/918,771 2013-06-14
PCT/US2014/042259 WO2014201323A1 (en) 2013-06-14 2014-06-13 Self-biased receiver

Publications (2)

Publication Number Publication Date
CN105340174A CN105340174A (zh) 2016-02-17
CN105340174B true CN105340174B (zh) 2017-09-19

Family

ID=51136831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480033689.6A Active CN105340174B (zh) 2013-06-14 2014-06-13 自偏置接收机

Country Status (6)

Country Link
US (1) US9077289B2 (zh)
EP (1) EP3008820B1 (zh)
JP (1) JP2016526821A (zh)
KR (1) KR101762363B1 (zh)
CN (1) CN105340174B (zh)
WO (1) WO2014201323A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935584B1 (en) 2017-03-30 2018-04-03 Nvidia Corporation Self-biased gyrator-based receiver for amplification and equalization of single-ended signals
CN109831257B (zh) * 2019-02-13 2020-08-11 深圳市傲科光电子有限公司 一种pam-n cdr电路及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172524B1 (en) * 1998-06-29 2001-01-09 Hyundai Electronics Industries Co., Ltd. Data input buffer
US6392453B1 (en) * 2001-06-20 2002-05-21 Micron Technology, Inc. Differential input buffer bias circuit
CN1568035A (zh) * 2003-07-07 2005-01-19 深圳市中兴通讯股份有限公司 宽带低噪声放大器器件模块装置
CN101001078A (zh) * 2007-01-12 2007-07-18 清华大学 一种低电压负反馈跨导放大器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03100996A (ja) * 1989-09-12 1991-04-25 Toshiba Micro Electron Kk 増幅回路
US5293515A (en) 1989-09-12 1994-03-08 Kabushiki Kaisha Toshiba Amplifier circuit having two inverters
US5953276A (en) 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US6118318A (en) 1997-05-09 2000-09-12 International Business Machines Corporation Self biased differential amplifier with hysteresis
US5942940A (en) 1997-07-21 1999-08-24 International Business Machines Corporation Low voltage CMOS differential amplifier
US6169424B1 (en) 1998-11-03 2001-01-02 Intel Corporation Self-biasing sense amplifier
KR100366616B1 (ko) 1999-05-19 2003-01-09 삼성전자 주식회사 저전압 인터페이스용 고속 입력버퍼 회로
US6563384B1 (en) 2000-08-21 2003-05-13 Analog Devices, Inc. High gain amplifier with rail to rail range and frequency compensation
US7176720B1 (en) 2003-03-14 2007-02-13 Cypress Semiconductor Corp. Low duty cycle distortion differential to CMOS translator
JP4346015B2 (ja) * 2003-06-30 2009-10-14 株式会社リコー 高速コンパレータおよびそれを用いたｄｃ／ｄｃコンバータ
KR20060004260A (ko) 2004-07-09 2006-01-12 삼성전자주식회사 자체 바이어스 차동 증폭기
JP2006332793A (ja) * 2005-05-23 2006-12-07 Toshiba Microelectronics Corp 半導体装置
US7683715B2 (en) 2008-06-27 2010-03-23 Texas Instruments Incorporated Feedback biasing technique for a stage of an amplifier that uses a feedback control loop having low gain
KR101223481B1 (ko) * 2010-08-30 2013-01-17 매그나칩 반도체 유한회사 오버드라이빙 회로를 포함하는 연산증폭기
TW201210198A (en) * 2010-08-31 2012-03-01 Novatek Microelectronics Corp Pre-driver and digital transmitter using the same
JP5747532B2 (ja) 2011-02-01 2015-07-15 住友電気工業株式会社 光受信器
US8519785B2 (en) 2011-02-15 2013-08-27 Cavium, Inc. Differential amplifier with duty cycle compensation
US8970300B2 (en) * 2013-04-16 2015-03-03 Texas Instruments Deutschland Gmbh Apparatus and method for transimpedance amplifiers with wide input current ranges

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172524B1 (en) * 1998-06-29 2001-01-09 Hyundai Electronics Industries Co., Ltd. Data input buffer
US6392453B1 (en) * 2001-06-20 2002-05-21 Micron Technology, Inc. Differential input buffer bias circuit
CN1568035A (zh) * 2003-07-07 2005-01-19 深圳市中兴通讯股份有限公司 宽带低噪声放大器器件模块装置
CN101001078A (zh) * 2007-01-12 2007-07-18 清华大学 一种低电压负反馈跨导放大器

Also Published As

Publication number Publication date
KR20160020469A (ko) 2016-02-23
CN105340174A (zh) 2016-02-17
WO2014201323A1 (en) 2014-12-18
EP3008820B1 (en) 2017-01-04
JP2016526821A (ja) 2016-09-05
KR101762363B1 (ko) 2017-07-27
EP3008820A1 (en) 2016-04-20
US9077289B2 (en) 2015-07-07
US20140368276A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
US9484891B2 (en) Multi-modal communication interface
US8483627B2 (en) Circuits, processes, devices and systems for full integration of RF front end module including RF power amplifier
CN102624341B (zh) 差分接收器
US20080024172A1 (en) Actively Compensated Buffering for High Speed Current Mode Logic Data Path
US20050218938A1 (en) Comparator circuit
US7944252B1 (en) High performance LVDS driver for scalable supply
WO2015176295A1 (en) Feed-forward bias circuit
CN105340174B (zh) 自偏置接收机
JP7443262B2 (ja) デュアル・パワーｉ／ｏ送信機
US8212619B2 (en) Split-biased current scalable buffer
JP4527780B2 (ja) コモンモード電圧制御装置
US8970275B1 (en) Process compensated delay line
EP2154783B1 (en) Amplifying circuit
US7676213B2 (en) Vgs replication apparatus, method, and system
US11152905B2 (en) Wideband amplifier circuit
US9331655B2 (en) Pop-click noise grounding switch design with deep sub-micron CMOS technology
US10727796B2 (en) Low-voltage differential signaling (LVDS) receiver circuit and a method of operating the LVDS receiver circuit
US7199657B2 (en) Amplification gain stages having replica stages for DC bias control
WO2017130878A1 (ja) スイッチング増幅器
US20230188096A1 (en) Complementary balanced low-noise amplifier circuit
CN116868505A (zh) 超高带宽无电感放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant