CN101425986A - 能够在单端传输与差分传输之间转换的接口电路 - Google Patents

Abstract

本发明的目的是实现在两个传输系统之间转换的接口电路中输出级驱动器面积的减小。该接口电路具有两个驱动器电路以及驱动控制电路，该驱动控制电路可以在包括电压驱动系统和电流驱动系统在内的两个驱动系统之间转换。这两个驱动器电路经由驱动控制电路连接到电源电位。经由选择电路输入两个输入信号和输入信号的逻辑反相信号。该接口电路根据输入到驱动控制电路的控制信号，在电压驱动型单端传输系统与电流驱动型差分传输系统之间转换。

Description

能够在单端传输与差分传输之间转换的接口电路

本申请基于在日本提交的No.2007-282564的申请，其内容通过引用合并于此。

技术领域

本发明涉及一种接口电路，其能够在机器之间的接口和LSI之间的接口中，在电压驱动推挽型单端传输系统与电流驱动型差分传输系统之间转换。

背景技术

近来，不断的改进电子设备的处理速度，以便满足多功能和高性能电子设备的需要。随着改进，提高了在电子设备之间的通信速度。借助按惯例且常用的单端传输的使用，难以在电子设备之间实现高速通信。因此，在执行高速信号传输所借助的各类传输标准中，例如LVDS(低压差分传输)、USB(通用串行总线)2.0、IEEE 1394、HDMI(高清晰度多媒体接口)和串行-ATA，在电子设备的接口中使用了电流驱动型差分传输系统。

在以SD存储卡为代表的可移动存储卡领域中，当前将电压驱动型单端传输系统用作与主机的接口。然而，必须使用电流驱动型差分传输系统，其能够进行数据到可移动存储卡的高速输入和输出，随着技术的发展，存储卡的存储容量日益增大。

然而如果将电流驱动型差分传输系统用于可移动存储卡，这种可移动存储卡就不能用于使用了现有电压驱动型单端传输系统的电子设备中。

因此，需要一种可移动存储卡，其可以同时将电流驱动型差分传输系统和电压驱动型单端传输系统用于数据传输。然而，由于除了用于现有电压驱动型单端传输系统的信号线之外还规定了存储卡的形状，信号数量和端子，因此不能为存储卡设置额外的信号线用于电流驱动型差分传输。因此，需要为同时使用电压驱动型单端传输系统和电流驱动型差分传输系统而公用存储卡的信号线和端子。

为了解决以上问题，专利文献1公开了一种电路，其在使用公共信号线的情况下，选择性地使用电压驱动型单端传输和电流驱动型差分传输。根据由专利文献1所公开的技术，单端驱动器的两个输出端分别连接到两条信号线。而且，这两条信号线分别连接到差分驱动器的两个输出端。另外，按照传输系统控制信号，为了操作，该电路在单端驱动器与差分驱动器之间转换。在此，传输系统控制信号是表明是单端传输还是差分传输的控制信号。

[专利文献1]日本未审专利申请公开No.2000-353035

发明内容

然而，根据以上技术，必须保留用于设置单端驱动器和差分驱动器这两个驱动器的区域。因此，以上技术不能用于具有有限设置面积的设备，例如具有指定形状的设备。这种设备的一个实例是可移动存储卡。

例如，当将以上技术用于可移动存储卡时，减小了用于在其上设置闪存的面积。这妨碍了可移动存储卡的存储容量的增大。因此，新增加到可移动存储卡的差分驱动器电路需要占用最小的电路面积。

因此，本发明的目的是提供一种接口电路、双向接口电路和可移动存储设备，其可以同时使用电压驱动型单端传输系统和电流驱动型差分传输系统，且可以在较小面积中实现。

为了实现以上目的，在本发明的一个实施例中，该接口电路选择性地使用单端传输系统和差分传输系统，在第一外部电路与第二外部电路之间传递信号，其包括：信号接收单元，用于从第一外部电路接收系统信号，该系统信号表明是单端传输系统还是差分传输系统；输入控制电路，用于(i)当系统信号表明是单端传输系统时，从第一外部电路接收第一数据信号和第二数据信号，并输出第一数据信号和第二数据信号，分别作为第一输入信号和第二输入信号，并且(ii)当系统信号表明是差分传输系统时，从第一外部电路接收第三数据信号，并输出该第三数据信号和该第三数据信号的逻辑反相信号，分别作为第一和第二输入信号；第一驱动器电路，用于接收第一输入信号，基于接收的第一输入信号产生第一输出信号，并将第一输出信号输出到第二外部电路；以及第二驱动器电路，用于接收第二输入信号，基于接收的第二输入信号产生第二输出信号，并将第二输出信号输出到第二外部电路。

在此，“第一驱动器电路”和“第二驱动器电路”分别对应于下述实施例中所示的驱动器电路200和201。“系统信号”对应于下述实施例中所示的传输系统控制信号SE/DF。“第一数据信号”和“第三数据信号”每一个都对应于输入信号XSIG1。“第二数据信号”对应于输入信号XSIG2。“第一和第二输入信号”对应于分别输入到下述实施例中的驱动器电路200和201中的信号。

采用以上结构，该接口电路可以用第一和第二驱动器电路执行电压驱动推挽型单端传输和电流驱动推挽型差分传输。因此，可以在较小面积中实现选择性地使用电压驱动型单端传输和电流驱动型差分传输的接口电路。

该接口电路可以用相同驱动器电路执行电压驱动推挽型单端传输和电路驱动推挽型差分传输。因此，免除了单端传输电路的输出级电路或抗静电二极管的负荷容量，该接口电路可以在高速信号传输期间抑制信号波形质量的恶化。

该接口电路还包括驱动控制电路，其用于根据系统信号，选择恒压驱动系统或恒流驱动系统，并根据该选择来控制从电源提供到第一和第二驱动器电路的电压和电流。当系统信号表明是单端传输系统时，以恒定电压驱动第一和第二驱动器电路，而当系统信号表明是差分传输系统时，以恒定电流驱动第一和第二驱动器电路。另外，第一驱动器电路根据第一输入信号的电平，在从电源提供的电流的导通与非导通状态之间转换，以便产生第一输出信号，而第二驱动器电路根据第二输入信号的电平，在电流的导通与非导通状态之间转换，以便产生第二输出信号。

采用此结构，可以用电压驱动系统和电流驱动系统的任意一种来驱动这些驱动器电路。

第一和第二驱动器电路：(i)其每一个都经由驱动控制电路连接到电源，并且其每一个都连接到地，或者(ii)其每一个都经由驱动控制电路连接到地，并且其每一个都连接到电源。另外，驱动控制电路包括第一控制电路和第二控制电路。另外，第一和第二驱动器电路每一个都经由第一控制电路连接到电源，并经由第二控制电路连接到地。

采用以上结构，可以朝向电源和/或地设置该驱动控制电路。为此，为了设计在其中设置了该接口电路的设备，可以在考虑了与其它组成部分和接口电路所服从的标准有关的布置的情况下，在没有太多约束的情况下设置驱动控制电路。

而且，在以下提供的实施例中，当如图2所示用nMOS晶体管配置驱动控制电路时，可以在与用pMONS晶体管配置的接口电路相比更小的面积中实现接口电路。

该接口电路在第一系统与第二系统之间进行选择，在第一系统中，从内部电源提供电流，而在第二系统中，从第二外部电路的外部电源经由连接到第二外部电路的输出通路提供电流。在第一系统中，第一和第二驱动器电路在内部电源与第二外部电路之间电流的导通与非导通状态之间转换，在第二系统中，第一和第二驱动器电路在外部电源与地之间电流的导通与非导通状态之间转换。另外，第一和第二驱动器电路经由开关电路连接到内部电源，并经由输出通路连接到外部电源，该输出通路输出第一和第二输出信号。在第二系统中，该开关电路将第一和第二驱动器电路与内部电源断开连接，并且通过根据第一和第二输入信号的电平而打开或阻断输出通路，第一和第二驱动器电路在电流的导通与非导通状态之间转换。另外，第一和第二驱动器电路连接到内部电源，并经由输出通路连接到外部电源，该输出通路输出第一和第二输出信号。第一驱动器电路包括：第一开关电路，其设置在内部电源与用于输出第一输出信号的第一输出端之间；以及第二开关电路，其设置在第一输出端与地之间。第二驱动器电路包括：第三开关电路，其设置在内部电源与用于输出第二输出信号的第二输出端之间；以及第四开关电路，其设置在第二输出端与地之间。在第二系统中，第一开关电路将第一输出端与内部电源断开连接，第三开关电路将第二输出端与内部电源断开连接，并且第二开关电路根据第一输入信号的电平，将所述第一端与地连接和断开，第四开关电路根据第二输入信号的电平，将所述第二端与地连接和断开。

采用此结构，该接口电路可以在漏极开路系统中工作，该漏极开路系统响应于来自第二外部电路的外部电源的电流供应来工作。

如以上结构所示，可以在各种电路结构中实现漏极开路系统。

该接口电路还包括一个或多个延迟控制电路，其设置在第一和第二驱动器电路的任意一个或二者的先前级中。

因此，借助所述延迟控制电路，可以在包含在接口电路中的组成部分之中没有延迟的情况下执行处理。

信号接收单元还从第一外部电路接收表明传输方向的方向信号。接口电路还包括：第一信号线和第二信号线，用于分别在第一驱动器电路与第二外部电路之间以及在第二驱动器电路与第二外部电路之间建立连接；输出控制电路，用于从输入控制电路接收第一和第二输入信号，并且(i)当方向信号表明传输方向是从第一外部电路到第二外部电路时，分别将第一和第二输入信号输出到第一和第二驱动器电路，(ii)当方向信号表明传输方向是从第二外部电路到第一外部电路时，将输入控制电路与第二外部电路断开连接；终端电阻电路，其一端连接到第一信号线，而另一端连接到第二信号线，该终端电阻电路具有指定的电阻值；差分接收器电路，用于经由第一和第二信号线从第二外部电路接收差分信号；第一单端接收器电路，用于经由第一信号线从第二外部电路接收单端信号；以及第二单端接收器电路，用于经由第二信号线从第二外部电路接收单端信号。另外，该接口电路还包括接收器开关电路，用于当方向信号表明传输方向是从第二外部电路到第一外部电路时，在驱动控制电路与差分接收器电路之间建立连接，并从驱动控制电路向差分接收器电路提供电流。

采用此结构，该接口电路可以用差分传输系统和单端传输系统的任意一种发出并接收数据。因此，不论这两个外部电路会使用哪一个系统，接口电路都可以传递信号。

在本发明的另一个实施例中，一种可移动存储设备具有接口电路，该接口电路选择性地使用单端传输系统和差分传输系统在第一外部电路与第二外部电路之间传递信号。该接口电路包括：信号接收单元，用于从第一外部电路接收系统信号，该系统信号表明是单端传输系统还是差分传输系统；输入控制电路，用于(i)当系统信号表明是单端传输系统时，从第一外部电路接收第一数据信号和第二数据信号，并输出第一数据信号和第二数据信号，分别作为第一输入信号和第二输入信号，(ii)当系统信号表明是差分传输系统时，从第一外部电路接收第三数据信号，并输出第三数据信号和第三数据信号的逻辑反相信号，分别作为第一和第二输入信号；第一驱动器电路，用于接收第一输入信号，基于接收的第一输入信号产生第一输出信号，并将第一输出信号输出到第二外部电路；以及第二驱动器电路，用于接收第二输入信号，基于接收的第二输入信号产生第二输出信号，并将第二输出信号输出到第二外部电路。另外，在本发明的再另一个实施例中，一种可重构设备具有接口电路，该接口电路选择性地使用单端传输系统和差分传输系统在第一外部电路与第二外部电路之间传递信号。该接口电路包括：信号接收单元，用于从第一外部电路接收系统信号，该系统信号表明是单端传输系统还是差分传输系统，输入控制电路，用于(i)当系统信号表明是单端传输系统时，从第一外部电路接收第一数据信号和第二数据信号，并输出第一数据信号和第二数据信号，分别作为第一输入信号和第二输入信号，(ii)当系统信号表明是差分传输系统时，从第一外部电路接收第三数据信号，并输出第三数据信号和第三数据信号的逻辑反相信号，分别作为第一和第二输入信号；第一驱动器电路，用于接收第一输入信号，基于接收的第一输入信号产生第一输出信号，并将第一输出信号输出到第二外部电路；以及第二驱动器电路，用于接收第二输入信号，以基于接收的第二输入信号产生第二输出信号，并将第二输出信号输出到第二外部电路。

以此结构，可移动存储卡可以用于兼容差分传输系统的设备和兼容单端传输系统的设备中。

而且，可重构设备可以同时适合于兼容差分传输系统的设备和兼容单端传输系统的设备。

附图说明

由以下连同示出本发明特定实施例的附图一起的其说明，本发明的这些及其它目的、优点和特点会变得显而易见。

在附图中：

图1是显示根据本发明实施例1的接口电路11的结构实例的图示；

图2是显示根据本发明实施例1的接口电路11a的结构实例的图示；

图3是显示根据本发明实施例1的接口电路11b的结构实例的图示；

图4是显示根据本发明实施例1的接口电路11c的结构实例的图示；

图5是显示根据本发明实施例1的接口电路11d的结构实例的图示；

图6是显示根据本发明实施例1的接口电路11e的结构实例的图示；

图7是显示根据本发明实施例1的接口电路11f的结构实例的图示；

图8是显示根据本发明实施例1的接口电路11g的结构实例的图示；

图9是显示根据本发明实施例2的接口电路11h的结构实例的图示；

图10是显示根据本发明实施例2的接口电路11i的结构实例的图示；

图11是显示根据本发明实施例2的接口电路11j的结构实例的图示；

图12是显示根据本发明实施例2的接口电路11k的结构实例的图示；

图13是显示根据本发明实施例2的接口电路11L的结构实例的图示；

图14是显示根据本发明实施例2的接口电路11m的结构实例的图示；

图15是显示根据本发明实施例2的接口电路11n的结构实例的图示；

图16是显示根据本发明实施例2的接口电路11o的结构实例的图示；

图17是显示根据本发明实施例2的接口电路11p的结构实例的图示；

图18是显示根据本发明实施例2的终端电阻电路R1的结构实例的图示；

图19是显示根据本发明实施例1和2的延迟控制电路500的结构实例的图示；

图20是显示根据本发明实施例3的可移动存储卡1的结构实例的图示；

图21是包括在可移动存储卡1中的逻辑电路12与接口电路11之间的连接的放大图；以及

图22是显示可重构设备20的图示。

具体实施方式

以下参考附图说明本发明的多个实施例。

(实施例1)

(1)图1显示了根据本发明的实施例1的接口电路11，其可以在电压驱动型单端传输和电流驱动型差分传输之间转换。

如图1所示，接口电路11包括：输入单元203，其接收各种信号输入，例如控制信号和数据信号；推挽驱动器电路200和201；驱动控制电路300；和输入控制电路400，其控制输入到驱动器电路200和201的输入信号。

输入单元203具有至少一个输入端和连接到输入端的至少一条信号线。在图1中，作为实例设置了三个输入端。这三个输入端从外部接收传输系统控制信号SE/DF和输入信号XSIG1和XSIG2。在此，当传输系统控制信号SE/DF是“L(低)”时，表明是电压驱动型单端传输。当传输系统控制信号SE/DF是“H(高)”时，表明是电流驱动型差分传输。输入信号XSIG1和XSIG2是包括“L”和“H”的信号。接口电路11还包括两个输出端，其分别连接到信号线D1p和D1m。

以下说明组成接口电路11的各个电路。

驱动器电路200由晶体管M1和M2组成，并起到推挽输出级电路的作用。驱动器电路200的输入节点经由输入控制电路400连接到接口电路11的一个输入端，其接收输入信号XSIG1。驱动器电路200的输出节点n1经由接口电路11的输出端连接到信号线D1p。

pMOS晶体管M1的栅极连接到驱动器电路200的输入节点。晶体管M1的源极连接到电路节点n3，其是驱动控制电路300的输出端。晶体管M1的漏极经由输出节点n1连接到晶体管M2的漏极。

nMOS晶体管M2的栅极连接到驱动器电路200的输入节点。晶体管M2的漏极经由输出节点n1连接到晶体管M1的漏极。晶体管M2的源极连接到地GND。

当将信号“L”提供到驱动器电路200的输入节点时，在晶体管M1的源极和漏极之间导通电流，在晶体管M2的源极和漏极之间不导通电流。因此，在电路节点n3与电路节点n1之间导通电流，将取决于电源电压VDD或电流源电路Is1的信号提供给信号线D1p。

另一方面，当信号“H”提供到驱动器电路200的输入节点时，在晶体管M1的源极和漏极之间不导通电流，在晶体管M2的源极和漏极之间导通电流。因此，在地GND与电路节点n1之间导通电流，将取决于地GND的信号提供给信号线D1p。

由于驱动器电路201具有与驱动器电路200相同的结构，因此省略了其详细说明。驱动器电路201由晶体管M3和M4组成，并起到推挽输出级电路的作用。在此，尽管晶体管M3和M4分别是pMOS晶体管和nMOS晶体管，并分别对应于驱动器电路200的晶体管M1和M2，但为了解释的原因，就如此命名晶体管M3和M4。驱动器电路201的输入节点连接到输入控制电路400的输出端。驱动器电路201的输出节点n2经由接口电路11的输出端连接到信号线D1m。晶体管M3的源极连接到电路节点n3，其是驱动控制电路300的输出端。

驱动控制电路300包括pMOS晶体管M5和电流源电路Is1，电流源电路Is1连接到电源(电位VDD)，并控制输出电流。晶体管M5的源极连接到电源(VDD)，晶体管M5的栅极连接到接口电路11的输入端，其接收传输系统控制信号SE/DF。晶体管M5的漏极连接到电路节点n3，其是驱动控制电路300的输出端。

传输系统控制信号SE/DF控制在晶体管M5的源极与漏极之间的导电状态。因此，驱动控制电路300可以使电压驱动系统和电流驱动系统选择性的操作驱动器电路200和201。

当传输系统控制信号SE/DF是“L”时，在晶体管M5的源极与漏极之间导通电流。另一方面，当传输系统控制信号SE/DF是“H”时，在晶体管M5的源极与漏极之间不导通电流。

在此，在晶体管M5的源极与漏极之间的导通电流的阻值(ON阻值)比晶体管M1、M2、M3和M4的低得多。

输入控制电路400包括选择电路S1和逻辑反相电路INV1。输入控制电路400从外部经由接口电路11的输入端接收输入信号XSIG1和XSIG2，并控制输入信号XSIG1和XSIG2到驱动器电路的输出。更具体的，输入控制电路400将输入信号XSIG1照原样输出至驱动器电路200。根据传输系统控制信号SE/DF，选择电路S1向驱动器电路201选择性地输出输入信号XSIG1的逻辑反相信号或输入信号XSIG2。换句话说，当传输系统控制信号SE/DF是“L”时，其表明是单端传输，选择电路S1选择输入信号XSIG2，并向驱动器电路201输出选择的输入信号XSIG2。另一方面，当传输系统控制信号SE/DF是“H”时，其表明是差分传输，选择电路S1选择由逻辑反相电路INV1输出的输入信号XSIG1的逻辑反相信号，并向驱动器电路201输出该逻辑反相信号。

以下说明当接口电路11执行电压驱动推挽型单端传输和电流驱动推挽型差分传输时，接口电路11的操作。

(当利用电压驱动推挽型单端传输系统操作接口电路11时)

当接口电路11执行电压驱动推挽型单端传输时，传输系统控制信号SE/DF是“L”。

当传输系统控制信号SE/DF是“L”时，在晶体管M5的源极与漏极之间导通电流。如上所述，由于晶体管M5的ON阻值足够低，因此节点n3的电位几乎等于电源电位VDD。结果，电流源电路Is1不提供恒定电流。因此，将几乎等于电源电位VDD的电压提供给驱动器电路200和201。驱动器电路200和201利用电压驱动系统向信号线D1p和D1m输出信号。如上所述，将输入信号XSIG1提供给驱动器电路200。另外，由于传输系统控制信号SE/DF是“L”，选择电路S1选择输入信号XSIG2，并向驱动器电路201输出选择的输入信号XSIG2。

因此，接口电路11利用电压驱动系统，将来自驱动器电路200的输入信号XISG1输出到信号线D1p，并将来自驱动器电路201的输入信号XSIG2输出到信号线D1m。

因此，接口电路11起到使用电压驱动推挽型单端传输操作的双通道接口电路的作用。

(当利用电流驱动型差分传输系统操作接口电路11时)

当接口电路11执行电流驱动型差分传输时，传输系统控制信号SE/DF是“H”。

当传输系统控制信号SE/DF是“H”时，在晶体管M5的源极与漏极之间不导通电流。因此，将恒定电流从电流源电路Is1提供到驱动器电路200和201。驱动器电路200和201利用电流驱动推挽系统向信号线D1p和D1m输出信号。

如上所述，将输入信号XSIG1提供给驱动器电路200。另外，由于传输系统控制信号SE/DF是“H”，因此选择电路S1选择输入信号XSIG1的逻辑反相信号，并将选择的逻辑反相信号输出到驱动器线路201。

因此，接口电路11将来自驱动器电路200的输入信号XSIG1输出到信号线D1p，并将来自驱动器电路201的输入信号XSIG1的逻辑反相信号输出到信号线D1m。因此，接口电路11用电流驱动推挽型差分传输起到单通道输出电路的作用。

用以上结构，接口电路11能够利用驱动器电路200和201同时执行电压驱动推挽型单端传输和电流驱动推挽型差分传输。因此，合并了单端传输和差分传输的输出级电路，这有效减小了电路面积。另外，由于免除了不必要的输出级电路的负荷容量，接口电路11可以在高速信号传输期间抑制信号波形质量的恶化。

(2)随后，以下参考图2说明接口电路11a，它是接口电路11的变型。

接口电路11a包括驱动控制电路301，其代替了接口电路11的驱动控制电路300。接口电路11a包括驱动器电路200和201、驱动控制电路301、逻辑反相电路INV2和输入控制电路400。

接口电路11a的驱动器电路200和201及输入控制电路400的各结构分别与接口电路11的驱动器电路200和201及输入控制电路400基本上相同。因此，省略其详细说明。以下是主要与接口电路11和11a之间的区别有关的说明。

如图2所示，驱动器电路200和201经由控制电路301连接到地(电位Vss)。驱动控制电路301由控制输出电流的电流源电路Is2和MOS晶体管M6组成。

驱动器电路200的晶体管M1的源极和驱动器电路201的晶体管M3的源极各自连接到电源(VDD)。驱动器电路200的晶体管M2的源极和驱动器电路201的晶体管M4的源极各自连接到电路节点n4。

另外，在接口电路11a中，接收传输系统控制信号SE/DF的输入端经由逻辑反相电路INV2连接到包含在驱动控制电路301中的晶体管M6的栅极。晶体管M6的漏极连接到电路节点n4。晶体管M6的源极连接到地GND。

而且，电流源电路Is2的输入端连接到电路节点n4，电流源电路Is2的输出端连接到地GND。

传输系统控制信号SE/DF控制在晶体管M6的源极与漏极之间的导通状态。因此，驱动控制电路301可以选择性的利用电压驱动系统和电流驱动系统来驱动驱动器电路200和201。

当传输系统控制信号SE/DF是“L”时，将“H”提供给晶体管M6的栅极，在晶体管M6的源极与漏极之间导通电流。另一方面，当传输系统控制信号SE/DF是“H”时，将“L”提供给晶体管M6的栅极，在晶体管M6的源极与漏极之间不导通电流。在晶体管M6的源极与漏极之间导通电流时，节点n4的电位几乎等于地电位Vss。因此，电流源电路Is2不提供恒定电流，用电压驱动系统来驱动驱动器电路200和201。另一方面，当在晶体管M6的源极与漏极之间不导通电流时，电流源电路Is2提供恒定电流，用电流驱动系统来驱动驱动器电路200和201。

在图1中所示的接口电路11将驱动器电路200和201经由驱动控制电路300连接到电源电位VDD。通常，当nMOS晶体管的ON阻值与pMOS晶体管的ON电阻相等时，可以在比pMOS晶体管更小的面积中实现nMOS晶体管。因此，除了图1所示的接口电路11所产生的效果之外，可以在更小的面积中实现图2所示的接口电路11a。

(3)随后，图3显示了根据本发明的接口电路11b的结构实例。接口电路11b服从于这样的传输标准，其规定差分信号的中点电位是电源电位VDD的一半。这个传输标准的实例是LVDS(低电压差分信号传输)。

除了接口电路11的组成部分之外，接口电路11b还包括接口电路11a的驱动控制电路301和逻辑反相电路INV2。

采用此结构，将驱动器电路200和201经由驱动控制电路300连接到电源(VDD)，以及将驱动器电路200和201经由驱动控制电路301连接到地(Vss)。

如上所述，期待使晶体管M5和M6的ON阻值足够低。还期待使电流源电路Is1和Is2的电流驱动能力和ON阻值彼此基本相等。以此结构，由接口电路11b输出的差分信号的中点电位是电源电位VDD的一半。

以图3所示的结构，在可以在电压驱动推挽型单端传输与LVDS差分传输之间转换的接口电路11b中，可以在相同驱动器电路中实现电压驱动推挽型单端传输和LVDS差分传输。因此，接口电路11b可以在高速信号传输期间抑制信号波形的质量恶化。

注意虽然这里驱动控制电路300和301是分离的，但可以由这两个驱动控制电路组成一个驱动控制电路。

(4)随后，图4显示了接口电路11c。接口电路11c显示为同样服从于漏极开路型差分传输标准，例如HDMI，的结构示例。

接口电路11c具有与接口电路11b相同的结构。代替了接口电路11b的驱动类型控制电路300，接口电路11c包括pMOS晶体管M7和AND电路C1，还经由输入端从外部接收漏极开路系统控制信号OD。漏极开路系统控制信号OD为“H”时表明执行使用漏极开路系统的控制。另一方面，漏极开路系统控制信号OD为“L”时表明不执行使用漏极开路系统的控制。

AND电路C1对漏极开路系统控制信号OD和传输系统控制信号SE/DF执行AND操作，并将由该AND操作获得的信号输出到晶体管M7的栅极。晶体管M7的源极连接到电压电位VDD。晶体管M7的漏极连接到电路节点n3。

当执行图4中的漏极开路型差分传输时，传输系统控制信号SE/DF是“H”，在晶体管M6的源极与漏极之间不导通电流。另外，漏极开路系统控制信号OD是“H”，在晶体管M7的源极与漏极之间不导通电流。在此条件下，操作电流源电路Is2从主机的电源(VDD)经由上拉电阻(未示出)引出电流。主机经由信号线D1p和D1m连接到接口电路11c，并且包括电源和上拉电阻。上拉电阻连接到电源(VDD)和信号线D1p和D1m。因此，接口电路11c能够执行漏极开路型差分传输。

当传输系统控制信号SE/DF是“H”时，且当漏极开路控制信号OD是“L”时，在晶体管M7的源极与漏极之间导通电流。因此，类似于图2所示的接口电路11a，接口电路11c能够执行电流驱动推挽型差分传输。

当传输系统控制信号SE/DF是“L”时，在晶体管M6的源极与漏极之间导通电流。不用考虑漏极开路系统控制信号OD，在晶体管M7的源极与漏极之间导通电流。因此，接口电路11c能够执行电压驱动推挽型单端传输。

使用图4所示的接口电路11c的结构，接口电路11c能够利用驱动器电路200和201执行电压驱动推挽型单端传输、电流驱动推挽型差分传输和电流驱动漏极开路型差分传输中的全部。因此，免除了不必要的输出级电路的负荷容量，接口电路11c能够在高速信号传输期间抑制信号波形的质量恶化。

(5)注意即使当如图5所示来配置接口电路11d时，接口电路也可以在单端传输、推挽型差分传输和漏极开路型差分传输之间进行转换。

尽管接口电路11d具有与接口电路11c相同的结构，但代替晶体管M7和AND电路C1，接口电路11d包括OR电路C2作为晶体管M1的栅极的先前级，还包括OR电路C3作为晶体管M3的栅极的先前级。

OR电路C2对漏极开路系统控制信号OD与输入信号XSIG1执行OR运算，将通过该操作获得的信号输出到晶体管M1的栅极。OR电路C3对漏极开路系统控制信号OD与由选择电路S1输出的信号执行OR运算，将通过该操作获得的信号输出到晶体管M3的栅极。

当漏极开路系统控制信号OD和输入信号XSIG1分别为“H”和“H”时，当漏极开路系统控制信号OD和输入信号XSIG1分别为“H”和“L”时，以及当漏极开路系统控制信号OD和输入信号XSIG1分别为“L”和“H”时，OR电路C2的输出信号都是“H”，并且在晶体管M1的源极与漏极之间不导通电流。晶体管M3的也不导通。因此，类似于接口电路11c，接口电路11d能够执行漏极开路系统差分传输。

接口电路11d不包括接口电路11c的晶体管M7。由于想要使电源电位VDD与驱动器电路200和201之间的阻抗为低，在接口电路11c中，就必须增大晶体管M7的尺寸以降低ON阻值。然而，图5所示的接口电路11d不包含晶体管M7。因此，与接口电路11c相比，除了接口电路11c的效果之外，接口电路11d有效的减小了电路面积。

注意接口电路11c和11d每一个都是在推挽系统与漏极开路型之间转换的接口电路，尽管其详细结构彼此不同，在推挽系统中使用了连接到驱动器电路的电源，在漏极开路型中外部电源提供给驱动器电路的输出线。

(6)随后，图6显示了接口电路11e。将接口电路11e显示为这样的接口电路的结构实例：其可以在电压驱动推挽型单端传输、电流驱动型推挽型差分传输系统和漏极开路型差分传输系统之间进行选择。电流驱动型推挽型差分传输系统，例如LVDS，规定了差分信号的中点电位是电源(VDD)的一半。

接口电路11e具有与接口电路11b基本相同的结构。除了接口电路11b的组成部分之外，接口电路11e还包括在晶体管M1栅极的先前级中的OR电路C2和在晶体管M3栅极的先前级中的OR电路C3。

类似于接口电路11d的OR电路C2，接口电路11e的OR电路C2对漏极开路系统控制信号OD与输入信号XSIG1执行OR运算，将通过该操作获得的信号输出到晶体管M1的栅极。类似于接口电路11d的OR电路C3，接口电路11e的OR电路C3对漏极开路系统控制信号OD与由选择电路S1输出的信号执行OR运算，将通过该OR运算获得的信号输出到晶体管M3的栅极。

在图6中，当接口电路11e执行电压驱动型单端传输时，传输系统控制信号SE/DF为“L”，在晶体管M5与M6每一个的源极与漏极之间导通电流。另外，漏极开路系统控制信号OD是“L”，并且分别由XSIG1和XSIG2控制驱动器电路200和201的晶体管M1和M3的源极和漏极之间的导通状态。因此，图6的接口电路11e能够执行单端传输。

当图6的接口电路11e执行LVDS推挽差分传输时，传输系统控制信号SE/DF是“H”。因此，在晶体管M5和M6每一个的源极与漏极之间不导通电流。另外，漏极开路系统控制信号OD是“L”，并且分别由XSIG1和XSIG2控制在驱动器电路200和201的晶体管M1与M3的源极与漏极之间的导通状态。因此，接口电路11e能够执行LVDS推挽差分传输。

当接口电路11e执行漏极开路型差分传输时，传输系统控制信号SE/DF是“H”。因此，在晶体管M5和M6的源极与漏极之间不导通电流。另外，当漏极开路型控制信号OD是“H”时，在驱动器电路200和201的pMOS晶体管M1和M3的源极与漏极之间不导通电流。因此，接口电路11e能够执行漏极开路型差分传输。

因此，图6所示的接口电路11e能够利用相同的驱动器电路，在电压驱动推挽型单端传输、电流驱动型推挽型差分传输系统(例如LVDS，其规定差分信号的中点电位是电源电位VDD的一半)和漏极开路型差分传输之中进行选择。因此，该接口电路可以在高速信号传输期间抑制信号波形的质量恶化。

(7)注意在图1-6所示的各个接口电路中，与驱动器电路200的输入相比，由于选择电路S1的内部延迟，对驱动器电路201的输入被延迟，这导致了在由信号线D1p和D1m输出的信号之间的时滞(skew)。

当以图1所示的接口电路11作为实例时，需要以下内容来解决以上的问题。类似于图7所示的接口电路11f，期待将输入信号XSIG1经由虚选择(dummy selecton)电路S2输入到驱动器电路200。

注意在此情况下，在虚选择电路S2中，将选择电路S2的输入选择信号SEL固定为电源(VDD)或地电位(Vss)，以便一直输出输入信号XSIG1。因此，接口电路11f有效减小了在输出到信号线D1p与D1m的两个信号之间的时滞。

注意即使当使用了虚选择电路S2时，制造误差也可以导致在选择电路S1与S2之间的传播延迟时滞。为此，可以使用图19所示的延迟控制电路500来代替虚选择电路S2。延迟控制电路500由串联连接的多个延迟电路DU1、DU2、DU3、DU4等和选择电路S3组成。由串联连接的延迟电路DU1、DU2、DU3、DU4等顺序地延迟输入信号XSIG1。延迟量选择信号DlySel控制将哪一个延迟电路的输出从选择电路S3进行输出。实际试验确定选择哪一个延迟电路的输出。采用此结构，准确地控制了输出到驱动器电路200的信号的延迟时间。

(8)另外，分别在图5和6所示的接口电路11d与11e中，除了由选择电路S1引起的延迟之外，由于由在驱动器电路200和201的先前级中的逻辑电路C2和C3所引起的内部延迟，到分别包含在驱动器电路200和201中的pMOS晶体管M1和M3的信号传输滞后于到nMOS晶体管M2和M4的信号传输。因此，由于对pMOS晶体管和nMOS晶体管存在不同的转换时间，因此输出到信号线D1p和D1m的信号波形失真。当以图5所示的接口电路11d作为实例时，需要以下内容来解决以上的问题。类似于图8所示的接口电路11g，想要在nMOS晶体管M2和M4的栅极的先前级中设置虚逻辑电路C4和C5。虚逻辑电路C4是OR电路，其对虚选择电路S2的输出信号与地电位(电位Vss)执行OR运算。将通过该OR运算获得的信号输出到晶体管M2的栅极。上述情况同样适用于虚逻辑电路C5。注意在接口电路11g中，虚选择电路S2在逻辑电路C2和C4之前。接口电路11g的虚选择电路S2与接口电路11f的虚选择电路S2相同。因此，可以产生与接口电路11f相同的效果。

因此，接口电路11g有效减小了接口电路11g输出到信号线D1p和D1m的信号质量的恶化。

(9)注意在图1-8的每一个接口电路中，可以从并行-串行转换电路输出到输入控制电路400的输入信号XSIG1。因此，利用并行-串行转换电路可以将在LSI内部电路中的多个信号转换为串行信号，并输出到输入控制电路400。

(实施例2)

(1)图9显示了根据本发明实施例2的双向接口电路11h，其可以在单端传输和差分传输之间转换。在接口电路11h与实施例1的接口电路11之间的区别如下。除了接口电路11的组成部分之外，接口电路11h还包括电流源电路Is3、差分接收器210、终端电阻电路R1，其起到差分传输线的终端的作用、单端接收器220和221以及由逻辑电路C6和C7组成的输出控制电路410。以下是各个电路的说明。

双向接口电路11h从外部经由其输入端接收I/O(输入/输出)系统控制信号I/O-Select。当I/O系统控制信号I/O-Select是“L”时，双向接口电路11h处于信号接收状态。当I/O系统控制信号I/O-Select是“H”时，双向接口电路11h处于信号发送状态。

驱动器电路200由晶体管M1和M2组成，并起到推挽输出级电路的作用。驱动器电路200的输出节点n1连接到信号线D1p。类似的，驱动器电路201由晶体管M3和M4组成，并起到推挽输出级电路的作用。驱动器电路201的输出节点n2连接到信号线D1m。

驱动控制电路300包括晶体管M5和控制输出电流的电流源电路Is1。传输系统控制信号SE/DF控制在晶体管M5的源极与漏极之间的导通状态。因此，驱动控制电路300可以进行控制，以便选择性地利用电压驱动系统和电流驱动系统来驱动驱动器电路200和201。在此，在导通时，在晶体管M5的源极与漏极之间的阻值(ON阻值)比晶体管M1、M2、M3和M4的低。

输入控制电路400包括选择电路S1和逻辑反相电路INV1，并控制输入到驱动器电路中的输入信号XSIG1和XSIG2的输出。更具体的，输入控制电路400将输入信号XSIG1输出到包含在输出控制电路410中的逻辑电路C6中。根据传输系统控制信号SE/DF，输入控制电路400选择性地将由选择电路S1选择的输入信号XSIG1的逻辑反相信号或输入信号XSIG2输出到逻辑电路C7。

包含在输出控制电路410中的逻辑电路C6具有端子A、端子OE、端子Y1和端子Y2。逻辑电路C6经由端子A从输入控制电路400接收输入信号XSIG1。另外，已经从端子OE接收的I/O系统控制信号I/O-Select控制要将哪一个信号输出到驱动器电路200。将以下情况用作实例，来对双向接口电路11h的具体操作加以说明。当I/O系统控制信号I/O-Select是“L”时，双向接口电路11h处于信号接收状态，而当I/O系统控制信号I/O-Select是“H”时，双向接口电路11h处于信号发送状态。

I/O系统控制信号I/O-Select是“L”(双向接口电路11h处于信号接收状态)，不用考虑从输入控制电路400接收的信号，逻辑电路C6从端子Y1向晶体管M1的栅极输出“H”，从端子Y2向晶体管M2的栅极输出“L”。

因此，驱动器电路200的两个晶体管M1和M2都处于不导通状态，并且驱动器电路200的输出处于高阻抗，这不会影响从信号线D1p输入的信号的波形。

另外，当I/O系统控制信号I/O-Select是“H”时(双向接口电路11h处于信号发送状态)，逻辑电路C6从端子Y1和Y2向晶体管M1和M2的栅极输出从输入控制电路400接收的输入信号XSIG1。

由于逻辑电路C7的结构与逻辑电路C6的相同，因此省略了其说明。

逻辑电路C7从端子A接收输入信号XSIG1的逻辑反相信号或输入信号XSIG2，从端子OE接收I/O系统控制信号I/O-Select。另外，逻辑电路C7从端子Y1和Y2分别向晶体管M3和M4的栅极输出信号。

终端电阻电路R1的两端连接到信号线D1p和D1m。当双向接口电路11h执行双向传输，并从主机经由信号线D1p和D1m接收信号时，终端电阻电路R1起到由信号线D1p和D1m组成的差分传输线的终端电阻电路的作用。当双向接口电路11h用单端传输从主机接收信号时，且当双向接口电路11h向信号线D1p和D1m输出信号时，终端电阻电路R1不起到终端电阻的作用，从而处于高阻抗。

注意图18显示了终端电阻电路R1结构的具体实例。

I/O系统控制信号I/O-Select和传输系统控制信号SE/DF的组合控制晶体管M10的导通状态。只有当双向接口电路11h接收差分信号时，晶体管M10才导通。因此，终端电阻电路R1才起到作用。

终端电阻电路R1包括AND电路C21、电阻r1和晶体管M10。AND电路C21接收传输系统控制信号SE/DF和I/O系统控制信号I/O-Select的反相信号，对这些信号执行AND运算，并向晶体管M10的栅极输出通过该AND运算而获得信号。晶体管M10的源极连接到信号线D1m，晶体管M10的漏极连接到电阻r1的一端。电阻r1的另一端连接到信号线D1p。

以下表明在传输系统控制信号SE/DF、I/O系统控制信号I/O-Select和晶体管M10的导通状态之间的逻辑关系。

SE/DF           I/O          inv(I/O)         AND          M10

L(SE)           L(接收)      H               L            不导通

H(DF)           L(接收)      H               H            导通

L(SE)           H(发送)      L               L            不导通

H(DF)           H(发送)      L               L            不导通

在此，“SE/DF”和“I/O”分别表示传输系统控制信号SE/DF和I/O系统控制信号I/O-Select。以上“inv(I/O)”表示I/O系统控制信号I/O-Select的逻辑反相信号，并且“AND”表示对传输系统控制信号SE/DF与I/O系统控制信号I/O-Select的逻辑反相信号的AND运算。“M10”表示晶体管M10的导通状态。

当传输系统控制信号SE/DF和I/O系统控制信号I/O-Select分别是“H”和“L”时，即为：双向接口电路11h工作在使用差分传输系统的接收状态中，晶体管M10导通，终端电阻电路R1起到终端电阻的作用。在其它情况下，晶体管M10不导通，终端电阻电路R1不起到终端电阻的作用，并处于高阻抗。

注意即使当双向接口电路11h执行与信号线D1p和D1m有关的差分传输时，且当执行到主机的信号传输时，也可以操作终端电阻电路R1。这个情况有效减小了由于在信号线D1p和D1m与主机的传输线之间的阻抗不匹配而出现的反射波。

双向接口电路11h的差分接收器210经由信号线D1p和D1m接收从主机发送的差分信号。接收的差分信号经由信号线DFRcvOut输出。

双向接口电路11h的单端接收器220和221分别经由信号线D1p和D1m接收从主机发送的单端信号，并经由信号线SERcvOut1和SERcvOut2输出接收的单端信号。

随后，以下说明双向接口电路11h的发送和接收操作，双向接口电路11h执行电压驱动推挽型单端传输和电流驱动推挽型差分传输。

(当利用电压驱动推挽型单端传输系统使双向接口电路11h工作在发送模式中时)

当通过电压驱动推挽型单端传输使双向接口电路11h工作在发送模式中时，I/O系统控制信号I/O-Select是“H”，传输系统控制信号SE/DF是“L”。

在此情况下，包含在输入控制电路400中的选择电路S1输出从端子B向端子Y输入的信号XSIG2。

由于I/O系统控制信号I/O-Select是“H”，因此输出控制电路410从逻辑电路C6的端子Y1和Y2向驱动器电路200输出从输入控制电路400接收的信号XSIG1。类似的，输出控制电路410从逻辑电路C7的端子Y1和Y2向驱动器电路201输出信号XSIG2。

在驱动控制电路300中，由于传输系统控制信号SE/DF是“L”，因此在晶体管M5的源极与漏极之间导通电流。如上所述，由于晶体管M5的ON阻值足够低，以致于节点n3的电位几乎等于电源电位VDD。结果，电流源电路Is1不提供恒定电流。

当I/O-Select是“H”时，且当传输系统控制信号SE/DF是“L”时，就是说当双向接口电路11h处于电压驱动推挽型单端传输模式中时，终端电阻电路R1处于高阻抗。因此，终端电阻电路R1不起到终端电阻电路的作用，从而不影响信号的波形。

因此，驱动器电路200和201利用电压驱动系统向信号线D1p和D1m输出信号。

因此，由于双向接口电路11h借助于电压驱动系统，向信号线D1p输出来自驱动器电路200的输入信号XSIG1，并向信号线D1m输出来自驱动器电路201的输入信号XSIG2，因此双向接口电路11h能够起到双通道接口电路的作用，并由电压驱动推挽型单端传输系统操作。

(当利用电压驱动推挽型单端传输系统使双向接口电路11h工作在接收模式中时)

当利用电压驱动推挽型单端传输使双向接口电路11h工作在信号接收模式中时，I/O系统控制信号I/O-Select是“L”，传输系统控制信号SE/DF是“L”。

在输出控制电路410中，如上所述，由于I/O系统控制信号I/O-Select是“L”，因此逻辑电路C6和C7从端子Y1输出“H”，从端子Y2输出“L”，而不必考虑从输入控制电路400接收的信号。

因此，驱动器电路200和201的输出处于高阻抗，这不会影响经由信号线D1p和D1m从主机接收的单端信号的波形。

当I/O系统控制信号I/O-Select是“L”时，且当传输系统控制信号SE/DF是“L”时，终端电阻电路R1处于高阻抗。因此，终端电阻电路R1不起到终端电阻电路的作用，从而不影响接收的单端信号的波形。

单端接收器220和221经由信号线D1p和D1m接收从主机发送的单端信号。接收的单端信号经由信号线SERcvOut1和SERcvOut2发送到双向接口电路11h的外部电路(未示出)。

因此，双向接口电路11h能够从外部主机经由信号线D1p和D1m接收两个单端信号。

(当利用电流驱动型差分传输系统使双向接口电路11h工作在信号发送模式中时)

当利用电流驱动差分传输使双向接口电路11h工作在信号发送状态中时，I/O系统控制信号I/O-Select是“H”，传输系统控制信号SE/DF是“H”。在此情况下，包含在输入控制电路400中的选择电路S1从端子Y输出输入到端子A的信号XSIG1的逻辑反相信号。

由于I/O系统控制信号I/O-Select是“H”，因此如上所述，输出控制电路410分别向驱动器电路200和201输出从输入控制电路400接收的信号XSIG1和信号XSIG1的逻辑反相信号。

在驱动控制电路300中，由于传输系统控制信号SE/DF是“H”，在晶体管M5的源极与漏极之间不导通电流。

因此，电流源电路Is1向驱动器电路200和201提供恒定电流。

因此，双向接口电路11h能够利用电流驱动推挽型差分传输来发送信号。

(当利用电流驱动型差分传输系统使双向接口电路11h工作在信号接收模式中时)

当利用电流驱动差分传输系统使双向接口电路11h工作在信号接收状态中时，I/O系统控制信号I/O-Select是“L”，传输系统控制信号SE/DF是“H”。

在输出控制电路410中，如上所述，由于I/O系统控制信号I/O-Select是“L”，因此逻辑电路C6和C7从端子Y1输出“H”，从端子Y2输出“L”，而不必考虑从输入控制电路400接收的信号。

因此，驱动器电路200和201的输出处于高阻抗，这不会影响经由信号线D1p和D1m从主机接收的信号的波形。

当I/O系统控制信号I/O-Select是“L”时，且当传输系统控制信号SE/DF是“H”时，终端电阻电路R1起到终端电阻电路的作用，从而产生了在经由信号线D1p和D1m而从主机发送的差分信号中的电位差。

差分接收器210从信号线D1p和D1m接收差分信号，将接收的信号放大到能够由逻辑电路使用的信号电平，并经由信号线DFRcvOut输出经由放大的信号。

因此，双向接口电路11h能够从外部主机经由信号线D1p和D1m接收差分信号。

采用上述结构，双向接口电路11h能够利用驱动器电路200和201以单端传输和差分传输进行输出。

因此，免除了不必要的输出级电路的负荷容量，根据本发明的接口电路可以在高速信号发送和接收期间抑制信号波形质量的恶化。

另外，合并了单端传输和差分传输的输出级电路，这有效减小了电路面积。

(2)随后，以下说明双向接口电路11i，作为双向接口电路11h的一个变形实例。

如图10所示，双向接口电路11i包括驱动控制电路301，代替双向接口电路11h的驱动控制电路300，还包括逻辑反相电路INV2。

在双向接口电路11i中，驱动器电路200和201经由电流源电路Is2和nMOS晶体管M6组成的驱动控制电路301接地(电位Vss)。

注意在双向接口电路11h和11i之间的关系基本上分别与在图1和2所示的接口电路11和11a之间的关系相同。

在图9所示的双向接口电路11h中，驱动控制电路300连接至驱动器电路200和201以及电源电位VDD。然而，通常当nMOS晶体管的ON阻值与pMOS晶体管的相同时，可以在比pMOS晶体管更小的面积上实现nMOS晶体管。因此，除了由于图9的双向接口电路11h的结构所造成的效果之外，可以在更小尺寸中实现图10的双向接口电路11i。

(3)随后，以下说明双向接口电路11j，作为双向接口电路11h或11i的变形实例。

双向接口电路11j是服从于诸如LVDS的、规定了差分信号的中点电位是电源(VDD)的一半的传输标准的接口电路的结构实例。

除了双向接口电路11h的组成部分之外，双向接口电路11j还包括驱动控制电路301和逻辑反相电路INV2。作为备选方案，也可以说除了双向接口电路11i的组成部分之外，双向接口电路11j还包括双向接口电路11h的驱动控制电路300。

在双向接口电路11j中，驱动器电路200和201经由驱动控制电路300连接到电源电位VDD，并且驱动器电路200和201经由驱动控制电路301接地(电位Vss)。

如上所述，希望使晶体管M5和M6的ON阻值足够低。还希望使电流源电路Is1和Is2的电流驱动能力和ON阻值基本上彼此相等。以此结构，由双向接口电路11j输出的差分信号的中点电位是电源电位VDD的一半。

采用图11所示的结构，接口电路11j可以利用相同的驱动器电路，在电压驱动推挽型单端传输与LVDS差分传输之间转换。因此，双向接口电路可以在高速信号传输期间抑制信号波形的质量恶化。

(4)随后，图12显示了双向接口电路11k，其也服从漏极开路型差分传输标准，例如HDMI。

除了接口电路11c的组成部分之外，双向接口电路11k包括电流源电路Is3、差分接收器210、终端电阻电路R1、单端接收器220和221以及输出控制电路410。

当双向接口电路11k执行漏极开路差分传输时，传输系统控制信号SE/DF是“H”，并且在晶体管M6的源极与漏极之间不导通电流。另外，漏极开路型控制信号OD是“H”，并且在晶体管M7的源极与漏极之间也不导通电流。在此条件下，操作电流源电路Is2以便经由上拉电阻(未示出)从主机的电源(VDD)引出电流。主机经由信号线D1p和D1m连接到双向接口电路11k，并且包括电源和上拉电阻。上拉电阻连接到电源(VDD)和信号线D1p和D1m。因此，双向接口电路11k能够执行漏极开路差分传输。

当传输类型控制信号SE/DF是“H”时，且当漏极开路控制信号OD是“L”时，类似于图2所示的接口电路11a，双向接口电路11k能够执行电流驱动推挽型差分传输。

当传输类型控制信号SE/DF是“L”时，在晶体管M6的源极与漏极之间导通电流。另外，不必考虑漏极开路控制信号OD，在晶体管M7的源极与漏极之间也导通电流。因此，双向接口电路11k能够执行电压驱动推挽型单端传输。

采用图12所示的双向接口电路11k的结构，利用驱动器电路200和201两者，双向接口电路11k可以在电压驱动推挽型单端传输、电流驱动推挽型差分传输以及电流驱动漏极开路型差分传输之间转换。因此，免除了不必要的输出级电路的负荷容量，双向接口电路可以在高速信号传输期间抑制信号波形质量的恶化。

(5)随后，以下说明双向接口电路11L，作为双向接口电路11k的变形实例。

类似于接口电路11d，代替双向接口电路11k的晶体管M7和AND电路C1，图13中的双向接口电路11L包括OR电路C8作为晶体管M1栅极的先前级中的逻辑电路，还包括OR电路C9作为晶体管M3栅极的先前级中的逻辑电路。

如双向接口电路11L所配置的，该接口电路可以在单端传输、推挽型差分传输和漏极开路型差分传输之间转换。

另外，双向接口电路11L不包括包含在双向接口电路11k中的晶体管M7。由于希望在电源电位VDD与驱动器电路200和201之间的电流处于低阻抗，就必须通过增大晶体管M7的尺寸来降低ON阻值。幸运的是，双向接口电路11L不必包含晶体管M7。为此，双向接口电路11L有效减小了电路面积。

(6)随后，图14显示了双向接口电路11m，其可以在电压驱动推挽型单端传输、电流驱动型推挽型差分传输系统(例如LVDS，规定差分信号的中点电位是电源(VDD)的一半)以及漏极开路型差分传输系统之中进行选择。

类似于接口电路11L，除了双向接口电路11j的组成部分之外，双向接口电路11m还包括OR电路C8作为在晶体管M1栅极的先前级中的逻辑电路，并且还包括OR电路C9作为在晶体管M3栅极的先前级中的逻辑电路。

当双向接口电路11m执行电压驱动型单端传输时，传输系统控制信号SE/DF是“L”，I/O系统控制信号I/O-Select是“H”，且漏极开路系统控制信号OD是“L”。因此，在晶体管M5和M6每一个的源极与漏极之间导通电流。

根据控制信号I/O-Select和SE/DF每一个的状态，输入控制电路400、输出控制电路410和OR电路C8及C9向驱动器电路200和201输出信号XSIG1和XSIG2。终端电阻电路R1处于高阻抗。因此，双向接口电路11m能够执行单端传输。

当双向接口电路11m执行LVDS推挽差分传输时，传输系统控制信号SE/DF是“H”，I/O系统控制信号I/O-Select是“H”，且漏极开路系统控制信号OD是“L”。因此，由于在晶体管M5和M6每一个的源极与漏极之间不导通电流，因此从驱动控制电路300向驱动器电路200和201提供恒定电流。另外，根据I/O系统控制信号I/O-Select和传输系统控制信号SE/DF每一个的状态，输入控制电路400、输出控制电路410和OR电路C8及C9向驱动器电路200输出输入信号XSIG1，并且向驱动器电路201输出输入信号XSIG1的逻辑反相信号。终端电阻电路R1处于高阻抗，从而不起到终端电阻电路的作用。因此，双向接口电路11m能够执行电流驱动推挽差分传输。

注意在双向接口电路11m中，可以操作终端电阻电路R1。在此情况下，由双向接口电路11m输出的差分信号可以抑制由连接到信号线D1p和D1m的主机(未示出)反射、并返回到双向接口电路11m的反射成分。

当双向接口电路11m执行漏极开路型差分传输时，传输系统控制信号SE/DF是“H”，并在晶体管M5和M6的源极与漏极之间不导通电流。另外，漏极开路系统控制信号OD是“H”，并且在各个驱动器电路200和201的pMOS晶体管M1和M3的源极与漏极之间不导通电流。因此，双向接口电路11m能够执行漏极开路型差分传输。

因此，采用图14所示的双向接口电路11m的以上结构，接口电路能够利用相同的驱动器电路，在电压驱动推挽型单端传输、电流驱动型推挽型差分传输系统(例如LVDS，规定差分出的中点电位是电源(VDD)的一半)和漏极开路型差分传输系统中进行选择。因此，免除了不必要的输出级电路的负荷容量，双向接口电路可以在高速信号传输期间抑制信号波形质量的恶化。

(7)注意在图9-14每一个所示的接口电路中，与到包含在输出控制电路410中的逻辑电路C6的输入相比，由于由选择电路S1引起的内部延迟，到驱动器电路201的输入被延迟，这导致了在由信号线D1p和D1m输出的信号间的时滞。

当以图9所示的接口电路11h作为实例时，需要以下内容来解决以上的问题。类似于图15所示的接口电路11n，希望在逻辑电路C6的先前级中设置虚选择电路S2，逻辑电路C6经由虚选择电路S2接收输入信号XSIG1。

注意在此情况下，为了使虚选择电路S2一直输出输入信号XSIG1，选择电路S2的输入选择信号SEL固定为电源(VDD)或地电位Vss。

因此，双向接口电路有效抑制了在输出到信号线D1p和D1m的两个信号之间的时滞。

注意即使当类似于双向接口电路11n而使用了虚选择电路S2时，由于制造误差等，在选择电路S1和S2之间的传播延迟也可能是时滞的。为此，代替虚选择电路S2，可以使用图19所示的延迟控制电路500。采用此结构，可以准确地控制输出到驱动器电路200的信号的延迟时间。

(8)在分别在图13和14中所示的双向接口电路11L和11m的每一个中，除了由选择电路S1引起的延迟之外，由于在驱动器电路200和201的先前级中的OR电路C8和C9中的内部延迟，到分别包含在驱动器电路200和201中的pMOS晶体管M1和M3的信号传输滞后于到nMOS晶体管M2和M4的信号传输。因此，由于转换pMOS晶体管的时刻与转换nMOS晶体管的时刻不同，输出到信号线D1p和D1m的信号的波形产生失真。

当将图13所示的接口电路11L作为实例时，需要以下内容来解决以上的问题。类似于图16所示的接口电路11o，希望在nMOS晶体管M2和M4的栅极的先前级中设置虚逻辑电路C10和C11。虚逻辑电路C10对从虚逻辑电路C6的端子Y2输出的输出信号与地电位(电位Vss)执行OR运算。虚逻辑电路C10输出通过该OR运算获得的信号，该信号总是从逻辑电路C6的端子Y2输出到晶体管M2的栅极的信号。类似于虚逻辑电路C10，虚逻辑电路C11对从逻辑电路C7的端子Y2输出的信号与地电位(电位Vss)执行OR运算。虚逻辑电路C11输出通过该OR运算获得的信号，该信号总是从逻辑电路C7的端子Y2输出到晶体管M4的栅极的信号。

因此，双向接口电路有效减小了输出到信号线D1p和D1m的信号质量的恶化。

(9)注意对于高速差分传输，经由过信号线D1p和D1m的差分信号的幅度每一个都大约为几百毫伏，与由差分接收器210输出并在逻辑电路使用的信号的电平(例如3.3V)相比，这低得多。因此，为了放大在差分接收器内的信号电平，必须使用电流源电路。

为此，通常类似于图9所示的双向接口电路11h，独立地配置用于输出差分信号的电流源电路Is1和用于放大由差分接收器接收的信号的电流源电路Is3。然而，类似于图17所示的双向接口电路11p，可以移去电流源电路Is3，并且可以将电流源电路Is1经由pMOS晶体管M8连接到差分接收器210。就是说，电流源电路Is1的输出连接到晶体管M8的源极，并且晶体管M8的漏极连接到差分接收器210。另外，I/O系统控制信号I/O-Select连接到晶体管M8的栅极。

在双向接口电路11p中，当I/O系统控制信号I/O-Select是“L”时，晶体管M8将由电流源电路Is1提供的电流施加到差分接收器210。因此，采用图17所示的双向接口电路11p的结构，由于由接口电路11p所用的电流源电路可以用于输出及输入差分信号，因此除了由于图9所示的接口电路11h的结构而抑制了信号质量的恶化的效果之外，双向接口电路11p有效减小了电路面积。

尽管图17所示的双向接口电路11p是图9所示的双向接口电路11h的变型，但是注意双向接口电路11p可以应用于图10-16所示的双向接口电路中的每一个。由此可以获得相同的效果。

(10)注意在图9-17所示的双向接口电路的每一个中，可以从并行-串行转换电路输出输入到输入控制电路400的输入信号XSIG1。因此，利用并行-串行转换电路，可以将在LSI内部电路中的多个信号转换为串行信号，并输出到输入控制电路400。

(实施例3)

图20显示了根据本发明的实施例3的可移动存储卡的实例。将可以在电压驱动推挽型单端传输与电流驱动型差分传输之间转换的接口电路应用于该可移动存储卡。

如图20所示，可移动存储卡1具有设置在印刷电路板3上的主控制器LSI10、闪存14和多个外部连接端2a，2b，…和2i。主控制器LSI10具有：多个接口电路11x，11y和11z，其与主机通信；逻辑电路12，其执行各种控制并处理寄存器信息；以及存储器接口电路13，其与闪存通信。

可移动存储卡1经由外部连接端2a，2b，…等与主机通信。将数据信号、命令/响应信号、时钟信号等等传输到信号线D1p、D1m、D2p、D2m、D3p和D3m。

当作为与可移动存储卡1通信的接口的主机仅兼容单端传输时，可移动存储卡1的接口电路11x，11y和11z利用单端传输执行到主机的信号传输。

当作为与可移动存储卡通信的接口的主机兼容差分传输时，接口电路11x，11y和11z能够利用差分传输执行到主机的信号传输。

在此，图1-17所示的由实施例1和2公开的任一接口电路11a，11b，…11p都可用于接口电路11x。对于接口电路11y和11z也是同样的。

根据实施例3，在接口电路11中，可以在相同驱动器电路中实现电压驱动推挽型单端传输和电流驱动型差分传输，这可以抑制输出级电路的负荷容量和在高速信号传输期间信号波形质量的恶化。因此，可以在可移动存储卡与主机之间执行高速差分传输。另外，实施例3有效减小了电路面积，这可以抑制主控制器LSI10的电路面积的增大。因此，可以在可移动存储卡1上为安装在其上的闪存14保留较大面积，这有效提高了存储卡1的存储容量。

(对实施例3的补充)

图21显示了在逻辑电路12与包含在可移动存储卡1中的接口电路11x之间的连接，如图21所示，逻辑电路12和接口电路11x经由并串转换器16和串并转换器17连接。

由n条信号线连接逻辑电路12和并串转换器16。逻辑电路12将输出信号XSIGpara_1…XSIGpara_n经由相应信号线输出。

并串转换器16和接口电路11x由一条信号线相连。并串转换器16以串行方式排序由逻辑电路12输出的输出信号，并向接口电路11x输出串行信号XSIGseri(对应于实施例1和2的XSIG1和XSIG2)。

接口电路11x和串并转换器17由一条信号线相连。接口电路11x输出串行信号XSIGsiri(对应于实施例2的DFRcvOUT和SERcvOUT1或SERcvOUT2)。

串并转换器17和逻辑电路12由n条信号线相连。串并转换器17以并行方式排序由接口电路11x输出的串行信号XSIGsiri，产生输入信号XSIGpara_1…XSIGpara_n，并经由这些信号线向逻辑电路12输出产生的输入信号。

由于在接口电路11y和11z之间的连接与以上连接相同，省略了其说明。

(其它变型)

尽管已经由参考附图借助实例充分说明了本发明，但应注意对于本领域技术人员而言各种变化和变型是显而易见的。因此，除非这种变化和变型脱离了本发明的范围，否则它们应解释为包含在本发明的范围内。

(1)以下说明安装了在实施例1和2中所述的接口电路的设备的另一个实例。

图22是可重构设备20的外观图。可重构设备是这样的电路：其可以改变逻辑电路的配置，并且根据电路尺寸和内部配置而具有各种类型，例如FPGA(现场可编程门阵列)、PLD(可编程逻辑器件)、和PLA(可编程逻辑阵列)。

可重构器件20包括：逻辑电路21，其可以改变内部功能；多个端子23，24等；以及多个接口电路11r，其连接这些端子和逻辑电路21。为每两个端子设置一个接口电路11r。

接口电路11r根据对应于连接到接口电路11r的两个端子上的外部设备和其它电路的传输系统，协调在逻辑电路21与另一个电路之间的信号的发送和接收。

(2)实施例1和2的接口电路和安装了如上所述的可重构电路的电子设备也被包含作为本发明的实施例。

(结论)

如上所述，本发明的一个实施例涉及如下的接口电路。该接口电路具有两个驱动器电路以及驱动控制电路，其能够在两个驱动系统(电压驱动系统和电流驱动系统)之间转换。这两个驱动器电路和电源电位经由驱动控制电路相连。经由选择电路将两个输入信号及其逻辑反相信号选择性地输入到这两个驱动器电路中。本发明涉及这样的接口电路：其可以利用输入到驱动控制电路中的控制信号，在电压驱动型单端传输系统与电流驱动型差分传输系统之间转换。

采用此结构，可以在相同驱动器电路中实现电压驱动型单端传输和电流驱动型差分传输，这可以抑制输出级电路的负荷容量和在高速信号传输期间信号波形质量的恶化。

另外，可以合并用于电压驱动型单端传输的输出级电路和用于电流驱动型差分传输的输出级电路，这有效减小了电路面积。

采用根据本发明以上实施例的接口电路，可以在相同驱动器电路中实现电压驱动推挽型单端传输和电流驱动型推挽型差分传输，这能够使接口电路不受接口电路的负荷容量的影响，并且抑制在高速信号传输期间信号波形质量的恶化。另外，合并了单端传输和差分传输的输出级电路，这有效减小了电路面积。

此外，本发明的一个实施例涉及一种执行信号传输的接口电路。本发明的接口电路具有：第一驱动电路和第二驱动电路；驱动控制电路，其控制在电压驱动系统与电流驱动系统之间的转换；以及输入控制电路，其控制到第一和第二驱动电路的输入。第一和第二驱动器电路经由驱动控制电路连接到电源电位。输入控制电路连接到第一和第二驱动器电路每一个的输入级，并接收第一信号和第二信号。当第三信号是第一逻辑电平时，输入控制电路向第一驱动器电路输出第一信号，向第二驱动器电路输出第二信号。当第三信号是第二逻辑电平时，输入控制电路向第一驱动器电路输出第一信号，向第二驱动器电路输出第一信号的逻辑反相信号。驱动控制电路的特征如下。当第三信号是第一逻辑电平时，以电压驱动系统操作第一和第二驱动器电路。当第三信号是第二逻辑电平时，以电流驱动系统操作第一和第二驱动器电路。

在此，驱动控制电路可以将第一和第二驱动器电路连接到地电位。

在此，接口电路可以包括第二驱动控制电路，其与所述控制电路不同。第二驱动控制电路连接到第一和第二驱动器电路及地电位。利用第三信号，第一和第二驱动控制电路可以控制第一和第二驱动器电路的每一个在电压驱动系统和电流驱动系统之间转换。

在此，第一和第二驱动器电路经由第一开关电路连接到电源电位。第一开关电路可以根据第三信号和第四信号的状态，控制在第一和第二驱动器电路每一个与电源电位之间的连接。

在此，在输入控制电路与第一和第二驱动器电路中间设置了用于控制要输入到第一和第二驱动器电路中的输入信号的电路。当第四信号是第一逻辑电平时，这个电路向第一和第二驱动器电路输出从输入控制电路输出的信号。当第四信号是第二逻辑电平时，可以部分地限制从输入控制电路输出的信号，并将其输出到第二驱动器电路。

在此，在输入控制电路与第一和第二驱动器电路中间提供了用于控制要输入到第一和第二驱动器电路中的输入信号的电路。当第四信号是第一逻辑电平时，这个电路向第一和第二驱动器电路输出从输入控制电路输出的信号。当第四信号是第二逻辑电平时，可以部分地限制从输入控制电路输出的信号，并将其输出到第二驱动器电路。

在此，除了输入控制电路之外，还可以在第一或第二驱动器的先前级中，或者在第一和第二驱动器电路的先前级中，设置用于控制延迟的电路。

另外，本发明的一个实施例涉及一种执行信号传输的接口电路，其特征如下。该接口电路具有：第一驱动器电路和第二驱动器电路；驱动控制电路，其控制这两个驱动器电路每一个的驱动系统，来利用电压驱动系统和电流驱动系统对其进行驱动；输入控制电路，其控制到第一和第二驱动器电路的输入；输出控制电路，其控制到第一和第二驱动器电路的输出；差分接收器电路；第一单端接收器电路；第二单端接收器电路；以及终端电路。第一和第二驱动器电路经由驱动控制电路连接到电源电位。第一驱动器电路的输出节点连接到第一信号线，第二驱动器电路的输出节点连接到第二信号线。输入控制电路连接到输出控制电路的输入级，并接收第一和第二信号。当第三信号是第一逻辑电平时，将第一信号和第二信号输出到输出控制电路。当第三信号是第二逻辑电平时，将第一信号和第一信号的逻辑反相信号输出到输出控制电路。输出控制电路特征如下。当第五信号是第一逻辑电平时，输出控制电路控制第一和第二驱动器的输出使其为高阻抗。当第五信号是第二逻辑电平时，第一和第二驱动器电路输出由输入控制电路输出的信号。当第五信号是第二逻辑电平时，将从输入控制电路输出的信号输出到第一和第二驱动器电路。当第三信号是第一逻辑电平时，驱动控制电路利用电压驱动系统驱动第一和第二驱动器电路。当第三信号是第二逻辑电平时，使用电流驱动系统操作第一和第二驱动器电路。差分接收器电路的一个输入端连接到第一信号线，差分接收器电路的另一个输入信号连接到第二信号线。差分接收器电路的一个输入端连接到第一信号线，差分接收器电路的另一个输入端连接到第二信号线。终端电路的一端连接到第一信号线，终端电路的另一端连接到第二信号线。第一单端接收器连接到第一信号线，第二单端接收器连接到第二信号线。

在此，驱动控制电路可以将第一和第二驱动器电路连接到地电位。

在此，接口电路可以第二驱动控制电路，其与所述驱动控制电路不同。第二驱动控制电路连接到第一和第二驱动器电路及地电位。第一和第二驱动控制电路可以利用第三信号，控制由电压驱动系统和电流驱动系统来驱动第一和第二驱动器电路。

在此，第一和第二驱动器电路经由第一开关电路连接到电源电位。根据第三信号和第四信号的状态，第一开关电路可以控制在第一和第二驱动器电路的每一个与电源电位之间的连接。

在此，在输入控制电路与第一和第二驱动器电路中间设置了用于控制要输入到第一和第二驱动器电路中的输入信号的电路。当第四信号是第一逻辑电平时，这个电路向第一和第二驱动器电路输出从输入控制电路输出的信号。当第四信号是第二逻辑电平时，可以部分限制从输入控制电路输出的信号，并将其输出到第一和第二驱动器电路。

在此，在输入控制电路与第一和第二驱动器电路每一个的中间设置了用于控制输入到第一和第二驱动器电路中的输入信号的电路。当第四信号是第一逻辑电平时，这个电路向第一和第二驱动器电路输出从输入控制电路输出的信号。当第四信号是第二逻辑电平时，可以部分限制从输入控制电路输出的信号，并将其输出到第一和第二驱动器电路。

在此，除了输入控制电路，还可以在第一或第二驱动器电路的先前级中设置用于控制延迟的第一电路。作为替代方案，可以在第一和第二驱动器电路的先前级中设置该第一电路。

在此，双向接口电路可以包括第二开关电路。驱动控制电路和差分接收器经由第二开关电路彼此相连。当第五信号是第一逻辑电平时，第二开关电路可以将电流从驱动控制电路提供到差分接收器。

另外，本发明涉及一种可移动存储设备，其特征为包含以上接口电路。

而且，本发明的一个实施例可以是一种接口电路，其选择性地使用单端传输系统和差分传输系统，延迟在第一外部电路与第二外部电路之间的信号。所述接口电路可以包括：信号接收单元，其从第一外部电路接收系统信号，该系统信号表明是单端传输系统还是差分传输系统；第一驱动器电路和第二驱动器电路，其每一个都接收信号，并基于接收的信号，通过选择电压驱动系统或电流驱动系统来产生输出信号，并向第二外部电路输出产生的输出信号；输入控制电路，其从第一外部电路接收第一输入信号和第二输入信号，并且(i)当系统信号表明是单端传输系统时，从第一外部电路接收第一输入信号和第二输入信号，(ii)当系统信号表明是差分传输系统时，向第二驱动器电路输出第一输入信号，向第二驱动器电路输出第一输入信号的逻辑反相信号；以及驱动控制电路，其(i)当系统信号表明是单端传输系统时，控制第一和第二驱动器电路由电压驱动系统来驱动，并且(ii)当系统信号表明是差分传输系统时，控制第一和第二驱动器电路由电流驱动系统来驱动。

第一和第二驱动器电路可以经由驱动控制电路连接到电源电路。作为替代方案，第一和第二驱动器电路可以经由驱动控制电路连接到地。

而且，第一和第二驱动器电路可以经由驱动控制电路连接到电源电路。接口电路可以包括第二驱动控制电路，其(i)当系统信号表明是单端传输系统时，控制第一和第二驱动器电路由电压驱动系统来驱动，并且(ii)当系统信号表明是差分传输系统时，控制第一和第二驱动器电路由电流驱动系统来驱动。第一和第二驱动器电路可以经由第二驱动控制电路连接到地。

而且，第一和第二驱动器电路可以经由驱动控制电路连接到地。信号接收单元还可以接收控制信号。接口电路还可以包括第一开关电路，其基于系统信号和控制信号，在第一和第二驱动器电路的每一个与电源电路间的连接与断开之间进行转换。

而且，第一和第二驱动器电路可以经由驱动控制电路连接到地。信号接收单元还可以接收控制信号。接口电路还可以包括控制电路，其设置在第一和第二驱动器电路之间。该控制电路可以：(i)当控制信号是第一逻辑电平时，向第一和第二驱动器电路输出从输入控制电路输出的信号，并且(ii)当控制信号是第二逻辑电平时，限制从输入控制电路输出的信号，并向第一和第二驱动器电路输出受限制的信号。

而且，接口电路可以在第一和/或第二驱动器电路的先前级中包括延迟控制电路。

而且，本发明的一个实施例可以是双向接口电路，其选择性地使用单端传输系统和差分传输系统，延迟在第一外部电路与第二外部电路之间的信号。接口电路可以包括：信号接收单元，其从第一外部电路接收系统信号和方向信号，该系统信号表明是单端传输系统还是差分传输系统，该方向信号表明信号的传输方向；第一驱动器电路和第二驱动器电路，其每一个都接收信号，基于接收的信号、通过选择电压驱动系统或电流驱动系统来产生输出信号，向第二外部电路输出产生的输出信号，并与第二外部电路断开连接；输入控制电路，其从第一外部电路接收第一输入信号和第二输入信号，(i)当系统信号表明是单端传输系统时，输出接收的第一和第二输入信号，并且(ii)当系统信号表明是差分传输系统时，向第二驱动器电路输出第一输入信号，并输出第一输入信号的逻辑反相信号；以及输出控制电路，其从输入控制电路接收(a)第一和第二输入信号，或(b)第一输入信号和第一输入信号的逻辑反相信号，并且(i)当方向信号表明是向第二外部电路发送时，分别向第一和第二驱动器电路输出接收的第一和第二输入信号，或分别向第一和第二驱动器电路输出第一输入信号和所述逻辑反相信号，(ii)当系统信号表明是从第二外部电路接收时，控制第一和第二驱动器电路来断开与第二外部电路的连接；驱动控制电路，其(i)当系统信号表明是单端传输系统时，控制第一和第二驱动器电路由电压驱动系统来驱动，并(ii)当系统信号表明是差分传输系统时，控制第一和第二驱动器电路由电流驱动系统来驱动；终端电阻电路，其(i)当系统信号表明是差分传输系统时，且当方向信号表明是从第二外部电路接收时，在一端连接到第一信号线，且在另一端连接到第二信号线，第一信号线连接第一驱动器电路与第二外部电路，第二信号线连接第二驱动器电路与第二外部电路；差分接收器电路，其从第二外部电路经由第一和第二信号线接收差分信号；第一单端接收器电路，其从第二外部电路经由第一信号线接收单端信号；以及第二单端接收器电路，其从第二外部电路经由第二信号线接收单端信号。

而且，在双向接口电路中，第一和第二驱动器电路可以经由驱动控制电路连接到电源电路。作为替代方案，第一和第二驱动器电路可以经由驱动控制电路连接到地。

而且，第一和第二驱动器电路可以经由驱动控制电路连接到电源电路。双向接口电路可以包括第二驱动控制电路，其(i)当系统信号表明是单端传输系统时，控制第一和第二驱动器电路由电压驱动系统来驱动，并且(ii)当系统信号表明是差分传输系统时，控制第一和第二驱动器电路由电流驱动系统来驱动。第一和第二驱动器电路可以经由第二驱动控制电路连接到地。

而且，第一和第二驱动器电路可以经由驱动控制电路连接到地。信号接收单元还可以接收控制信号。接口电路还可以包括第一开关电路，其基于系统信号和控制信号，在第一和第二驱动器电路的每一个与电源电路间的连接与断开之间进行转换。

而且，第一和第二驱动器电路可以经由驱动控制电路连接到地。信号接收单元还可以接收控制信号。接口电路还可以包括在输入控制电路与第一和第二驱动器电路之间的控制电路。该控制电路可以：(i)当控制信号是第一逻辑电平时，向第一和第二驱动器电路输出从输入控制电路输出的信号，并且(ii)当控制信号是第二逻辑电平时，部分地限制从输入控制电路输出的信号，并向第一和第二驱动器电路输出受限制的信号。

而且，接口电路可以包括在第一和/或第二驱动器电路的先前级中的延迟控制电路。

双向接口电路还可以包括第二开关电路，其在方向信号表明是从第二外部电路接收时，在驱动控制电路与差分接收器电路之间建立连接，并将电流从驱动控制电路提供到差分接收器电路。

本发明的一个实施例是一种可移动存储设备，其特征在于包含所述接口电路或双向接口电路。

(工业实用性)

本发明用于改进传输速度，并减小接口电路的面积，该接口电路可以在电压驱动推挽型单端传输与电流驱动型差分传输之间转换。另外，该接口电路尤其可用作可移动存储卡的接口电路，其可以在电压驱动推挽型单端传输与电流驱动型差分传输之间转换。

Claims (13)

1、一种接口电路，其选择性地使用单端传输系统和差分传输系统，在第一外部电路与第二外部电路之间传递信号，所述接口电路包括：

信号接收单元，用于从所述第一外部电路接收系统信号，该系统信号表明所述单端传输系统或者所述差分传输系统；

输入控制电路，用于：(i)当所述系统信号表明所述单端传输系统时，从所述第一外部电路接收第一数据信号和第二数据信号，并输出所述第一数据信号和所述第二数据信号，分别作为第一输入信号和第二输入信号，并且(ii)当所述系统信号表明所述差分传输系统时，从所述第一外部电路接收第三数据信号，并输出所述第三数据信号和所述第三数据信号的逻辑反相信号，分别作为所述第一输入信号和所述第二输入信号；

第一驱动器电路，用于接收所述第一输入信号，基于所述接收的第一输入信号产生第一输出信号，并将所述第一输出信号输出到所述第二外部电路；以及

第二驱动器电路，用于接收所述第二输入信号，基于所述接收的第二输入信号产生第二输出信号，并将所述第二输出信号输出到所述第二外部电路。

2、如权利要求1所述的接口电路，还包括：

驱动控制电路，用于根据所述系统信号选择恒压驱动系统或恒流驱动系统，并且根据所述选择控制从电源提供到所述第一驱动器电路和所述第二驱动器电路的电压和电流，其中，

当所述系统信号表明所述单端传输系统时，以恒定电压驱动所述第一驱动器电路和所述第二驱动器电路，以及

当所述系统信号表明所述差分传输系统时，以恒定电流驱动所述第一驱动器电路和所述第二驱动器电路。

3、如权利要求2所述的接口电路，其中，

所述第一驱动器电路根据所述第一输入信号的电平，在从所述电源提供的所述电流的导通与非导通状态之间进行转换，以便产生所述第一输出信号，以及

所述第二驱动器电路根据所述第二输入信号的电平，在所述电流的导通与非导通状态之间进行转换，以便产生所述第二输出信号。

4、如权利要求3所述的接口电路，其中，

所述第一驱动器电路和所述第二驱动器电路：(i)其每一个都经由所述驱动控制电路连接到所述电源，并且其每一个都连接到地，或者(ii)其每一个都经由所述驱动控制电路连接到所述地，并且其每一个都连接到所述电源。

5、如权利要求3所述的接口电路，其中，

所述驱动控制电路包括第一控制电路和第二控制电路，以及

所述第一驱动器电路和所述第二驱动器电路的每一个都经由所述第一控制电路连接到所述电源，并经由所述第二控制电路连接到地。

6、如权利要求3所述的接口电路，在第一系统与第二系统之间进行选择，在所述第一系统中，从内部电源提供电流，而在所述第二系统中，从所述第二外部电路的外部电源经由连接到所述第二外部电路的输出通路提供电流，其中，

在所述第一系统中，所述第一驱动器电路和所述第二驱动器电路在所述内部电源与所述第二外部电路之间电流的导通与非导通状态之间进行转换，以及

在所述第二系统中，所述第一驱动器电路和所述第二驱动器电路在所述外部电源与地之间电流的导通与非导通状态之间进行转换。

7、如权利要求6所述的接口电路，其中，

所述第一驱动器电路和所述第二驱动器电路经由开关电路连接到所述内部电源，并经由输出通路连接到所述外部电源，所述输出通路输出所述第一输出信号和所述第二输出信号，

在所述第二系统中，所述开关电路将所述第一驱动器电路和所述第二驱动器电路与所述内部电源断开连接，以及

通过根据所述第一输入信号和所述第二输入信号的电平而打开或阻断所述输出通路，所述第一驱动器电路和所述第二驱动器电路在所述电流的导通与非导通状态之间进行转换。

8、如权利要求6所述的接口电路，其中，

所述第一驱动器电路和所述第二驱动器电路连接到所述内部电源，并且经由所述输出通路连接到所述外部电源，所述输出通路输出所述第一输出信号和所述第二输出信号，

所述第一驱动器电路包括：第一开关电路，其设置在所述内部电源与用于输出所述第一输出信号的第一输出端之间；以及第二开关电路，其设置在所述第一输出端与所述地之间，

所述第二驱动器电路包括：第三开关电路，其设置在所述内部电源与用于输出所述第二输出信号的第二输出端之间；以及第四开关电路，其设置在所述第二输出端与所述地之间，

在所述第二系统中，所述第一开关电路将所述第一输出端与所述内部电源断开连接，并且所述第三开关电路将所述第二输出端与所述内部电源断开连接，以及

所述第二开关电路根据所述第一输入信号的电平，将所述第一端与地连接与断开连接，而所述第四开关电路根据所述第二输入信号的电平，将所述第二端与地连接与断开连接。

9、如权利要求3所述的接口电路，还包括：

一个或多个延迟控制电路，其设置在所述第一驱动器电路和所述第二驱动器电路的任意一个或二者的先前级中。

10、如权利要求3所述的接口电路，其中，

所述信号接收单元还从所述第一外部电路接收表明传输方向的方向信号，以及

所述接口电路还包括：

第一信号线和第二信号线，其分别用于在所述第一驱动器电路与所述第二外部电路之间以及在所述第二驱动器电路与所述第二外部电路之间建立连接；

输出控制电路，其用于从所述输入控制电路接收所述第一输入信号和所述第二输入信号，并且(i)当所述方向信号表明所述传输方向是从所述第一外部电路到所述第二外部电路时，将所述第一输入信号和所述第二输入信号分别输出到所述第一驱动器电路和所述第二驱动器电路，(ii)当所述方向信号表明所述传输方向是从所述第二外部电路到所述第一外部电路时，将所述输入控制电路与所述第二外部电路断开连接；

终端电阻电路，其一端连接到所述第一信号线，而另一端连接到所述第二信号线，所述终端电阻电路具有给定的电阻值；

差分接收器电路，用于经由所述第一信号线和所述第二信号线从所述第二外部电路接收差分信号；

第一单端接收器电路，用于经由所述第一信号线从所述第二外部电路接收单端信号；以及

第二单端接收器电路，用于经由所述第二信号线从所述第二外部电路接收单端信号。

11、如权利要求10所述的接口电路，还包括：

接收器开关电路，用于当所述方向信号表明所述传输方向是从所述第二外部电路到所述第一外部电路时，在所述驱动控制电路与所述差分接收器电路之间建立连接，并从所述驱动控制电路向所述差分接收器电路提供电流。

12、一种具有接口电路的可移动存储设备，所述接口电路选择性地使用单端传输系统和差分传输系统而在第一外部电路与第二外部电路之间传递信号，所述接口电路包括：

信号接收单元，用于从所述第一外部电路接收系统信号，该系统信号表明所述单端传输系统或者所述差分传输系统；

输入控制电路，用于：(i)当所述系统信号表明所述单端传输系统时，从所述第一外部电路接收第一数据信号和第二数据信号，并输出所述第一数据信号和所述第二数据信号，分别作为第一输入信号和第二输入信号，并且(ii)当所述系统信号表明所述差分传输系统时，从所述第一外部电路接收第三数据信号，并输出所述第三数据信号和所述第三数据信号的逻辑反相信号，分别作为所述第一输入信号和所述第二输入信号；

第一驱动器电路，用于接收所述第一输入信号，基于所述接收的第一输入信号产生第一输出信号，并将所述第一输出信号输出到所述第二外部电路；以及

第二驱动器电路，用于接收所述第二输入信号，基于所述接收的第二输入信号产生第二输出信号，并将所述第二输出信号输出到所述第二外部电路。

13、一种具有接口电路的可重构设备，所述接口电路选择性地使用单端传输系统和差分传输系统而在第一外部电路与第二外部电路之间传递信号，所述接口电路包括：

信号接收单元，用于从所述第一外部电路接收系统信号，该系统信号表明所述单端传输系统或者所述差分传输系统；

输入控制电路，用于：(i)当所述系统信号表明所述单端传输系统时，从所述第一外部电路接收第一数据信号和第二数据信号，并输出所述第一数据信号和所述第二数据信号，分别作为第一输入信号和第二输入信号，(ii)当所述系统信号表明所述差分传输系统时，从所述第一外部电路接收第三数据信号，并输出所述第三数据信号和所述第三数据信号的逻辑反相信号，分别作为所述第一输入信号和所述第二输入信号；

第一驱动器电路，用于接收所述第一输入信号，基于所述接收的第一输入信号产生第一输出信号，并将所述第一输出信号输出到所述第二外部电路；以及

第二驱动器电路，用于接收所述第二输入信号，基于所述接收的第二输入信号产生第二输出信号，并将所述第二输出信号输出到所述第二外部电路。

Images