CN107148755B - 发送装置以及包含该发送装置的收发系统 - Google Patents

发送装置以及包含该发送装置的收发系统 Download PDF

Info

Publication number
CN107148755B
CN107148755B CN201680004102.8A CN201680004102A CN107148755B CN 107148755 B CN107148755 B CN 107148755B CN 201680004102 A CN201680004102 A CN 201680004102A CN 107148755 B CN107148755 B CN 107148755B
Authority
CN
China
Prior art keywords
output
circuit
replica
unit
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680004102.8A
Other languages
English (en)
Other versions
CN107148755A (zh
Inventor
藤田悠介
三浦贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN107148755A publication Critical patent/CN107148755A/zh
Application granted granted Critical
Publication of CN107148755B publication Critical patent/CN107148755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本实施方式涉及具有用于抑制半导体基板上的装置占有面积的增加的构造的发送装置等。该发送装置具有输出驱动器、复制驱动器、基准电压生成部、第1选择部、第2选择部、比较部和控制部。第1选择部选择从复制驱动器输出的第1或第2试验电压，该复制驱动器与输出驱动器相互连动地设定电阻值。第2选择部选择从基准电压生成部输出的第1或第2基准电压。比较部在第1动作期间中，比较第1试验电压和第1基准电压的大小，另一方面，在与第1动作期间不同的第2动作期间中，比较第2试验电压和第2基准电压的大小。

Description

发送装置以及包含该发送装置的收发系统
技术领域
本发明涉及发送装置以及包含该发送装置的收发系统。
背景技术
发送装置所采用的源串联终端(SST：Source Series Termination)通过将该发送装置侧的输出驱动器、终端电阻和信号线串联连接而构成，能够高速(例如10Gbps以上)发送大振幅(例如1000mVdpp)的信号。采用了SST的发送装置(以下记作“SST发送装置”)具有输出驱动器，该输出驱动器的输出阻抗是可变的，该输出驱动器从分别具有能够进行电阻值的变更的构造的第1输出电路和第2输出电路之间的连接点输出信号。
此外，SST发送装置还具有复制驱动器。该复制驱动器包含作为第1输出电路的复制的第1复制电路和作为第2输出电路的复制的第2复制电路。对于第1复制电路的电路电阻值，与第1输出电路的电阻值设定相互连动地设定为与该第1输出电路的电阻值相同的值，能够输出与该设定的电阻值对应的第1试验电压。此外，对于第2复制电路的电路电阻值，与第2输出电路的电阻值设定相互连动地设定为与该第2输出电路的电阻值相同的值，能够输出与该设定的电阻值对应的第2试验电压。
而且，SST发送装置分别调整第1复制电路和第2复制电路各自的电阻值以使第1试验电压和第2试验电压分别接近目标值或收于目标范围内。分别与该第1复制电路和第2复制电路的电阻值设定连动，还分别调整第1输出电路和第2输出电路的电阻值。由此，将输出驱动器的输出阻抗设定为目标值或设定为收于目标范围内(参照专利文献1、2)。
现有技术文献
专利文献
专利文献1：欧州专利第1471702号说明书
专利文献2：日本特开2007－121288号公报
非专利文献
非特許文献1：Dan Froelich、“PCI Express2.0 Electrical SpecificationOverview”、[online]、2006年、PCI-SIG December PCIe Technical Seminar、[平成28年1月8日检索]、internet<http://kavi.pcisig.com/developers/main/training_materials/get_document？doc_id＝702b61353658afc7f66d880868b6b70f6d11e759>658afc7f66d880868b6b70f6d11e759>
非特許文献2：鈴木克彦、“PCI Expressの規格動向と測定ソリューション”、[online]、2015年6月24日、[平成28年1月8日检索]、internet
<http://info.tek.com/rs/584-WPH-840/images/F-3_TIF2015_PCIe.pdf>
发明内容
发明要解决的问题
发明者对现有的SST发送装置进行了研究，其结果，发现了如下这样的问题。即，发现了在想要在使用SST发送装置的通信中谋求高速化时，有时半导体基板上所形成的SST发送装置的占有面积(装置占有面积)增大，其结果，SST发送装置的制造成本提高。
本发明正是为了解决上述问题而完成的，其目的在于提供一种具有用于有效地实现抑制发送装置中的伴随通信速度的高速化的负荷电容的增加和抑制半导体基板上的由于该负荷电容的增加的抑制而引起的装置占有面积的增加这双方的构造的发送装置和包含该发送装置的收发系统。
用于解决问题的手段
本实施方式的发送装置是SST发送装置，为了解决上述课题，具有输出驱动器、复制驱动器、基准电压生成部、第1选择部、第2选择部、比较部和控制部。输出驱动器从输出端输出信号，所以包含第1输出电路和第2输出电路。第1输出电路具有能够进行第1电位端和输出端之间的第1电阻值的变更的构造。第2输出电路设置于第2电位端和输出端之间，且具有能够进行第2电位端和输出端之间的第2电阻值的变更的构造。复制驱动器是与输出驱动器连动的该输出驱动器的复制，包含：第1复制电路，其电路电阻值与第1输出电路相互连动地被设定为第1电阻值；以及第2复制电路，其电路电阻值与第2输出电路相互连动地被设定为第2电阻值。由此，复制驱动器能够进行与在第1复制电路中设定的第1电阻值对应的第1试验电压的输出、及与在第2复制电路中设定的第2电阻值对应的第2试验电压的输出。基准电压生成部输出多个基准电压。第1选择部和第2选择部输出从多个基准电压选择出的任意一个，该多个基准电压从基准电压生成部输出。比较部在第1动作期间中，输出第1比较结果信号，该第1比较结果信号表示对从第1选择部选择性地输出的第1试验电压和从第2选择部选择性地输出的第1基准电压的大小进行比较后的结果。此外，比较部在与第1动作期间不同的第2动作期间中，输出第2比较结果信号，该第2比较结果信号表示对从第1选择部选择性地输出的第2试验电压和从第2选择部选择性地输出的第2基准电压的大小进行比较后的结果。控制部调整与第1复制电路连动的第1输出电路的第1电阻值和与第2复制电路连动的第2输出电路的第2电阻值，所以根据第1和第2比较结果信号，分别调整第1复制电路的第1电阻值和第2复制电路的第2电阻值。具体而言，控制部依次输入从比较部输出的第1比较结果信号和第2比较结果信号，并根据这些第1和第2比较结果信号来设定第1和第2试验电压。即，在第1试验电压的设定中，将利用第1比较结果信号表示的电压电平的第1试验电压设定为与第1基准电压对应的目标值或目标范围内。另一方面，在第2试验电压的设定中，将利用第2比较结果信号表示的电压电平的第2试验电压设定为与第2基准电压对应的目标值或目标范围内。
发明效果
根据本实施方式的发送装置，能够实现抑制伴随通信速度的高速化的发送装置中的负荷电容的增加和抑制由于该负荷电容的增加的抑制而引起的半导体基板上的装置占有面积的增加这双方。
附图说明
图1是示出输出驱动器10的结构的图。
图2是示出复制驱动器20的结构的图。
图3是示出具有发送装置1和接收装置2的收发系统1的结构的图。
图4是示出输出驱动器10的片15的第1结构例的图。
图5是示出输出驱动器10的片15的第2结构例的图。
图6是示出复制驱动器20的片25的结构例的图。
图7是示出输出驱动器10的片15的第3结构例的图。
图8是示出输出驱动器10的片15的第4结构例的图。
图9是示出复制驱动器20的片25的结构例的图。
具体实施方式
(本发明实施方式的说明)
首先，分别单独列举本发明的实施方式的内容进行说明。
(1)本实施方式的发送装置是SST发送装置，作为第1方式，具有输出驱动器、复制驱动器、基准电压生成部、第1选择部、第2选择部、比较部和控制部。输出驱动器从输出端输出信号，所以包含第1输出电路和第2输出电路。第1输出电路具有能够进行第1电位端和输出端之间的第1电阻值的变更的构造。第2输出电路设置于第2电位端和输出端之间，且具有能够进行第2电位端和输出端之间的第2电阻值的变更的构造。复制驱动器是与输出驱动器连动且是该输出驱动器的复制，包含：第1复制电路，其与第1输出电路相互连动，其电路电阻值被设定为第1电阻值；以及第2复制电路，其与第2输出电路相互连动，其电路电阻值被设定为第2电阻值。由此，复制驱动器能够进行与在第1复制电路中设定的第1电阻值对应的第1试验电压的输出、及与在第2复制电路中设定的第2电阻值对应的第2试验电压的输出。基准电压生成部输出多个基准电压。第1选择部和第2选择部输出从由基准电压生成部输出的多个基准电压中所选择的任意基准电压。比较部在第1动作期间中，输出第1比较结果信号，该第1比较结果信号表示对从第1选择部选择性地输出的第1试验电压和从第2选择部选择性地输出的第1基准电压的大小进行比较后的结果。此外，比较部在与第1动作期间不同的第2动作期间中，输出第2比较结果信号，该第2比较结果信号表示对从第1选择部选择性地输出的第2试验电压和从第2选择部选择性地输出的第2基准电压的大小进行比较后的结果。控制部为了调整与第1复制电路连动的第1输出电路的第1电阻值和与第2复制电路连动的第2输出电路的第2电阻值，根据第1和第2比较结果信号，分别调整第1复制电路的第1电阻值和第2复制电路的第2电阻值。具体而言，控制部依次输入从比较部输出的第1比较结果信号和第2比较结果信号，并根据这些第1和第2比较结果信号来设定第1和第2试验电压。即，在第1试验电压的设定中，将利用第1比较结果信号表示的电压电平的第1试验电压设定为与第1基准电压对应的目标值或目标范围内。另一方面，在第2试验电压的设定中，将利用第2比较结果信号表示的电压电平的第2试验电压设定为与第2基准电压对应的目标值或目标范围内。
(2)作为可应用于上述第1方式的第2方式，可以是，复制驱动器包含设置于第1复制电路和第2复制电路之间的基准电阻器。在该情况下，复制驱动器从第1复制电路和基准电阻器的连接点输出第1试验电压，并且从第2复制电路和基准电阻器的连接点输出第2试验电压。
(3)此外，本实施方式的收发系统作为其一个方式，具有上述第1和第2方式中的至少任意一个方式的发送装置；以及接收装置，其接收从该发送装置输出的信号。
以上，该[本发明实施方式的说明]的栏中所列举的各方式能够分别应用于剩余的全部方式、或这些剩余方式的全部组合。
[本发明的实施方式的详细情况]
以下，参照附图详细说明本实施方式的发送装置和收发系统的具体构造。另外，本发明不限定于这些例示，而通过权利要求来表示，是指包含与权利要求同等的意思和范围内的所有变更。此外，在附图的说明中，对相同的要素标记相同的标号，并省略重复的说明。
首先，对本发明的发明人研究出本发明的原委进行说明，然后对实施方式的发送装置的结构进行说明。
图1是示出输出驱动器10的结构的图。SST发送装置的输出驱动器10将包含第1单位电路13和第2单位电路14的结构作为1个单位(片15)，将多个片15相互并列连接。分别在多个片15中，在第1电位端(电源电位端Vdd)和输出端16之间设置第1单位电路13，在第2电位端(接地电位端Vss)和输出端16之间设置第2单位电路14。第1单位电路13和第2单位电路14有时共用一部分的电路。输出驱动器10能够从输出端16输出信号。
第1输出电路11包含多个片15各自的第1单位电路13，设置于电源电位端Vdd和输出端16之间。该第1输出电路11的电路电阻值(电源电位端Vdd和输出端16之间的第1电阻值)是可变的，利用多个第1单位电路13中的被驱动的第1单位电路13的数量进行调整。此外，第2输出电路12包含多个片15各自的第2单位电路14，设置于接地电位端Vss和输出端16之间。第2输出电路12的电路电阻值(接地电位端Vss和输出端16之间的第2电阻值)是可变的，利用多个第2单位电路14中的被驱动的第2单位电路14的数量进行调整。即，能够通过调整多个片15中的被驱动的片15的数量，来调整输出驱动器10的输出阻抗。
图2是示出复制驱动器20的结构的图。复制驱动器20用于校正输出驱动器10的输出阻抗。复制驱动器20将包含第1单位电路23和第2单位电路24的结构作为1个单位(片25)，将多个片25相互并列连接。复制驱动器20的第1单位电路23是输出驱动器10的第1单位电路13的复制。复制驱动器20的第2单位电路24是输出驱动器10的第2单位电路14的复制。
复制驱动器20的第1复制电路21是输出驱动器10的第1输出电路11的复制。即，第1复制电路21包含多个片25各自的第1单位电路23，其电路电阻值与第1输出电路11相互连动地被设定为与该第1输出电路相同的值。因此，第1复制电路21的电阻值是可变的，利用多个第1单位电路23中的被驱动的第1单位电路23的数量进行调整。
复制驱动器20的第2复制电路22是输出驱动器10的第2输出电路12的复制。即，第2复制电路22包含多个片25各自的第2单位电路24，其电路电阻值与第2输出电路12相互连动地被设定为与该第2输出电路相同的值。因此，第2复制电路22的电阻值是可变的，利用多个第2单位电路24中的被驱动的第2单位电路24的数量进行调整。
在第1复制电路21和第2复制电路22之间设置有基准电阻器26。设第1复制电路21和基准电阻器26的连接点的电压为第1试验电压V21、第2复制电路22和基准电阻器26的连接点的电压为第2试验电压V22。这些第1试验电压V21和第2试验电压V22是分别与第1复制电路21和第2复制电路22的电阻值对应的值，且是与多个片25中的被驱动的片25的数量对应的值。
因此，SST发送装置中，调整复制驱动器20的第1复制电路21和第2复制电路22各自的电阻值以使得第1试验电压V21和第2试验电压V22分别接近目标值或收于目标范围内。而且，与这样的第1复制电路21和第2复制电路22各自的电阻值调整动作连动，同样还调整了输出驱动器10的第1输出电路11和第2输出电路12各自的电阻值。由此，输出驱动器10的输出阻抗能够设定为目标值或设置为目标范围内。
上述专利文献1、2所公开的现有的SST发送装置具有：第1比较部，其比较第1试验电压V21和第1基准电压的大小；以及第2比较部，其比较第2试验电压V22和第2基准电压的大小，以分别将从复制驱动器20输出的第1试验电压V21和第2试验电压V22设定为目标值或设定为目标范围内。即，现有的SST发送装置具有2个比较部。
但是，在使SST发送装置与PCI Express(注册商标)的Gen3以上对应的情况下，输出驱动器需要实现大约40种的FFE(Feed Forward Equalizer：前馈均衡器)强度。FFE强度表示用于施加预失真的输出电压的强度，通过组合预加重(pre-emphasis)或去加重(de-emphasis)和前冲(preshoot)来实现，该预失真用于预先补偿与输出驱动器的输出端连接的传输路径的失真(参照非专利文献1、2)。
因此，与PCI Express的Gen3以上对应的输出驱动器构成为产生多个种类的输出电压，并且将输出阻抗调整为目标值或目标范围内，所以存在片数增加的倾向。
另一方面，为了与PCI Express的下一代的Gen4对应，输出驱动器需要以如16Gbps的高速进行动作(参照非专利文献2)，所以该SST发送装置中的负荷电容伴随输出驱动器的高速动作而容易增加。因此，为了抑制伴随通信速度的高速化的负荷电容的增加，期望抑制输出驱动器和复制驱动器各自的片数量的增加。
当减少片数时，在半导体基板上形成SST发送装置时，输出驱动器和复制驱动器各自的占有面积变小，所以可期待SST发送装置的制造成本下降。但是根据发明者的研究，半导体基板上的发送装置整体的占有面积增加，其结果可知，SST发送装置的制造成本提高。对于这一点，在下面进行进一步说明。
在输出驱动器和复制驱动器各自的片数量较少时，不得不使得输出驱动器的可设定的输出阻抗的分辨率变粗。此外，也不得不使得从复制驱动器输出的试验电压的分辨率变粗。在这样的情况下，在利用比较部比较从复制驱动器输出的试验电压和基准电压的大小时，在基准电压仅为1个时，有时无法判断试验电压是否比基准电压大，输出驱动器的输出阻抗不满足要求规格。
与此相对，在基准电压为2个时，能够利用比较部判断试验电压是否位于2个基准电压之间，所以在此点上是优选的。但是，由于从复制驱动器输出的试验电压的分辨率粗，所以需要增大2个基准电压之间的差。于是，输出驱动器的输出阻抗的要求规格的上限值和下限值与2个基准电压之间的裕量变小，所以要求比较部是高精度的(即，偏差小，分辨率高)。
在半导体基板上形成这样的高精度的比较部时的必要面积大。例如，在与专利文献1所公开的假定了3Gbps左右的发送速率的SST发送装置比较时，在按照16Gbps的发送速率进行动作的SST发送装置中，不得不使得比较部的必要面积飞跃性地增大。在发明者的实际设计例中，有时比较部的面积比复制驱动器的面积大。
如上所述，在想要谋求通信速度的高速化以与PCI Express的Gen4等对应时，为了抑制SST发送装置中的负荷电容的增加，期望抑制输出驱动器和复制驱动器各自的片数的增加。关于此点，在半导体基板上形成发送装置时，在输出驱动器和复制驱动器各自的必要面积变小的方面是优选的。但是，不得不使得输出驱动器的可设定的输出阻抗的分辨率变粗，此外，也不得不使得从复制驱动器输出的试验电压的分辨率变粗，所以要求比较部是高精度的，比较部的必要面积增加。因此，在半导体基板上形成具有这些输出驱动器、复制驱动器和比较部等的发送装置时，有时整体的必要面积增加，成本提高。半导体制造工艺的微细化越进步，这样的问题变得越显著。
本实施方式正是根据如以上所述的发明者的研究而完成的。图3是示出具有发送装置1和接收装置2的收发系统(本实施方式的收发系统的一例)100的结构的图。本实施方式的发送装置1具有输出驱动器10、复制驱动器20、基准电压生成部30、第1选择部40、第2选择部50、比较部60和控制部70。
输出驱动器10具有图1所示的结构，从输出端16输出应送出到接收装置2的信号Tx_data(经由信号输入端子160而取入到输出驱动器10的信号)。复制驱动器20具有图2所示的结构，用于与基准电阻器26一起校正输出驱动器10的输出阻抗。
基准电压生成部30输出多个基准电压。基准电压生成部30可以包含在电源电位端Vdd和接地电位端Vss之间串联设置的多个电阻器。在该情况下，基准电压生成部30能够输出被这些多个电阻器电阻分割而生成的多个基准电压。
第1选择部40将从第1试验电压V21和第2试验电压V22选择出的一方输出到比较部60，该第1试验电压V21和第2试验电压V22从复制驱动器20输出。第2选择部50将从多个基准电压选择出的任意的基准电压输出到比较部60，该多个基准电压从基准电压生成部30输出。
比较部60比较从第1选择部40选择性输出的第1试验电压V21和从第2选择部50选择性输出的第1基准电压V31的大小，输出表示该比较结果的第1选择结果信号。此外，比较部60比较从第1选择部40选择性输出的第2试验电压V22和从第2选择部50选择性输出的第2基准电压V32的大小，输出表示该比较结果的第2选择结果信号。
比较部60仅设置有1个。比较部60按照时分方式进行第1试验电压V21和第1基准电压V31的大小比较、及第2试验电压V22和第2基准电压V32的大小比较。即，在比较部60的第1动作期间中进行第1试验电压V21和第1基准电压V31的大小比较，在比较部60的第2动作期间(与第1动作期间在时间上不同的期间)中进行第2试验电压V22和第2基准电压V32的大小比较。另外，与第1试验电压V21进行比较的第1基准电压V31可以是1个值，但也可以是2个值。与第2试验电压V22进行比较的第2基准电压V32也可以是1个值，但也可以是2个值。在与各试验电压进行比较的基准电压是2个时，能够利用比较部判断试验电压是否位于这2个基准电压之间，因此是优选的。
控制部70分别控制第1选择部40、第2选择部50和比较部60的动作。此外，控制部70通过根据从比较部60输出的第1比较结果信号和第2比较结果信号来调整复制驱动器20的第1复制电路21和第2复制电路22各自的电阻值，调整在电阻值设定中分别与第1和第1复制电路21、22连动的输出驱动器10中的第1和第2输出电路11、12各自的电阻值。具体而言，控制部70将利用第1比较结果信号表示的电压电平的第1试验电压V21设定为与第1基准电压V31对应的目标值或目标范围内。此外，控制部70将利用第2比较结果信号表示的电压电平的第2试验电压V22设定为与第2基准电压V32对应的目标值或目标范围内。这样，通过调整输出驱动器10的第1输出电路11和第2输出电路12各自的电阻值，能够将输出驱动器10的输出阻抗设定为目标值或目标范围内。
接着，分别对输出驱动器10的片15和复制驱动器20的片25的结构例进行说明。另外，输出驱动器10和复制驱动器20各自的结构不限于以下说明的结构，还可以是其他方式。
图4是示出输出驱动器10的片15的第1结构例的图。图5是示出输出驱动器10的片15的第2结构例的图。图6是示出复制驱动器20的片25的结构例的图。图6所示的复制驱动器20的片25是输出驱动器10的片15的第1结构例和第2结构例的复制。
在图4所示的输出驱动器10的片15的第1结构例中，第1单位电路13在第1电位端(电源电位端Vdd)和输出端16之间串联设置有开关85、PMOS晶体管83和电阻器(构成电路电阻的一部分)81。第2单位电路14在第2电位端(接地电位端Vss)和输出端16之间串联设置有开关86、NMOS晶体管84和电阻器(构成电路电阻的一部分)82。
在图5所示的输出驱动器10的片15的第2结构例中，第1单位电路13在第1电位端(电源电位端Vdd)和输出端16之间串联设置有开关85、PMOS晶体管83和电阻器80。第2单位电路14在第2电位端(接地电位端Vss)和输出端16之间串联设置有开关86、NMOS晶体管84和电阻器80。即，在第1结构例中，第1单位电路13和第2单位电路14分别单独包含电阻器81、82，而在第2结构例中，第1单位电路13和第2单位电路14共用电阻器80，作为电路电阻的一部分。
在第1结构例和第2结构例的双方中，开关85根据从控制部70施加到每个片的控制信号CTL1的电平，而设定开闭状态。开关86根据从控制部70施加到每个片的控制信号CTL2的电平，而设定开闭状态。开关85、86能够由单一的MOS晶体管构成，并还能够由传输门(transfer gate)构成。将应该经由信号输入端子160送出到接收装置2的信号Tx_data输入到PMOS晶体管83和NMOS晶体管84各自的栅极。
输出驱动器10所包含的多个片15中的、利用从控制部70施加的控制信号CTL1、CTL2而将开关85、86截止的片15能够输出信号Tx_data。另一方面，开关85、86导通的片15无法输出信号Tx_data，所以第1单位电路13和第2单位电路14的连接点成为高阻抗状态。这样，能够利用施加到输出驱动器10所包含的多个片15各自的开关85、86的控制信号CTL1、CTL2的电平，调整多个片15中的被驱动的片15的数量，并调整输出驱动器10的输出阻抗。
在图6所示的复制驱动器20的片25的结构例中，设置有作为第1单位电路13的复制的第1单位电路23和作为第2单位电路14的复制的第2单位电路24。开关85根据从控制部70施加到每个片的控制信号CTL1的电平，而设定开闭状态。开关86根据从控制部70施加到每个片的控制信号CTL2的电平，而设定开闭状态。将PMOS晶体管83和NMOS晶体管84双方设为导通状态。在第1单位电路23和第2单位电路24之间设置有基准电阻器26。
在复制驱动器20所包含的多个片25中的、利用从控制部70施加的控制信号CTL1、CTL2而将开关85、86关闭的片25中，电流从电源电位端Vdd经过基准电阻器26，流向接地电位端Vss。另一方面，开关85，86打开的片25中电流未流过，所以第1单位电路23和第2单位电路24的连接点成为高阻抗状态。这样，利用施加到复制驱动器20所包含的多个片25各自的开关85、86的控制信号CTL1、CTL2的电平，调整多个片25中的被驱动的片25的数量，第1试验电压V21和第2试验电压V22发生变化。此外，这样，通过从控制部70分别向输出驱动器10和复制驱动器20供给控制信号CTL1、CTL2，第1输出电路11和第1复制电路21在电阻值设定中连动，并且第2输出电路12和第2复制电路22在电阻值设定中连动。
图7是示出输出驱动器10的片15的第3结构例的图。图8是示出输出驱动器10的片15的第4结构例的图。图9是示出复制驱动器20的片25的结构例的图。图9所示的复制驱动器20的片25是输出驱动器10的片15的第3结构例和第4结构例的复制。
在上述的图4～图6的结构例中，设定了是否根据基于控制信号CTL1、CTL2的电平的开关85、86的开闭状态，驱动各片15、25。与此相对，在图7～图9的结构例中，设定了是否根据基于控制信号CTL1、CTL2的电平的栅极电路87、88的输出电平，驱动各片15、25。
在图7或图8所示的输出驱动器10的片15中，第1栅极电路87利用控制信号CTL1的电平，使对PMOS晶体管83的栅极施加的信号成为发送信号Tx_data(经由信号输入端子160而施加的信号)和高电平中的任意一方。第2栅极电路88利用控制信号CTL2的电平，使对NMOS晶体管84的栅极施加的信号成为发送信号Tx_data和低电平中的任意一方。
输出驱动器10所包含的多个片15中的、根据从控制部70施加的控制信号CTL1、CTL2而向PMOS晶体管83和NMOS晶体管84各自的栅极输入信号Tx_data的片15能够输出信号Tx_data。另一方面，向PMOS晶体管83的栅极施加高电平、且向NMOS晶体管84的栅极施加低电平的片15无法输出信号Tx_data，所以第1单位电路13和第2单位电路14的连接点成为高阻抗状态。这样，能够利用施加到在输出驱动器10中包含的多个片15各自的第1栅极电路87和第2栅极电路88的控制信号CTL1、CTL2的电平，调整多个片15中的被驱动的片15的数量，调整输出驱动器10的输出阻抗。
在图9所示的复制驱动器20的片25中，第1栅极电路87能够利用控制信号CTL1的电平，使对PMOS晶体管83的栅极施加的信号成为低电平和高电平中的任意一个。第2栅极电路88能够利用控制信号CTL2的电平，使对NMOS晶体管84的栅极施加的信号成为高电平和低电平中的任意一个。
复制驱动器20所包含的多个片25中的、根据从控制部70施加的控制信号CTL1、CTL2而向PMOS晶体管83的栅极施加低电平且向NMOS晶体管84的栅极施加高电平的片25中，电流从电源电位端Vdd经过基准电阻器26，流向接地电位端Vss。另一方面，在向PMOS晶体管83的栅极施加高电平且向NMOS晶体管84的栅极施加低电平的片25中，电流不流过，第1单位电路23和第2单位电路24的连接点成为高阻抗状态。这样，利用施加到复制驱动器20所包含的多个片25各自的第1栅极电路87和第2栅极电路88的控制信号CTL1、CTL2的电平，调整多个片25中的被驱动的片25的数量，第1试验电压V21和第2试验电压V22发生变化。
在现有例中存在如下问题：在想要在使用SST发送装置的通信中谋求速度的高速化时，如果减少输出驱动器和复制驱动器各自的片数以抑制SST发送装置中的负荷电容的增加，则比较部的面积增加，作为SST发送装置整体，半导体基板上的装置占有面积也增加。与此相对，根据本实施方式，由于仅设置1个比较部即可，所以能够减小半导体基板上的装置占有面积，并能够减少装置的制造成本和功耗。
标号说明
1：发送装置；2：接收装置；10：输出驱动器；11：第1输出电路；12：第2输出电路；13：第1单位电路；14：第2单位电路；15：片；16：输出端；20：复制驱动器；21：第1复制电路；22：第2复制电路；23：第1单位电路；24：第2单位电路；25：片；26：基准电阻器；30：基准电压生成部；40：第1选择部；50：第2选择部；60：比较部；70：控制部；80～82：电阻器；83：PMOS晶体管；84：NMOS晶体管；85，86：开关；87：第1栅极电路；88：第2栅极电路；100：收发系统；160：信号输入端子。

Claims (3)

1.一种发送装置，其具有：
输出驱动器，其具有：第1输出电路，该第1输出电路设置于第1电位端和输出端之间，且具有能够进行所述第1电位端和所述输出端之间的第1电阻值的变更的构造；以及第2输出电路，该第2输出电路设置于第2电位端和所述输出端之间，且具有能够进行所述第2电位端和所述输出端之间的第2电阻值的变更的构造，该输出驱动器从所述输出端输出信号；
复制驱动器，其包含：第1复制电路，该第1复制电路是所述第1输出电路的复制，而且其电路电阻值与所述第1输出电路相互连动地被设定为所述第1电阻值；以及第2复制电路，该第2复制电路是所述第2输出电路的复制，而且其电路电阻值与所述第2输出电路相互连动地被设定为所述第2电阻值，该复制驱动器能够输出与所述第1电阻值对应的第1试验电压且能够输出与所述第2电阻值对应的第2试验电压；
基准电压生成部，其输出多个基准电压；
第1选择部，其输出从由所述复制驱动器输出的所述第1试验电压和所述第2试验电压中选择出的一方；
第2选择部，其输出从由所述基准电压生成部输出的多个基准电压中选择出的任意基准电压；
比较部，其在第1动作期间中，输出表示对从所述第1选择部选择性输出的所述第1试验电压和从所述第2选择部选择性输出的第1基准电压的大小进行比较后的结果的第1比较结果信号，另一方面，在与所述第1动作期间不同的第2动作期间中，输出表示对从所述第1选择部选择性输出的所述第2试验电压和从所述第2选择部选择性输出的第2基准电压的大小进行比较后的结果的第2比较结果信号；以及
控制部，其分别调整所述第1输出电路的所述第1电阻值和所述第2输出电路的所述第2电阻值，依次输入从所述比较部输出的所述第1比较结果信号和第2比较结果信号，分别调整与所述第1输出电路相互连动的所述第1复制电路的所述第1电阻值和与所述第2输出电路相互连动的所述第2复制电路的所述第2电阻值，以将利用所述第1比较结果信号表示的电压电平的所述第1试验电压设定为与所述第1基准电压对应的目标值或目标范围内，另一方面将利用所述第2比较结果信号表示的电压电平的所述第2试验电压设定为与所述第2基准电压对应的目标值或目标范围内，
所述第2选择部从由所述基准电压生成部输出的多个基准电压中选择2个基准电压作为所述第1基准电压并输出，并选择2个基准电压作为所述第2基准电压并输出，所述比较部判断所述第1试验电压是否位于由所述第2选择部选择为所述第1基准电压的两个基准电压之间并输出所述第1比较结果信号，并判断所述第2试验电压是否位于由所述第2选择部选择为所述第2基准电压的两个基准电压之间并输出所述第2比较结果信号。
2.根据权利要求1所述的发送装置，其中，
所述复制驱动器包含基准电阻器，该基准电阻器设置于所述第1复制电路和所述第2复制电路之间，从所述第1复制电路和所述基准电阻器的连接点输出所述第1试验电压，并且从所述第2复制电路和所述基准电阻器的连接点输出所述第2试验电压。
3.一种收发系统，其具有：
权利要求1或2所述的发送装置；以及
接收装置，其接收从所述发送装置输出的信号。
CN201680004102.8A 2016-01-08 2016-12-28 发送装置以及包含该发送装置的收发系统 Active CN107148755B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-002721 2016-01-08
JP2016002721A JP6807642B2 (ja) 2016-01-08 2016-01-08 送信装置
PCT/JP2016/089070 WO2017119390A1 (ja) 2016-01-08 2016-12-28 送信装置およびそれを含む送受信システム

Publications (2)

Publication Number Publication Date
CN107148755A CN107148755A (zh) 2017-09-08
CN107148755B true CN107148755B (zh) 2020-12-11

Family

ID=59274208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680004102.8A Active CN107148755B (zh) 2016-01-08 2016-12-28 发送装置以及包含该发送装置的收发系统

Country Status (4)

Country Link
US (1) US10756769B2 (zh)
JP (1) JP6807642B2 (zh)
CN (1) CN107148755B (zh)
WO (1) WO2017119390A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446955B (zh) * 2020-05-07 2023-07-14 江苏集萃智能集成电路设计技术研究所有限公司 预编码型摆幅可控的低功耗sst驱动器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001503943A (ja) * 1996-11-12 2001-03-21 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 出力バッファ回路
JP2001119441A (ja) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd データ送信回路、データ受信回路及びデータ送受信システム
WO2006022132A1 (ja) * 2004-08-23 2006-03-02 Nec Corporation 高周波回路およびこれを用いた通信装置
US7233177B2 (en) * 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
CN102064692A (zh) * 2009-11-13 2011-05-18 三美电机株式会社 输出电流检测电路以及发送电路
CN102223492A (zh) * 2010-04-13 2011-10-19 瑞萨电子株式会社 半导体器件
JP2011211608A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp インピーダンス調整回路及びその制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162915A (ja) * 1988-12-16 1990-06-22 Rohm Co Ltd ウィンドウコンパレータ
JPH10104281A (ja) * 1996-09-26 1998-04-24 Matsushita Electric Works Ltd ウインドコンパレータ回路
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
JP3972787B2 (ja) * 2002-10-01 2007-09-05 ヤマハ株式会社 ウィンドウコンパレータ
US6771097B1 (en) 2003-04-22 2004-08-03 Broadcom Corporation Series terminated CMOS output driver with impedance calibration
DE10351016B3 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
JP4562175B2 (ja) * 2004-08-31 2010-10-13 ルネサスエレクトロニクス株式会社 終端抵抗調整回路
KR100699828B1 (ko) * 2004-10-11 2007-03-27 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법
US7522670B2 (en) * 2005-02-03 2009-04-21 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation
US7368902B2 (en) 2005-10-28 2008-05-06 International Business Machines Corporation Impedance calibration for source series terminated serial link transmitter
JP5069507B2 (ja) * 2006-06-30 2012-11-07 エスケーハイニックス株式会社 データ入出力ドライバのインピーダンスを調整可能な半導体装置
JP4934522B2 (ja) * 2007-06-22 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
JP6084764B2 (ja) * 2011-02-22 2017-02-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US20140126665A1 (en) * 2012-11-06 2014-05-08 Ati Technologies Ulc Output driver with adjustable voltage swing
JP6126458B2 (ja) * 2013-05-22 2017-05-10 富士通株式会社 抵抗調整回路、及び、抵抗調整方法
JP2015076655A (ja) * 2013-10-07 2015-04-20 マイクロン テクノロジー， インク． 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001503943A (ja) * 1996-11-12 2001-03-21 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 出力バッファ回路
JP2001119441A (ja) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd データ送信回路、データ受信回路及びデータ送受信システム
WO2006022132A1 (ja) * 2004-08-23 2006-03-02 Nec Corporation 高周波回路およびこれを用いた通信装置
US7233177B2 (en) * 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
CN102064692A (zh) * 2009-11-13 2011-05-18 三美电机株式会社 输出电流检测电路以及发送电路
JP2011211608A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp インピーダンス調整回路及びその制御方法
CN102223492A (zh) * 2010-04-13 2011-10-19 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
JP2017123606A (ja) 2017-07-13
CN107148755A (zh) 2017-09-08
WO2017119390A1 (ja) 2017-07-13
US10756769B2 (en) 2020-08-25
US20180316366A1 (en) 2018-11-01
JP6807642B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
EP1476945B1 (en) Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
EP2229733B1 (en) Replica bias circuit for high speed low voltage common mode driver
US6163178A (en) Impedance controlled output driver
US7772877B2 (en) Output buffer circuit, differential output buffer circuit, output buffer circuit having regulation circuit and regulation function, and transmission method
EP2715937B1 (en) Balanced impedance method for differential signaling
US9065399B2 (en) Programmable high-speed voltage-mode differential driver
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
JP6007843B2 (ja) 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法
US8878568B1 (en) High-speed SSR transmit driver
EP1752882B1 (en) Circuitry and methods for programmably adjusting the duty cycles of serial data signals
US8847632B2 (en) Semiconductor device
EP3134969B1 (en) Serdes voltage-mode driver with skew correction
US20130343471A1 (en) Signal transmission circuit, signal transmission system, and signal transmission method
US8674725B2 (en) Transmitter circuit
WO2005109626A1 (en) Dynamic gain compensation and calibration
EP2816730B1 (en) Resistance adjusting circuit and resistance adjusting method
CN114641928A (zh) 用于数据驱动器的校准电阻
US20120032656A1 (en) Voltage regulator for impedance matching and pre-emphasis, method of regulating voltage for impedance matching and pre-emphasis, voltage mode driver including the voltage regulator, and voltage-mode driver using the method
CN107148755B (zh) 发送装置以及包含该发送装置的收发系统
US7656198B1 (en) Method and apparatus for providing a combination differential driver
TW201723872A (zh) Ｕｓｂ晶片組
US8933743B1 (en) System and method for pre-skewing timing of differential signals
EP2640023A1 (en) Transmission circuit for impedance matching
KR101995027B1 (ko) 정전류 소모가 없는 저전력 송신기
KR20090006339A (ko) 송신 장치 및 이를 포함하는 전압 모드 인터페이스 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant