WO2006022132A1

WO2006022132A1 - 高周波回路およびこれを用いた通信装置

Info

Publication number: WO2006022132A1
Application number: PCT/JP2005/014385
Authority: WO
Inventors: Tomoyuki Yamase; Tadashi Maeda
Original assignee: Nec Corporation
Priority date: 2004-08-23
Filing date: 2005-08-05
Publication date: 2006-03-02
Also published as: JPWO2006022132A1

Abstract

　異なる通信規格に対応して受信周波数が変化したことにより、整合状態から外れようとする際に、整合回路を自動的に可変させ最良な条件でインピーダンス整合を行えるようにする。　ダミー回路１０１はインピーダンス可変整合回路１０６と同等の構成を有する回路、基準インピーダンス回路１０３は、信号処理回路１０７のインピーダンスを実現する回路である。試験信号は試験信号発振器１００からダミー回路１０１に印加され、ダミー回路１０１と基準インピーダンス回路１０３との分圧信号は信号比較回路１０２へ入力され、入力端子１０４から入力された信号レベルと比較され、整合条件からのずれが算出される。そのずれ信号を用いてインピーダンス可変整合回路１０６とダミー回路１０１のインピーダンスを制御する。

Description

明細書

高周波回路およびこれを用いた通信装置

技術分野

[0001] 本発明は、高周波回路およびこれを用いた通信装置に関し、特に入力される信号の周波数、周波数帯が変化しても整合状態を維持することのできる高周波回路とこれを用 V、た通信装置に関するものである。

背景技術

[0002] 近年、無線通信用回路は異なる通信方式にも単一のシステムで対応可能となることが要求されている。通信規格が異なることにより使用する周波数帯も異なることもあり、無線通信システム内の回路においては異なる周波数に対応する場合はその周波数に対応する整合回路が必要となる。インピーダンス整合とは、 2つの回路を接続する時、接続点からみた両回路のインピーダンスを等しくして、電圧や電流の反射による損失を防ぐことである。例えば、従来異なる周波数帯の信号を使用するマルチバンド対応の端末では信号の増幅器の整合回路構成は、周波数帯によって電力を最大または雑音のレベルを最小にする最適な条件が異なるため、通常は増幅器を使用する周波数帯の数だけ用意する必要があった (例えば、特許文献 1参照)。図 15は、特許文献 1にて開示された従来のマルチバンド高周波増幅回路の構成を示すブロック図である。

[0003] この構成では、信号を入力する入力端子 1A、信号を出力する出力端子 2A、信号を増幅する能動素子を有する増幅部 30A、入力端子 1Aと増幅部 30Aのインピーダンス整合を行う入力整合回路 10A、出力端子 2Aと増幅部 30Aのインピーダンス整合を行う出力整合回路 20Aから第 1の増幅回路を構成し、また、信号を入力する入力端子 1B、信号を出力する出力端子 2B、信号を増幅する能動素子を有する増幅部 30B、入力端子 IBと増幅部 30Bのインピーダンス整合を行う入力整合回路 10B、出力端子 2Bと増幅部 30Bのインピーダンス整合を行う出力整合回路 20Bから第 2の増幅回路を構成している。

[0004] そして、これら 2つの増幅回路を異なる周波数帯域で動作させるよう単純に同一チップ上に構成し、さらに増幅部 30A用の第 1バイアス回路 40A、増幅部 30B用の第 2 バイアス回路 40B、それら第 1、第 2バイアス回路 40A、 40Bの一方を選択するためのバイアススィッチ回路 50も同チップ上に構成したものである。 3A、 3Bは、第 1、第 2 バイアス回路 40A、 40Bの切替えと増幅部 30A、 30Bへの印加電圧の制御を行うための信号が入力されるノィァス制御端子であり、 4は電源端子である。このように構成することによって、 2個の増幅回路を選択的に動作させ、希望する周波数帯の利得を得ることができる。

[0005] 一方、マルチバンドに一つの整合回路によって対応する回路の開発も行われている (例えば、特許文献 2参照)。図 16 (a)、（b)は、特許文献 2にて開示された高周波回路のブロック図である。図 16 (a)に示すように、電磁波を放射および受信するアンテナ 5が整合回路 6と接続してあり、整合回路 6は、バンドスィッチ 7の可動接点側と接続してある。このバンドスィッチ 7の可動接点は、第 1の周波数を使用するシステムに対応する場合には第 1の高周波回路 8側の固定接点に接続し、第 2の周波数を使用するシステムに対応する場合には第 2の高周波回路 9側の固定接点に接続する。

[0006] ここで、整合回路 6は第 1の周波数を使用するシステムに対応する際にはアンテナ 5のインピーダンスと第 1の高周波回路 8のインピーダンスとの整合を行い、第 2の周波数を使用するシステムに対応する際にはアンテナ 5のインピーダンスと第 2の高周波回路 9のインピーダンスとの整合を行う。また、高周波回路 8、 9は、高周波信号の送信処理および受信処理を行う。ここでは、各高周波回路 8、 9のインピーダンスは約 50 Ωであるとする。

[0007] 図 16 (b)は、整合回路 6の内部構成を示す図である。第 1〜第 3の回路 61〜63を備えており、第 1の回路 61は、第 1の周波数に対応する際アンテナ 5のインピーダンス値を所定値 (ここでは 50 Ω程度）に変換し、第 2の周波数に対応する際アンテナ 5 のインピーダンス値を任意の値に変換する。第 2の回路 62は、第 1の回路 61で処理されたインピーダンス値を第 1の周波数のときは変化させないで、第 2の周波数のときはレジスタンス値およびコンダクタンス値が所定の値になるように、ここでは、レジスタンス値が 50 Ω未満かつコンダクタンス値が 0. 02[1Ζ Ω ]未満となる範囲内に変換する。第 3の回路 63は、第 2の回路 62で処理されたインピーダンス値を第 1の周波数のときは変化させないで、第 2の周波数のときには所定値 (ここでは 50 Ω程度）に変換する特許文献 1 :特開 2000— 332551号公報

特許文献 2：特開平 11― 205183号公報

発明の開示

発明が解決しょうとする課題

[0008] 上述した従来の、複数の異なる周波数に対応する回路をチップ上に並列配置し、切り換えて使用する方法では、それぞれの周波数に対応する整合回路が必要となりさらにその回路を切り換えるスィッチが必要となるためチップサイズが増大する。一方、一つの整合回路を 2バンドで併用する従来例では、回路設計条件が厳しくなる上に整合回路での信号減衰が大きくなる。さらに、従来の整合回路では、固定の回路が用いられていたため、同一バンド内であっても良好な整合条件を維持することができなかった。すなわち、通常は利用するバンドの中央付近で整合がとれるように設計されるため、バンドの上下端付近においては整合条件からからのずれが大きくなる問題があった。

本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、比較的簡素な回路構成の高周波回路によって、異なる通信規格に対応してあるいは同一周波数帯内で周波数が変化しても常に安定して整合条件を満たすことがでさるよう〖こすることである。

課題を解決するための手段

[0009] 上記の目的を達成するため、本発明によれば、入力信号が入力されるインピーダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路のインピーダンスと基準値との差分を検出する検出回路と、を備え、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路、が提供される。

[0010] また、上記の目的を達成するため、本発明によれば、入力信号が入力されるインピ一ダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、基準インピーダンス回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路と前記基準インピーダンス回路とのインピーダンスの差分を検出する検出回路と、を備え、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路、が提供される。

[0011] そして、前記ダミー回路、または、前記ダミー回路および前記基準インピーダンス回路には入力信号と同一若しくは近似の周波数の試験信号が印加され、その試験信号は、好ましくは、前記インピーダンス可変整合回路に入力される信号をベースバンド信号若しくは中間周波数信号に変換するために用いられる局部発振器力も得る。発明の効果

[0012] 本発明の高周波回路では、インピーダンス可変整合回路と同一の構成のダミー回路を所望の値にするように調整する手段を、同時にインピーダンス可変整合回路にも適用することでそのインピーダンスにインピーダンス可変整合回路のインピーダンスを調整している。そのため、ダミー回路のインピーダンスをインピーダンス可変整合回路が整合をとるべき回路のインピーダンスに調整することにより、入力信号の周波数によらず、自動的に整合条件を満たすように調整することができる。また、周波数帯毎に高周波増幅器を設けたりスィッチによって整合回路を切り換えたりするものではないため、回路を簡素化することができ、チップのダウンサイジングを実現することができる。

図面の簡単な説明

[0013] [図 1]本発明の高周波回路の第 1の実施の形態を示すブロック図。

[図 2]本発明の高周波回路の第 2の実施の形態を示すブロック図。

[図 3]本発明の高周波回路の第 3の実施の形態を示すブロック図。

[図 4]本発明の高周波回路において用いられる整合回路およびダミー回路の具体的一例を示す回路図。

[図 5]本発明の高周波回路において用いられる整合回路およびダミー回路の他の具体例を示す回路図。 [図 6]本発明の高周波回路において用いられる信号比較回路の具体例を示す図。

[図 7]本発明の高周波回路において用いられる信号比較回路の他の具体例を示す図。

[図 8]本発明の高周波回路において用いられる整流回路の具体例を示す回路図。

[図 9]本発明の高周波回路において用いられる電力検出器の具体例を示すブロック図。

[図 10]本発明の高周波回路において用いられる演算器の具体的一例を示す回路図

[図 11]本発明の高周波回路において用いられる演算器の別の具体例を示す回路図

[図 12]本発明の受信機の一実施の形態を示すブロック図。

[図 13]本発明の受信機の他の実施の形態を示すブロック図。

[図 14]本発明の高周波回路の一実施例を示すブロック図。

[図 15]従来のマルチバンドシステムの整合回路の構成を示すブロック図（第 1の従来例)。

[図 16]従来のマルチバンドシステムの整合回路の構成を示すブロック図（第 2の従来例)。

符号の説明

100 試験信号発振器

101 ダミー回路

102 信号比較回路

103 基準インピーダンス回路

104 他の入力端子

105、 401、 801、 901、 1001、 1002、 1401 入力信号端子

106 インピーダンス可変整合回路

107 信号処理回路

108、 404、 802、 904、 1004、 1405 出力信号端子

109 インピーダンス制御電圧入力部節点 201、 202、 805、 1005 抵抗体

301、 302 電流検出器

402、 806、 1006 容量

403 アクティブインダクタ

405、 503、 1102 直流バイアス端子

501 可変容量

502 インダクタ

601、 602 入力端子

603、 604 整流回路

605 演算器

606、 1207 出力端子

701、 702 電力検出器

803、 804 ダイオード

902 リミッタ

902a, 902b, 902c、 902d、 902e、 902f 差動増幅器 903 検波器

903a, 903b, 903c, 903d, 903e 卜ランジスタ

1000、 1202、 1202a、 1202b 自動整合回路

1003 オペアンプ

1101 能動素子

1201 アンテナ

1203 局部発振器

1203a 第 1の局部発振器

1203b 第 2の局部発振器

1204 整合回路

1205 低雑音増幅器

1206、 1206a, 1206b, 1206c ミキサ

1301 可変増幅器 1402 入力側整合回路

1403 低雑音増幅段

1404 出力側整合回路

発明を実施するための最良の形態

次に、本発明の実施形態について図面を参照して詳細に説明する。なお、図中同一または相当部分には同一符号を付し、重複する説明は適宜省略する。

図 1は、本発明に係る高周波回路の第 1の実施の形態を示すブロック図であって、入力側の整合回路に本発明を適用した場合の例を示す。入力信号端子 105、出力信号端子 108間に、入力側にインピーダンス可変整合回路 106を備えた信号処理回路 107が接続されている。信号処理回路 107は、例えば高周波増幅回路であり、入力信号端子 105には、例えばアンテナ力もの受信信号が入力され、出力信号端子 108からの出力信号は、例えば出力側整合回路を介してミキサに入力される。試験信号発振器 100からの出力される試験信号はダミー回路 101と基準インピーダンス回路 103との直列接続回路に入力される。試験信号発振器 100の発振周波数は、入力信号端子 105に入力される信号の周波数と同一または極めて近い値となっている。ダミー回路 101は信号処理回路 107のインピーダンス特性を再現できる回路またはインピーダンス可変整合回路 106と同じ構成の回路である。基準インピーダンス回路 103は、インピーダンス可変整合回路 106がインピーダンス整合すべき前段回路の出力インピーダンスを再現する回路またはインピーダンス可変整合回路 106によつてその前後の整合条件が満たされた際のインピーダンス可変整合回路のインピーダンスを再現する回路であって、抵抗体または能動素子による可変抵抗で構成される。すなわち、そのインピーダンス値は周波数によらず一定である。試験信号発振器 10 0の発振出力の、ダミー回路 101と基準インピーダンス回路 103との分圧回路による分圧信号は、信号比較回路 102の一方の入力端子に入力され、他の入力端子 104 に入力される信号の電圧値と比較される。信号比較回路 102の他の入力端子 104には、試験信号発振器 100の出力電圧の半分の電圧が入力されている。信号比較回路 102の出力は、インピーダンス制御電圧入力部節点 109を介してインピーダンス可変整合回路 106およびダミー回路 101に入力され、それらの回路のインピーダンスを制御する。図 1中において、破線内に構成される自動整合回路 1000内に形成される制御ループにより、ダミー回路 101のインピーダンスは、基準インピーダンス回路 103のそれと一致するように制御される。同時に、インピーダンス可変整合回路 106 のインピーダンスも基準インピーダンス回路 103のそれと一致するように制御される。いま、定常状態にあるものとすると、試験信号発振器 100の発振周波数は入力信号端子 105に入力される信号の周波数に一致しており、そしてダミー回路 101とインピーダンス可変整合回路 106のインピーダンスは基準インピーダンス回路 103のインピーダンスと一致している。すなわち、信号処理回路 107の入力側のインピーダンスは整合された状態にある。ここで、試験信号発振器 100の発振周波数と入力信号端子 105に入力される信号の周波数とが変化したとすると、ダミー回路 101とインピーダンス可変整合回路 106のインピーダンスが変化して、信号処理回路 107の入力側は整合状態が維持されなくなる。このとき、信号比較回路 102は、ダミー回路 101のインピーダンスが基準インピーダンス回路 103のそれ力もずれたことを検知する。そして、その検知信号によってダミー回路 101のインピーダンスを制御するという制御ループの作用により、ダミー回路 101のインピーダンスは基準インピーダンス回路 103 のそれに戻される。同時に、インピーダンス可変整合回路 106のインピーダンスもィンピーダンス制御電圧入力部節点 109を介して入力される前記検知信号により元の値に戻される。すなわち、信号処理回路 107の入力側はインピーダンス整合のとれた状態に復帰する。

以上述べた実施の形態は入力側の整合に関するものであるが、出力側に適用するようにしてもよい。また、ダミー回路 101と基準インピーダンス回路 103の接続が入れ替わったとしても同等の効果が得られる。

また、本実施の形態では、基準インピーダンス回路のインピーダンスはインピーダンス可変整合回路の所望のインピーダンスを実現する回路であつたが、必ずしもそのようにする必要はなぐ適当な抵抗値の抵抗体であってもよい。この場合、基準インピ一ダンス回路の抵抗値に合わせて信号比較回路の他方の入力端子 104に入力される電圧値を変えなければならな、。例えば基準インピーダンス回路のインピーダンスを所望のインピーダンスの半分の抵抗値となるように構成するとその比に相当する電圧値、つまり試験信号電圧の 1/3の電圧を入力端子 104に入力する必要がある。

[0017] 図 2は、本発明に係る高周波回路の第 2の実施の形態を示すブロック図であって、入力側の整合回路に本発明を適用した場合の別の例を示す。本実施の形態では、第 1の実施の形態に比較してインピーダンスの検出手段が異なる。本実施の形態においては、試験信号発振器 100から出力される試験信号は、ダミー回路 101と抵抗体 201によって構成される分圧回路、および、基準インピーダンス回路 103と抵抗体 202によって構成される分圧回路にそれぞれ入力される。抵抗体 201と抵抗体 202 とは同じ抵抗値に形成されている。二つの分圧回路から得られる二つの分圧信号は、信号比較回路 102の二つの入力端子へ入力され、そして比較される。

本実施の形態も先の実施の形態の場合と同様に動作する。すなわち、定常状態においては、ダミー回路 101とインピーダンス可変整合回路 106のインピーダンスは、基準インピーダンス回路 103のそれと一致しており、信号処理回路 107の入力側はインピーダンス整合のとれた状態にある。入力信号端子 105から入力される信号の周波数が変化すると、ダミー回路 101とインピーダンス可変整合回路 106のインピーダンスも変化する力制御ループの作用により、ダミー回路 101のインピーダンスが基準インピーダンス回路 103の値に戻され、同時にインピーダンス可変整合回路 106 のインピーダンスも元の値に戻されて、信号処理回路 107の入力側はインピーダンス整合のとれた状態に復帰する。本実施の形態によれば、第 1の実施の形態において必要であった、信号比較器の入力端子 104に入力する信号を作成する必要がなくなるという効果が得られる。

以上述べた実施の形態は入力側の整合に関するものであるが、出力側に適用するようにしてもよい。また、ダミー回路 101と抵抗体回路 201の接続、および、基準インピーダンス回路 103と抵抗素子 202の接続が入れ替わったとしても同等の効果が得られる。

[0018] 図 3は、本発明に係る高周波回路の第 3の実施の形態を示すブロック図であって、入力側の整合回路に本発明を適用したさらに別の例を示す。本実施の形態では、第 2の実施の形態に比較して分圧した電圧を比較するのではなぐダミー回路 101および基準インピーダンス回路 103に流れる電流に相当する電圧値を電流検知器 301、 302で検知し、その検知信号を信号比較回路 102の二つの入力端子に入力する。本実施の形態の動作も先の第 1、第 2の実施の形態の場合と同様である。以上述べた実施の形態は入力側の整合に関するものである力出力側に適用することもできる

[0019] 図 4は、インピーダンス調整機能を有するインピーダンス可変整合回路又はダミー回路の具体的構成例を示す回路図である。この回路は、容量 402とアクティブインダクタ 403との直列回路により構成されている。 401は入力信号端子、 404は出力信号端子、 405は、アクティブインダクタ 403に制御電圧を供給する直流バイアス端子である。直流バイアス端子 405には、インピーダンス制御電圧入力部節点 109からの信号が入力される。ダミー回路が、信号処理回路 107のインピーダンス特性を再現する回路である場合、容量 402は段間容量、又はその容量に加え例えばトランジスタのゲート.ソース間の容量などを含むものである。この構成例の場合、整合回路およびダミー回路のインピーダンスは直流バイアス端子 405に印加する電圧の制御により調整することができる。

[0020] 図 5は、インピーダンス調整機能を有するインピーダンス可変整合回路又はダミー回路の別の具体的構成例を示す回路図である。この回路は、入力信号端子 401— 出力信号端子 404間に接続された、可変容量 501とインダクタ 502との直列回路により構成されている。 503は、可変容量 501を制御する電圧を供給する直流バイアス端子である。直流ノィァス端子 503には、インピーダンス制御電圧入力部節点 109 力もの信号が入力される。ダミー回路が、信号処理回路 107のインピーダンス特性を再現する回路である場合、可変容量 501は段間容量、又はその容量に加え例えばトランジスタのゲート'ソース間の容量などを含むものである。この構成例の場合、整合回路およびダミー回路のインピーダンスは直流バイアス端子 503に印加する電圧の制御により調整することができる。

[0021] 図 6は、信号比較回路 102の具体的構成例を示す回路図である。入力端子 601、 602に入力されたそれぞれの信号は整流回路 603、 604により直流信号に変換され、その両信号を演算器 605に入力しその差分を検出し、増幅している。増幅された信号は出力端子 606へ出力される。 [0022] 図 7は、信号比較回路の別の具体的構成例を示す回路図である。入力端子 601、 602に入力されたそれぞれの信号は電力検出器 701、 702により電力に相当する電圧値に変換され、その両信号を演算器 605に入力しその差分を検出し、増幅している。増幅された信号は出力端子 606へ出力される。

[0023] 図 8は、整流回路 603、 604の具体的構成例を示す回路図である。この構成例では、整流回路は、ダイオード 803、 804、抵抗体 805、容量 806で構成されている。 8 01は入力信号端子、 802は出力信号端子である。本構成例は、同期整流方式を用いた整流回路である。入力される交流信号がプラスの時、ダイオード 803が導通状態となり、入力信号は容量 806に充電される。次に交流信号がマイナスの時、ダイォード 803が非導通状態となり、容量 806に充電されたエネルギーが抵抗体 805へ供給される。これにより交流電力から直流電力へと電力変換される。

[0024] 図 9は、電力検出器 701、 702の具体的構成例を示す回路図である。この例では、電力検出器は、リミッタ 902と検波器 903によって構成されている。 901は入力信号端子、 904は出力信号端子である。すなわち、電力検出器は、入力信号端子 901から入力される交流信号を増幅して入力信号の電力のレベルを検出するリミッタ 902と、リミッタによって検出された入力信号の電力レベルの大きさに比例した直流電圧値を得ることができる検波器 903とから構成される。リミッタ 902は例えば 6段に接続された差動増幅器 902a、 902b, 902c, 902d、 902e、 902fにより構成され、また検波器 903は差動増幅器 902a以外の差動増幅器出力に接続されたトランジスタ 903a、 90 3b、 903c, 903d, 903eによって構成されている。このように構成された電力検出回路において、入力信号端子 901を介して交流信号が入力されるとリミッタ 902の差動増幅器 902a、 902b, 902c, 902d、 902e、 902fによって増幅される。そして入力信号の電力レベルの大きさによって差動増幅器 904 も順に出力が飽和する。差動増幅器 902f、 902e、 902d、 902c, 902b, 902aの川頁に出力力 ^飽禾口すると、検波器 90 3は、トランジスタ 903e、 903d, 903c, 903b, 903aの川頁に電流力 ^供給されるので、電力のレベルの大きさに比例した直流電圧を出力信号端子 904から出力することができる。

[0025] 図 10は、演算器 605の具体的構成例を示す回路図である。この構成例では、演算器はオペアンプ 1003出力部に積分回路を付加して構成される。 1001、 1002は入力信号端子、 1004は出力信号端子である。積分回路は抵抗体 1005、容量 1006で構成されている。図 6、図 7に示される回路例において、演算器をオペアンプ自体によって構成することができる力オペアンプの利得が低い場合には、ダミー回路のィンピーダンスが基準インピーダンス回路のインピーダンスに近づくと、演算器に入力される信号の電位差が小さくなり、演算器はダミー回路および整合回路のインピーダンスを所望の値にするだけの信号を出力できなくなる。図 10の構成例では、この問題を解決しており、オペアンプ 1003の出力のピーク値が積分回路で保持されるので、電位差が小さくなつても、常に、インピーダンス調整に十分な出力が出力信号端子 1004からダミー回路および整合回路に供給される。

[0026] 図 11は、演算器の別の具体的構成例を示す回路図である。本構成例では、オペアンプ出力部にリセット付き積分回路が接続される。図 10に示された構成例では、ォぺアンプの出力が低い場合でも積分回路によって十分な制御信号を保持できるが、例えば、入力周波数が短時間で変化するような場合には、積分回路の時定数が長いので、その出力は追随できなくなる。本構成例では、図 10の構成例に能動素子（例えば MOSFET等） 1101が付加されている。このように構成することにより、直流バイァス端子 1102に電圧を印加して能動素子 1101をオンさせ、容量 1006に充電されていた電荷を放電させることが可能になる。このように、適時演算器をリセットすることにより速、動作に追随させることが可能になる。

[0027] 図 12は、本発明に係る通信装置の一実施の形態を示すブロック図であって、本発明の高周波回路をダイレクトコンバージョン方式のフロントエンド受信機に適用した例を示す。アンテナ 1201で受信された信号は、整合回路 1204 (図 1〜図 3のインピーダンス可変整合回路 106に対応してヽる）を経て低雑音増幅器 1205に入力される。受信信号は低雑音増幅器で増幅された後、ミキサ 1206にて局部発振器 1203から出力される局部発振信号とミキシングされることにより、ベースバンド信号が得られ、出力端子 1207から出力される。通常、ダイレクトコンバージョン方式を用いた受信機において、局部発振器で生成される信号の周波数が搬送周波数と同一であることを利用し、その信号を本発明の自動整合回路 1202 (図 1〜図 3の自動整合回路 1000 に対応して、る）へ試験信号として入力される。

いま、定常状態にあるものとすると、局部発振器 1203の発振周波数はアンテナ 12 01から入力される信号の周波数に一致し、整合回路 1204のインピーダンスは自動整合回路 1202内に設置されているダミー回路（図示なし)のそれと一致しており、整合回路 1204によりその前後のインピーダンスは整合された状態にある。ここで、入力信号の周波数を変更すべく局部発振器 1203の発振周波数を変化させると、自動整合回路 1202内に設置されたダミー回路（図示なし)のインピーダンスが変化する。しかし、自動整合回路 1202に設置された制御ループ（図示なし)の作用により、ダミー回路のインピーダンスは、新たな受信周波数における整合回路 1204のとるべきインピーダンス値に戻される。同時にこの制御ループの作用により、整合回路 1204のィンピーダンスも新たな受信周波数において前後の回路が整合された状態を維持できるインピーダンスに戻される。以上のように、本実施の形態では、従来の受信機に本回路を加えるだけで、受信機の受信信号の周波数に応じて低雑音増幅器 1205の入力部で最適な入力整合状態へ調節することが可能となる。

図 13は、本発明に力かる通信装置の他の実施の形態を示すブロック図であって、本発明の高周波回路をスーパーヘテロダイン方式の受信機に適用した例を示す。ァンテナ 1201で受信された信号は、整合回路 1204を経て低雑音増幅器 1205に供給される。

受信信号は、低雑音増幅器で増幅された後、ミキサ 1206aにて第 1の局部発振器 1 203aから出力される局部発振信号とミキシングされることにより、第 1の IF信号（中間周波数信号）に変換される。ミキサ 1206aより得られた第 1の IF信号は可変増幅器 13 01によって増幅され、ミキサ 1206bに入力される。ミキサ 1206bはこの可変増幅器 1 301の出力信号と第 2の局部発振器 1203bからの局部発振信号とを混合し、第 2の I F信号を出力端子 1207から出力する。通常、ダブルスーパーヘテロダイン方式を用 V、た受信機にぉ、ては、第 2の IF信号の周波数は受信周波数に対して十分に小さ、ため、第 1の局部発振器と第 2の局部発振器によって生成される信号の周波数をカロ算したものが搬送周波数と概略一致していることを利用し、第 1の局部発振器 1203a と第 2の局部発振器 1203bによって生成された信号をミキサ 1206cによって加算し、本発明の自動整合回路 1202へ試験信号として入力する。以上のように、本実施の形態では、従来の受信機に本回路を加えるだけで、受信機の受信信号の周波数に応じて低雑音増幅器 1205の入力部での最適な入力整合状態へ調節することが可能となる。

本実施の形態はダブルスーパーヘテロダイン方式に本発明を適用したものであつたが、 IF信号の周波数が受信周波数に対して十分に小さい場合には、通常のシングルス一パーへテロダイン方式受信機に本発明を適用することができる。

図 14は、本発明の高周波回路の一実施例を示すブロック図であって、ダイレクトコンバージョン方式受信回路に設置された多段構成の低雑音増幅器内の一増幅段に本発明を適用した例を示す。入力信号端子 1401から入力された信号は、入力側整合回路 1402 (図 1〜図 3のインピーダンス可変整合回路 106に対応している）を経て低雑音増幅段 1403に供給され、出力側整合回路 1404を経て出力信号端子 1405 へ出力される。入力信号端子 1401へは前段の低雑音増幅段からの信号が入力され、出力信号端子 1405からの信号は次段の低雑音増幅段へ伝達される。入力側整合回路 1402と出力側整合回路 1404のインピーダンスはそれぞれ、局部発振器 1203 の発振出力が入力される自動整合回路 1202a (図 1〜図 3の自動整合回路 1000に対応している）、 1202bによって制御される。この構成により、入力される信号の周波数によらず、低雑音増幅段 1403の入 ·出力側は常にインピーダンス整合状態に維持される。

Claims

請求の範囲

[1] 入力信号が入力されるインピーダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路のインピーダンスと基準値との差分を検出する検出回路と、を備え、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路。

[2] 入力信号が入力されるインピーダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、基準インピ一ダンス回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路と前記基準インピーダンス回路とのインピーダンスの差分を検出する検出回路と、を備え

、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路。

[3] 前記入力信号と同一若しくは近似の周波数を有する試験信号が、前記ダミー回路と前記基準インピーダンス回路とを直列接続してなる分圧回路に入力され、前記検出回路は、前記分圧回路の分圧信号を利用することを特徴とする請求項 2に記載の高周波回路。

[4] 前記検出回路は、前記分圧信号の整流出力または電力値と所定値との比較を行うものであることを特徴とする請求項 3に記載の高周波回路。

[5] 前記入力信号と同一若しくは近似の周波数を有する試験信号が、前記ダミー回路を含む第 1の分圧回路と前記基準インピーダンス回路を含む第 2の分圧回路とに並列に入力され、前記検出回路は、前記第 1および第 2の分圧回路の出力信号を利用することを特徴とする請求項 2に記載の高周波回路。

[6] 前記検出回路は、前記第 1および第 2の分圧回路の整流出力または電力値の比較を行うものであることを特徴とする請求項 5に記載の高周波回路。

[7] 前記基準インピーダンス回路は、前記インピーダンス可変整合回路がインピーダンス整合すべき前段回路の出力インピーダンスを再現する回路であることを特徴とする請求項 2から 6のいずれかに記載の高周波回路。

[8] 前記基準インピーダンス回路は、印加される電圧の周波数に依存しないインピーダンスを有する回路であることを特徴とする請求項 2から 7のいずれかに記載の高周波回路。

[9] 前記基準インピーダンス回路は、受動の抵抗素子若しくは能動素子を用いた抵抗回路であることを特徴とする請求項 2から 8のいずれかに記載の高周波回路。

[10] 前記試験信号は、前記入力信号からベースバンド信号または中間周波数信号を得るために用いられる局部発振器力も得られることを特徴とする請求項 3から 9の、ずれかに記載の高周波回路。

[11] 前記インピーダンス可変整合回路および前記ダミー回路は、可変容量またはァクテイブインダクタを含むことを特徴とする請求項 1から 10のいずれかに記載の高周波回路。

[12] 前記検出回路は出力部に電圧比較回路を含むことを特徴とする請求項 1から 11のいずれかに記載の高周波回路。

[13] 前記検出回路は出力部に積分回路を有する電圧比較回路を含むことを特徴とする請求項 1から 11のいずれかに記載の高周波回路。

[14] 前記積分回路の出力電位をリセットする回路が付設されていることを特徴とする請求項 13に記載の高周波回路。

[15] 請求項 1から 14のいずれかに記載された高周波回路が、高周波増幅器の入力側若しくは出力側に設置されていることを特徴とする通信装置。

[16] 通信規格が異なる複数の周波数帯の信号を受信することが可能であることを特徴とする請求項 15に記載の通信装置。