JPWO2006022132A1 - 高周波回路およびこれを用いた通信装置 - Google Patents

Abstract

異なる通信規格に対応して受信周波数が変化したことにより、整合状態から外れようとする際に、整合回路を自動的に可変させ最良な条件でインピーダンス整合を行えるようにする。ダミー回路１０１はインピーダンス可変整合回路１０６と同等の構成を有する回路、基準インピーダンス回路１０３は、信号処理回路１０７のインピーダンスを実現する回路である。試験信号は試験信号発振器１００からダミー回路１０１に印加され、ダミー回路１０１と基準インピーダンス回路１０３との分圧信号は信号比較回路１０２へ入力され、入力端子１０４から入力された信号レベルと比較され、整合条件からのずれが算出される。そのずれ信号を用いてインピーダンス可変整合回路１０６とダミー回路１０１のインピーダンスを制御する。

Description

本発明は、高周波回路およびこれを用いた通信装置に関し、特に入力される信号の周波数、周波数帯が変化しても整合状態を維持することのできる高周波回路とこれを用いた通信装置に関するものである。

近年、無線通信用回路は異なる通信方式にも単一のシステムで対応可能となることが要求されている。通信規格が異なることにより使用する周波数帯も異なることもあり、無線通信システム内の回路においては異なる周波数に対応する場合はその周波数に対応する整合回路が必要となる。インピーダンス整合とは、２つの回路を接続する時、接続点からみた両回路のインピーダンスを等しくして、電圧や電流の反射による損失を防ぐことである。例えば、従来異なる周波数帯の信号を使用するマルチバンド対応の端末では信号の増幅器の整合回路構成は、周波数帯によって電力を最大または雑音のレベルを最小にする最適な条件が異なるため、通常は増幅器を使用する周波数帯の数だけ用意する必要があった（例えば、特許文献１参照）。図１５は、特許文献１にて開示された従来のマルチバンド高周波増幅回路の構成を示すブロック図である。

この構成では、信号を入力する入力端子１Ａ、信号を出力する出力端子２Ａ、信号を増幅する能動素子を有する増幅部３０Ａ、入力端子１Ａと増幅部３０Ａのインピーダンス整合を行う入力整合回路１０Ａ、出力端子２Ａと増幅部３０Ａのインピーダンス整合を行う出力整合回路２０Ａから第１の増幅回路を構成し、また、信号を入力する入力端子１Ｂ、信号を出力する出力端子２Ｂ、信号を増幅する能動素子を有する増幅部３０Ｂ、入力端子１Ｂと増幅部３０Ｂのインピーダンス整合を行う入力整合回路１０Ｂ、出力端子２Ｂと増幅部３０Ｂのインピーダンス整合を行う出力整合回路２０Ｂから第２の増幅回路を構成している。

そして、これら２つの増幅回路を異なる周波数帯域で動作させるよう単純に同一チップ上に構成し、さらに増幅部３０Ａ用の第１バイアス回路４０Ａ、増幅部３０Ｂ用の第２バイアス回路４０Ｂ、それら第１、第２バイアス回路４０Ａ、４０Ｂの一方を選択するためのバイアススイッチ回路５０も同チップ上に構成したものである。３Ａ、３Ｂは、第１、第２バイアス回路４０Ａ、４０Ｂの切替えと増幅部３０Ａ、３０Ｂへの印加電圧の制御を行うための信号が入力されるバイアス制御端子であり、４は電源端子である。このように構成することによって、２個の増幅回路を選択的に動作させ、希望する周波数帯の利得を得ることができる。

一方、マルチバンドに一つの整合回路によって対応する回路の開発も行われている（例えば、特許文献２参照）。図１６（ａ）、（ｂ）は、特許文献２にて開示された高周波回路のブロック図である。図１６（ａ）に示すように、電磁波を放射および受信するアンテナ５が整合回路６と接続してあり、整合回路６は、バンドスイッチ７の可動接点側と接続してある。このバンドスイッチ７の可動接点は、第１の周波数を使用するシステムに対応する場合には第１の高周波回路８側の固定接点に接続し、第２の周波数を使用するシステムに対応する場合には第２の高周波回路９側の固定接点に接続する。

ここで、整合回路６は第１の周波数を使用するシステムに対応する際にはアンテナ５のインピーダンスと第１の高周波回路８のインピーダンスとの整合を行い、第２の周波数を使用するシステムに対応する際にはアンテナ５のインピーダンスと第２の高周波回路９のインピーダンスとの整合を行う。また、高周波回路８、９は、高周波信号の送信処理および受信処理を行う。ここでは、各高周波回路８、９のインピーダンスは約５０Ωであるとする。

図１６（ｂ）は、整合回路６の内部構成を示す図である。第１〜第３の回路６１〜６３を備えており、第１の回路６１は、第１の周波数に対応する際アンテナ５のインピーダンス値を所定値（ここでは５０Ω程度）に変換し、第２の周波数に対応する際アンテナ５のインピーダンス値を任意の値に変換する。第２の回路６２は、第１の回路６１で処理されたインピーダンス値を第１の周波数のときは変化させないで、第２の周波数のときはレジスタンス値およびコンダクタンス値が所定の値になるように、ここでは、レジスタンス値が５０Ω未満かつコンダクタンス値が０．０２［１／Ω］未満となる範囲内に変換する。
第３の回路６３は、第２の回路６２で処理されたインピーダンス値を第１の周波数のときは変化させないで、第２の周波数のときには所定値（ここでは５０Ω程度）に変換する。
特開２０００−３３２５５１号公報 特開平１１−２０５１８３号公報

上述した従来の、複数の異なる周波数に対応する回路をチップ上に並列配置し、切り換えて使用する方法では、それぞれの周波数に対応する整合回路が必要となりさらにその回路を切り換えるスイッチが必要となるためチップサイズが増大する。一方、一つの整合回路を２バンドで併用する従来例では、回路設計条件が厳しくなる上に整合回路での信号減衰が大きくなる。さらに、従来の整合回路では、固定の回路が用いられていたため、同一バンド内であっても良好な整合条件を維持することができなかった。すなわち、通常は利用するバンドの中央付近で整合がとれるように設計されるため、バンドの上下端付近においては整合条件からからのずれが大きくなる問題があった。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、比較的簡素な回路構成の高周波回路によって、異なる通信規格に対応してあるいは同一周波数帯内で周波数が変化しても常に安定して整合条件を満たすことができるようにすることである。

上記の目的を達成するため、本発明によれば、入力信号が入力されるインピーダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路のインピーダンスと基準値との差分を検出する検出回路と、を備え、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路、が提供される。

また、上記の目的を達成するため、本発明によれば、入力信号が入力されるインピーダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、基準インピーダンス回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路と前記基準インピーダンス回路とのインピーダンスの差分を検出する検出回路と、を備え、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路、が提供される。

そして、前記ダミー回路、または、前記ダミー回路および前記基準インピーダンス回路には入力信号と同一若しくは近似の周波数の試験信号が印加され、その試験信号は、好ましくは、前記インピーダンス可変整合回路に入力される信号をベースバンド信号若しくは中間周波数信号に変換するために用いられる局部発振器から得る。

本発明の高周波回路では、インピーダンス可変整合回路と同一の構成のダミー回路を所望の値にするように調整する手段を、同時にインピーダンス可変整合回路にも適用することでそのインピーダンスにインピーダンス可変整合回路のインピーダンスを調整している。そのため、ダミー回路のインピーダンスをインピーダンス可変整合回路が整合をとるべき回路のインピーダンスに調整することにより、入力信号の周波数によらず、自動的に整合条件を満たすように調整することができる。また、周波数帯毎に高周波増幅器を設けたりスイッチによって整合回路を切り換えたりするものではないため、回路を簡素化することができ、チップのダウンサイジングを実現することができる。

本発明の高周波回路の第１の実施の形態を示すブロック図。 本発明の高周波回路の第２の実施の形態を示すブロック図。 本発明の高周波回路の第３の実施の形態を示すブロック図。 本発明の高周波回路において用いられる整合回路およびダミー回路の具体的一例を示す回路図。 本発明の高周波回路において用いられる整合回路およびダミー回路の他の具体例を示す回路図。 本発明の高周波回路において用いられる信号比較回路の具体例を示す図。 本発明の高周波回路において用いられる信号比較回路の他の具体例を示す図。 本発明の高周波回路において用いられる整流回路の具体例を示す回路図。 本発明の高周波回路において用いられる電力検出器の具体例を示すブロック図。 本発明の高周波回路において用いられる演算器の具体的一例を示す回路図。 本発明の高周波回路において用いられる演算器の別の具体例を示す回路図。 本発明の受信機の一実施の形態を示すブロック図。 本発明の受信機の他の実施の形態を示すブロック図。 本発明の高周波回路の一実施例を示すブロック図。 従来のマルチバンドシステムの整合回路の構成を示すブロック図（第１の従来例）。 従来のマルチバンドシステムの整合回路の構成を示すブロック図（第２の従来例）。

符号の説明

１００ 試験信号発振器
１０１ ダミー回路
１０２ 信号比較回路
１０３ 基準インピーダンス回路
１０４ 他の入力端子
１０５、４０１、８０１、９０１、１００１、１００２、１４０１ 入力信号端子
１０６ インピーダンス可変整合回路
１０７ 信号処理回路
１０８、４０４、８０２、９０４、１００４、１４０５ 出力信号端子
１０９ インピーダンス制御電圧入力部節点
２０１、２０２、８０５、１００５ 抵抗体
３０１、３０２ 電流検出器
４０２、８０６、１００６ 容量
４０３ アクティブインダクタ
４０５、５０３、１１０２ 直流バイアス端子
５０１ 可変容量
５０２ インダクタ
６０１、６０２ 入力端子
６０３、６０４ 整流回路
６０５ 演算器
６０６、１２０７ 出力端子
７０１、７０２ 電力検出器
８０３、８０４ ダイオード
９０２ リミッタ
９０２a、９０２b、９０２c、９０２d、９０２e、９０２f 差動増幅器
９０３ 検波器
９０３a、９０３b、９０３c、９０３d、９０３e トランジスタ
１０００、１２０２、１２０２a、１２０２ｂ 自動整合回路
１００３ オペアンプ
１１０１ 能動素子
１２０１ アンテナ
１２０３ 局部発振器
１２０３ａ 第１の局部発振器
１２０３ｂ 第２の局部発振器
１２０４ 整合回路
１２０５ 低雑音増幅器
１２０６、１２０６ａ、１２０６ｂ、１２０６ｃ ミキサ
１３０１ 可変増幅器
１４０２ 入力側整合回路
１４０３ 低雑音増幅段
１４０４ 出力側整合回路

次に、本発明の実施形態について図面を参照して詳細に説明する。なお、図中同一または相当部分には同一符号を付し、重複する説明は適宜省略する。
図１は、本発明に係る高周波回路の第１の実施の形態を示すブロック図であって、入力側の整合回路に本発明を適用した場合の例を示す。入力信号端子１０５、出力信号端子１０８間に、入力側にインピーダンス可変整合回路１０６を備えた信号処理回路１０７が接続されている。信号処理回路１０７は、例えば高周波増幅回路であり、入力信号端子１０５には、例えばアンテナからの受信信号が入力され、出力信号端子１０８からの出力信号は、例えば出力側整合回路を介してミキサに入力される。試験信号発振器１００からの出力される試験信号はダミー回路１０１と基準インピーダンス回路１０３との直列接続回路に入力される。試験信号発振器１００の発振周波数は、入力信号端子１０５に入力される信号の周波数と同一または極めて近い値となっている。ダミー回路１０１は信号処理回路１０７のインピーダンス特性を再現できる回路またはインピーダンス可変整合回路１０６と同じ構成の回路である。基準インピーダンス回路１０３は、インピーダンス可変整合回路１０６がインピーダンス整合すべき前段回路の出力インピーダンスを再現する回路またはインピーダンス可変整合回路１０６によってその前後の整合条件が満たされた際のインピーダンス可変整合回路のインピーダンスを再現する回路であって、抵抗体または能動素子による可変抵抗で構成される。すなわち、そのインピーダンス値は周波数によらず一定である。試験信号発振器１００の発振出力の、ダミー回路１０１と基準インピーダンス回路１０３との分圧回路による分圧信号は、信号比較回路１０２の一方の入力端子に入力され、他の入力端子１０４に入力される信号の電圧値と比較される。信号比較回路１０２の他の入力端子１０４には、試験信号発振器１００の出力電圧の半分の電圧が入力されている。信号比較回路１０２の出力は、インピーダンス制御電圧入力部節点１０９を介してインピーダンス可変整合回路１０６およびダミー回路１０１に入力され、それらの回路のインピーダンスを制御する。図１中において、破線内に構成される自動整合回路１０００内に形成される制御ループにより、ダミー回路１０１のインピーダンスは、基準インピーダンス回路１０３のそれと一致するように制御される。同時に、インピーダンス可変整合回路１０６のインピーダンスも基準インピーダンス回路１０３のそれと一致するように制御される。

いま、定常状態にあるものとすると、試験信号発振器１００の発振周波数は入力信号端子１０５に入力される信号の周波数に一致しており、そしてダミー回路１０１とインピーダンス可変整合回路１０６のインピーダンスは基準インピーダンス回路１０３のインピーダンスと一致している。すなわち、信号処理回路１０７の入力側のインピーダンスは整合された状態にある。ここで、試験信号発振器１００の発振周波数と入力信号端子１０５に入力される信号の周波数とが変化したとすると、ダミー回路１０１とインピーダンス可変整合回路１０６のインピーダンスが変化して、信号処理回路１０７の入力側は整合状態が維持されなくなる。このとき、信号比較回路１０２は、ダミー回路１０１のインピーダンスが基準インピーダンス回路１０３のそれからずれたことを検知する。そして、その検知信号によってダミー回路１０１のインピーダンスを制御するという制御ループの作用により、ダミー回路１０１のインピーダンスは基準インピーダンス回路１０３のそれに戻される。同時に、インピーダンス可変整合回路１０６のインピーダンスもインピーダンス制御電圧入力部節点１０９を介して入力される前記検知信号により元の値に戻される。すなわち、信号処理回路１０７の入力側はインピーダンス整合のとれた状態に復帰する。
以上述べた実施の形態は入力側の整合に関するものであるが、出力側に適用するようにしてもよい。また、ダミー回路１０１と基準インピーダンス回路１０３の接続が入れ替わったとしても同等の効果が得られる。
また、本実施の形態では、基準インピーダンス回路のインピーダンスはインピーダンス可変整合回路の所望のインピーダンスを実現する回路であったが、必ずしもそのようにする必要はなく、適当な抵抗値の抵抗体であってもよい。この場合、基準インピーダンス回路の抵抗値に合わせて信号比較回路の他方の入力端子１０４に入力される電圧値を変えなければならない。例えば基準インピーダンス回路のインピーダンスを所望のインピーダンスの半分の抵抗値となるように構成するとその比に相当する電圧値、つまり試験信号電圧の１/３の電圧を入力端子１０４に入力する必要がある。

図２は、本発明に係る高周波回路の第２の実施の形態を示すブロック図であって、入力側の整合回路に本発明を適用した場合の別の例を示す。本実施の形態では、第１の実施の形態に比較してインピーダンスの検出手段が異なる。本実施の形態においては、試験信号発振器１００から出力される試験信号は、ダミー回路１０１と抵抗体２０１によって構成される分圧回路、および、基準インピーダンス回路１０３と抵抗体２０２によって構成される分圧回路にそれぞれ入力される。抵抗体２０１と抵抗体２０２とは同じ抵抗値に形成されている。二つの分圧回路から得られる二つの分圧信号は、信号比較回路１０２の二つの入力端子へ入力され、そして比較される。
本実施の形態も先の実施の形態の場合と同様に動作する。すなわち、定常状態においては、ダミー回路１０１とインピーダンス可変整合回路１０６のインピーダンスは、基準インピーダンス回路１０３のそれと一致しており、信号処理回路１０７の入力側はインピーダンス整合のとれた状態にある。入力信号端子１０５から入力される信号の周波数が変化すると、ダミー回路１０１とインピーダンス可変整合回路１０６のインピーダンスも変化するが、制御ループの作用により、ダミー回路１０１のインピーダンスが基準インピーダンス回路１０３の値に戻され、同時にインピーダンス可変整合回路１０６のインピーダンスも元の値に戻されて、信号処理回路１０７の入力側はインピーダンス整合のとれた状態に復帰する。本実施の形態によれば、第1の実施の形態において必要であった、信号比較器の入力端子１０４に入力する信号を作成する必要がなくなるという効果が得られる。
以上述べた実施の形態は入力側の整合に関するものであるが、出力側に適用するようにしてもよい。また、ダミー回路１０１と抵抗体回路２０１の接続、および、基準インピーダンス回路１０３と抵抗素子２０２の接続が入れ替わったとしても同等の効果が得られる。

図３は、本発明に係る高周波回路の第３の実施の形態を示すブロック図であって、入力側の整合回路に本発明を適用したさらに別の例を示す。本実施の形態では、第２の実施の形態に比較して分圧した電圧を比較するのではなく、ダミー回路１０１および基準インピーダンス回路１０３に流れる電流に相当する電圧値を電流検知器３０１、３０２で検知し、その検知信号を信号比較回路１０２の二つの入力端子に入力する。本実施の形態の動作も先の第１、第２の実施の形態の場合と同様である。以上述べた実施の形態は入力側の整合に関するものであるが、出力側に適用することもできる。

図４は、インピーダンス調整機能を有するインピーダンス可変整合回路又はダミー回路の具体的構成例を示す回路図である。この回路は、容量４０２とアクティブインダクタ４０３との直列回路により構成されている。４０１は入力信号端子、４０４は出力信号端子、４０５は、アクティブインダクタ４０３に制御電圧を供給する直流バイアス端子である。直流バイアス端子４０５には、インピーダンス制御電圧入力部節点１０９からの信号が入力される。ダミー回路が、信号処理回路１０７のインピーダンス特性を再現する回路である場合、容量４０２は段間容量、又はその容量に加え例えばトランジスタのゲート・ソース間の容量などを含むものである。この構成例の場合、整合回路およびダミー回路のインピーダンスは直流バイアス端子４０５に印加する電圧の制御により調整することができる。

図５は、インピーダンス調整機能を有するインピーダンス可変整合回路又はダミー回路の別の具体的構成例を示す回路図である。この回路は、入力信号端子４０１−出力信号端子４０４間に接続された、可変容量５０１とインダクタ５０２との直列回路により構成されている。５０３は、可変容量５０１を制御する電圧を供給する直流バイアス端子である。直流バイアス端子５０３には、インピーダンス制御電圧入力部節点１０９からの信号が入力される。ダミー回路が、信号処理回路１０７のインピーダンス特性を再現する回路である場合、可変容量５０１は段間容量、又はその容量に加え例えばトランジスタのゲート・ソース間の容量などを含むものである。この構成例の場合、整合回路およびダミー回路のインピーダンスは直流バイアス端子５０３に印加する電圧の制御により調整することができる。

図６は、信号比較回路１０２の具体的構成例を示す回路図である。入力端子６０１、６０２に入力されたそれぞれの信号は整流回路６０３、６０４により直流信号に変換され、その両信号を演算器６０５に入力しその差分を検出し、増幅している。増幅された信号は出力端子６０６へ出力される。

図７は、信号比較回路の別の具体的構成例を示す回路図である。入力端子６０１、６０２に入力されたそれぞれの信号は電力検出器７０１、７０２により電力に相当する電圧値に変換され、その両信号を演算器６０５に入力しその差分を検出し、増幅している。増幅された信号は出力端子６０６へ出力される。

図８は、整流回路６０３、６０４の具体的構成例を示す回路図である。この構成例では、整流回路は、ダイオード８０３、８０４、抵抗体８０５、容量８０６で構成されている。８０１は入力信号端子、８０２は出力信号端子である。本構成例は、同期整流方式を用いた整流回路である。入力される交流信号がプラスの時、ダイオード８０３が導通状態となり、入力信号は容量８０６に充電される。次に交流信号がマイナスの時、ダイオード８０３が非導通状態となり、容量８０６に充電されたエネルギーが抵抗体８０５へ供給される。これにより交流電力から直流電力へと電力変換される。

図９は、電力検出器７０１、７０２の具体的構成例を示す回路図である。この例では、電力検出器は、リミッタ９０２と検波器９０３によって構成されている。９０１は入力信号端子、９０４は出力信号端子である。すなわち、電力検出器は、入力信号端子９０１から入力される交流信号を増幅して入力信号の電力のレベルを検出するリミッタ９０２と、リミッタによって検出された入力信号の電力レベルの大きさに比例した直流電圧値を得ることができる検波器９０３とから構成される。リミッタ９０２は例えば６段に接続された差動増幅器９０２a、９０２b、９０２c、９０２d、９０２e、９０２fにより構成され、また検波器９０３は差動増幅器９０２a以外の差動増幅器出力に接続されたトランジスタ９０３a、９０３b、９０３c、９０３d、９０３eによって構成されている。このように構成された電力検出回路において、入力信号端子９０１を介して交流信号が入力されるとリミッタ９０２の差動増幅器９０２a、９０２b、９０２c、９０２d、９０２e、９０２fによって増幅される。そして入力信号の電力レベルの大きさによって差動増幅器９０４fから順に出力が飽和する。差動増幅器９０２f、９０２e、９０２d、９０２c、９０２b、９０２aの順に出力が飽和すると、検波器９０３は、トランジスタ９０３e、９０３d、９０３c、９０３b、９０３aの順に電流が供給されるので、電力のレベルの大きさに比例した直流電圧を出力信号端子９０４から出力することができる。

図１０は、演算器６０５の具体的構成例を示す回路図である。この構成例では、演算器はオペアンプ１００３出力部に積分回路を付加して構成される。１００１、１００２は入力信号端子、１００４は出力信号端子である。積分回路は抵抗体１００５、容量１００６で構成されている。図６、図７に示される回路例において、演算器をオペアンプ自体によって構成することができるが、オペアンプの利得が低い場合には、ダミー回路のインピーダンスが基準インピーダンス回路のインピーダンスに近づくと、演算器に入力される信号の電位差が小さくなり、演算器はダミー回路および整合回路のインピーダンスを所望の値にするだけの信号を出力できなくなる。図１０の構成例では、この問題を解決しており、オペアンプ１００３の出力のピーク値が積分回路で保持されるので、電位差が小さくなっても、常に、インピーダンス調整に十分な出力が出力信号端子１００４からダミー回路および整合回路に供給される。

図１１は、演算器の別の具体的構成例を示す回路図である。本構成例では、オペアンプ出力部にリセット付き積分回路が接続される。図１０に示された構成例では、オペアンプの出力が低い場合でも積分回路によって十分な制御信号を保持できるが、例えば、入力周波数が短時間で変化するような場合には、積分回路の時定数が長いので、その出力は追随できなくなる。本構成例では、図１０の構成例に能動素子（例えばMOSFET等）１１０１が付加されている。このように構成することにより、直流バイアス端子１１０２に電圧を印加して能動素子１１０１をオンさせ、容量１００６に充電されていた電荷を放電させることが可能になる。このように、適時演算器をリセットすることにより速い動作に追随させることが可能になる。

図１２は、本発明に係る通信装置の一実施の形態を示すブロック図であって、本発明の高周波回路をダイレクトコンバージョン方式のフロントエンド受信機に適用した例を示す。アンテナ１２０１で受信された信号は、整合回路１２０４（図１〜図３のインピーダンス可変整合回路１０６に対応している）を経て低雑音増幅器１２０５に入力される。受信信号は低雑音増幅器で増幅された後、ミキサ１２０６にて局部発振器１２０３から出力される局部発振信号とミキシングされることにより、ベースバンド信号が得られ、出力端子１２０７から出力される。通常、ダイレクトコンバージョン方式を用いた受信機において、局部発振器で生成される信号の周波数が搬送周波数と同一であることを利用し、その信号を本発明の自動整合回路１２０２（図１〜図３の自動整合回路１０００に対応している）へ試験信号として入力される。
いま、定常状態にあるものとすると、局部発振器１２０３の発振周波数はアンテナ１２０１から入力される信号の周波数に一致し、整合回路１２０４のインピーダンスは自動整合回路１２０２内に設置されているダミー回路（図示なし）のそれと一致しており、整合回路１２０４によりその前後のインピーダンスは整合された状態にある。ここで、入力信号の周波数を変更すべく局部発振器１２０３の発振周波数を変化させると、自動整合回路１２０２内に設置されたダミー回路（図示なし）のインピーダンスが変化する。しかし、自動整合回路１２０２に設置された制御ループ（図示なし）の作用により、ダミー回路のインピーダンスは、新たな受信周波数における整合回路１２０４のとるべきインピーダンス値に戻される。同時にこの制御ループの作用により、整合回路１２０４のインピーダンスも新たな受信周波数において前後の回路が整合された状態を維持できるインピーダンスに戻される。以上のように、本実施の形態では、従来の受信機に本回路を加えるだけで、受信機の受信信号の周波数に応じて低雑音増幅器１２０５の入力部で最適な入力整合状態へ調節することが可能となる。

図１３は、本発明にかかる通信装置の他の実施の形態を示すブロック図であって、本発明の高周波回路をスーパーヘテロダイン方式の受信機に適用した例を示す。アンテナ１２０１で受信された信号は、整合回路１２０４を経て低雑音増幅器１２０５に供給される。
受信信号は、低雑音増幅器で増幅された後、ミキサ１２０６ａにて第１の局部発振器１２０３ａから出力される局部発振信号とミキシングされることにより、第１のIF信号（中間周波数信号）に変換される。ミキサ１２０６ａより得られた第１のIF信号は可変増幅器１３０１によって増幅され、ミキサ１２０６ｂに入力される。ミキサ１２０６ｂはこの可変増幅器１３０１の出力信号と第２の局部発振器１２０３ｂからの局部発振信号とを混合し、第２のIF信号を出力端子１２０７から出力する。通常、ダブルスーパーへテロダイン方式を用いた受信機においては、第２のIF信号の周波数は受信周波数に対して十分に小さいため、第１の局部発振器と第２の局部発振器によって生成される信号の周波数を加算したものが搬送周波数と概略一致していることを利用し、第１の局部発振器１２０３ａと第２の局部発振器１２０３ｂによって生成された信号をミキサ１２０６ｃによって加算し、本発明の自動整合回路１２０２へ試験信号として入力する。以上のように、本実施の形態では、従来の受信機に本回路を加えるだけで、受信機の受信信号の周波数に応じて低雑音増幅器１２０５の入力部での最適な入力整合状態へ調節することが可能となる。
本実施の形態はダブルスーパーへテロダイン方式に本発明を適用したものであったが、IF信号の周波数が受信周波数に対して十分に小さい場合には、通常のシングルスーパーへテロダイン方式受信機に本発明を適用することができる。

図１４は、本発明の高周波回路の一実施例を示すブロック図であって、ダイレクトコンバージョン方式受信回路に設置された多段構成の低雑音増幅器内の一増幅段に本発明を適用した例を示す。入力信号端子１４０１から入力された信号は、入力側整合回路１４０２（図１〜図３のインピーダンス可変整合回路１０６に対応している）を経て低雑音増幅段１４０３に供給され、出力側整合回路１４０４を経て出力信号端子１４０５へ出力される。入力信号端子１４０１へは前段の低雑音増幅段からの信号が入力され、出力信号端子１４０５からの信号は次段の低雑音増幅段へ伝達される。入力側整合回路１４０２と出力側整合回路１４０４のインピーダンスはそれぞれ、局部発振器１２０３の発振出力が入力される自動整合回路１２０２ａ（図１〜図３の自動整合回路１０００に対応している）、１２０２ｂによって制御される。この構成により、入力される信号の周波数によらず、低雑音増幅段１４０３の入・出力側は常にインピーダンス整合状態に維持される。

Claims (16)

1. 入力信号が入力されるインピーダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路のインピーダンスと基準値との差分を検出する検出回路と、を備え、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路。
2. 入力信号が入力されるインピーダンス可変整合回路と、前記インピーダンス可変整合回路と同一又は同等のインピーダンス特性を再現できるダミー回路と、基準インピーダンス回路と、入力信号と同一若しくは近似の周波数における前記ダミー回路と前記基準インピーダンス回路とのインピーダンスの差分を検出する検出回路と、を備え、前記検出回路の出力に応じて前記インピーダンス可変整合回路および前記ダミー回路のインピーダンスを制御することを特徴とする高周波回路。
3. 前記入力信号と同一若しくは近似の周波数を有する試験信号が、前記ダミー回路と前記基準インピーダンス回路とを直列接続してなる分圧回路に入力され、前記検出回路は、前記分圧回路の分圧信号を利用することを特徴とする請求項２に記載の高周波回路。
4. 前記検出回路は、前記分圧信号の整流出力または電力値と所定値との比較を行うものであることを特徴とする請求項３に記載の高周波回路。
5. 前記入力信号と同一若しくは近似の周波数を有する試験信号が、前記ダミー回路を含む第１の分圧回路と前記基準インピーダンス回路を含む第２の分圧回路とに並列に入力され、前記検出回路は、前記第１および第２の分圧回路の出力信号を利用することを特徴とする請求項２に記載の高周波回路。
6. 前記検出回路は、前記第１および第２の分圧回路の整流出力または電力値の比較を行うものであることを特徴とする請求項５に記載の高周波回路。
7. 前記基準インピーダンス回路は、前記インピーダンス可変整合回路がインピーダンス整合すべき前段回路の出力インピーダンスを再現する回路であることを特徴とする請求項２から６のいずれかに記載の高周波回路。
8. 前記基準インピーダンス回路は、印加される電圧の周波数に依存しないインピーダンスを有する回路であることを特徴とする請求項２から７のいずれかに記載の高周波回路。
9. 前記基準インピーダンス回路は、受動の抵抗素子若しくは能動素子を用いた抵抗回路であることを特徴とする請求項２から８のいずれかに記載の高周波回路。
10. 前記試験信号は、前記入力信号からベースバンド信号または中間周波数信号を得るために用いられる局部発振器から得られることを特徴とする請求項３から９のいずれかに記載の高周波回路。
11. 前記インピーダンス可変整合回路および前記ダミー回路は、可変容量またはアクティブインダクタを含むことを特徴とする請求項１から１０のいずれかに記載の高周波回路。
12. 前記検出回路は出力部に電圧比較回路を含むことを特徴とする請求項１から１１のいずれかに記載の高周波回路。
13. 前記検出回路は出力部に積分回路を有する電圧比較回路を含むことを特徴とする請求項１から１１のいずれかに記載の高周波回路。
14. 前記積分回路の出力電位をリセットする回路が付設されていることを特徴とする請求項１３に記載の高周波回路。
15. 請求項１から１４のいずれかに記載された高周波回路が、高周波増幅器の入力側若しくは出力側に設置されていることを特徴とする通信装置。
16. 通信規格が異なる複数の周波数帯の信号を受信することが可能であることを特徴とする請求項１５に記載の通信装置。
    

Images