JPH02162915A - ウィンドウコンパレータ - Google Patents
ウィンドウコンパレータInfo
- Publication number
- JPH02162915A JPH02162915A JP31798888A JP31798888A JPH02162915A JP H02162915 A JPH02162915 A JP H02162915A JP 31798888 A JP31798888 A JP 31798888A JP 31798888 A JP31798888 A JP 31798888A JP H02162915 A JPH02162915 A JP H02162915A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- channel mos
- inverters
- output
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮呈上生■朋公互
本発明はウィンドウコンパレータに関するものである。
鴛】４すえ肴
従来のウィンドウコンパレータは第２図に示すように少
くとも２つのコンパレータ（１） （２）を設けると共
に、その一方（１）には低い第１の基準電圧（Ｌ）を（
＋）端子に与え、他方（２）には高い第２の基準電圧（
Ｅ２）を（−）端子に与え、入力信号を一方（１）の（
−）端子と他方（２）の（＋）端子に共通に与え、それ
らのコンパレータ（１） （２）の出力をＯＲゲート（
３）を通すことによりウィンドウコンパレータとしての
出力を得るようになっていた。尚、（Ｒ＋） （Ｉｇ）
（Ｉｈ）は直流の電源電圧（十Ｂ）と接地間に直列に
接続された基準電圧発生器（４）を構成する抵抗である
。
くとも２つのコンパレータ（１） （２）を設けると共
に、その一方（１）には低い第１の基準電圧（Ｌ）を（
＋）端子に与え、他方（２）には高い第２の基準電圧（
Ｅ２）を（−）端子に与え、入力信号を一方（１）の（
−）端子と他方（２）の（＋）端子に共通に与え、それ
らのコンパレータ（１） （２）の出力をＯＲゲート（
３）を通すことによりウィンドウコンパレータとしての
出力を得るようになっていた。尚、（Ｒ＋） （Ｉｇ）
（Ｉｈ）は直流の電源電圧（十Ｂ）と接地間に直列に
接続された基準電圧発生器（４）を構成する抵抗である
。
災ＪＬＪＬ
しかしながら、このような従来のウィンドウコンパレー
タはコンパレータ（１） （２）を用いているため回路
規模が大がかりになるという欠点がある。
タはコンパレータ（１） （２）を用いているため回路
規模が大がかりになるという欠点がある。
因みにコンパレータは１つ形成するのに最低７個のトラ
ンジスタを要し２個では１４個も要することになる。ゲ
イン等を考慮すると、実際にはもっと多くのトランジス
タが必要となる。このため、コストが高（つくと共に小
型化を図ることができないという問題があった。しかも
、抵抗（Ｒ＋）（Ｒｇ）（Ｒ１）よりなる基準電圧発生
器は勿論のこと、コンパレータ（１） （２）の一部に
もアナログ的な要素が入るので、全体として設計の効率
化を図ることができないという欠点もあった。
ンジスタを要し２個では１４個も要することになる。ゲ
イン等を考慮すると、実際にはもっと多くのトランジス
タが必要となる。このため、コストが高（つくと共に小
型化を図ることができないという問題があった。しかも
、抵抗（Ｒ＋）（Ｒｇ）（Ｒ１）よりなる基準電圧発生
器は勿論のこと、コンパレータ（１） （２）の一部に
もアナログ的な要素が入るので、全体として設計の効率
化を図ることができないという欠点もあった。
それ故に本発明は回路が簡単で且つアナログ的要素を伴
わずにディジタル的な要素のみで構成できる新規なウィ
ンドウコンパレータを提供することを目的とする。
わずにディジタル的な要素のみで構成できる新規なウィ
ンドウコンパレータを提供することを目的とする。
１ を”するための 段
上記の目的を達成するため本発明のウィンドウコンパレ
ータは、ＰチャンネルＭＯ３）ランジスク及びＮチャン
ネルＭＯＳ）ランジスタよりなる第１のインバータと、
ＰチャンネルＭＯＳトランジスタ及びＮチャンネルＭＯ
Ｓ）ランジスタよりなる第２のインバータと、前記第１
．第２のインバータにそれぞれ接続されていて該第１．
第２のインバータのスレッショールドレベルを互いに異
なる値に設定する手段と、前記第１．第２のインバータ
の入力を共通に入力端子に接続する手段と、前記第１．
第２のインバータの出力を論理組合せする論理回路と、
から構成されている。
ータは、ＰチャンネルＭＯ３）ランジスク及びＮチャン
ネルＭＯＳ）ランジスタよりなる第１のインバータと、
ＰチャンネルＭＯＳトランジスタ及びＮチャンネルＭＯ
Ｓ）ランジスタよりなる第２のインバータと、前記第１
．第２のインバータにそれぞれ接続されていて該第１．
第２のインバータのスレッショールドレベルを互いに異
なる値に設定する手段と、前記第１．第２のインバータ
の入力を共通に入力端子に接続する手段と、前記第１．
第２のインバータの出力を論理組合せする論理回路と、
から構成されている。
作−■
このような構成によると、各インバータはＰチャンネル
とＮチャンネルのＭＯＳ）ランジメタ１個ずつで構成で
き、それ以外にはスレッシコールドレベル設定手段を構
成するＭＯＳ）ランジスタをそのスレッショールドレベ
ルに応じた数だけ用意するだけで済む。そして、ここに
はアナログ的な要素は不要であるので、純粋なディジタ
ル回路要素で形成できる。
とＮチャンネルのＭＯＳ）ランジメタ１個ずつで構成で
き、それ以外にはスレッシコールドレベル設定手段を構
成するＭＯＳ）ランジスタをそのスレッショールドレベ
ルに応じた数だけ用意するだけで済む。そして、ここに
はアナログ的な要素は不要であるので、純粋なディジタ
ル回路要素で形成できる。
尖」Ｌ±
本発明を実施した第１図において、（１１）はＰチャン
ネルＭＯＳトランジスタ（Ｔ１）とＮチャンネルＭＯＳ
）ランジスタ（ｈ）よりなる第１のインバータであって
、そのＮチャンネルＭＯＳトランジスタ（Ｔ２）のソー
スが接地点に接続されている。ＰチャンネルＭＯＳトラ
ンジスタ（Ｔｔ）のソースはダイオード接続されたＰチ
ャンネルＭＯＳトランジスタ（Ｔ、）を介して５■の電
源（＋Ｖｏａ）に接続されている。このＰチャンネルＭ
ＯＳトランジスタ（Ｔ、）は第１のインバータ（１１）
のスレッショールドレベルを設定する役割を成している
。即ち、このＰチャンネルＭＯＳトランジスタ（Ｔ、）
の電圧降下は１ｖであるので、第１のインバータ（１１
）の両端にかかる電圧は５Ｖ−ＩＶ＝４Ｖとなり、この
４ｖを２つのＭＯＳ）ランジスタ（Ｔｔ）（ｒｇ）が分
担するので、第１のインバータ（１１）のスレッショー
ルドレベルは２ｖとなる。
ネルＭＯＳトランジスタ（Ｔ１）とＮチャンネルＭＯＳ
）ランジスタ（ｈ）よりなる第１のインバータであって
、そのＮチャンネルＭＯＳトランジスタ（Ｔ２）のソー
スが接地点に接続されている。ＰチャンネルＭＯＳトラ
ンジスタ（Ｔｔ）のソースはダイオード接続されたＰチ
ャンネルＭＯＳトランジスタ（Ｔ、）を介して５■の電
源（＋Ｖｏａ）に接続されている。このＰチャンネルＭ
ＯＳトランジスタ（Ｔ、）は第１のインバータ（１１）
のスレッショールドレベルを設定する役割を成している
。即ち、このＰチャンネルＭＯＳトランジスタ（Ｔ、）
の電圧降下は１ｖであるので、第１のインバータ（１１
）の両端にかかる電圧は５Ｖ−ＩＶ＝４Ｖとなり、この
４ｖを２つのＭＯＳ）ランジスタ（Ｔｔ）（ｒｇ）が分
担するので、第１のインバータ（１１）のスレッショー
ルドレベルは２ｖとなる。
（１２）は同じくＰチャンネルＭＯＳトランジスタ（Ｔ
４）とＮチャンネルＭＯＳ）ランジスタ（Ｔ、）よりな
る第２のインバータであって、この第２のインバータ（
１２）ではスレッショールドレベル設定手段として接地
点とＮチャンネルＭＯＳトランジスタ（Ｔｓ）のソース
間にダイオード接続のＮチャンネルＭＯＳ ）ランジス
タ（Ｔｔ）が接続されており、ＰチャンネルＭＯＳトラ
ンジスタ（Ｔ４）のソースは５■の電源（÷Ｖｍ＊）に
直接接続されている。ＮチャンネルＭＯＳ）ランジスタ
（Ｔ−）も、その電圧降下はｌ■であるので、第２のイ
ンバータ（１２）ではスレッショールドレベルは３ｖと
いうことになる。第１゜第２のインバータ（１１） （
１２）の入力端は共通に信号入力端子（１３）に接続さ
れており、出力側は第１のインバータ（１１）について
は反転回路（１４）を介してＮＡＮＤゲート（１５）に
接続され、また第２のインバータ（１２）については直
接にＮＡＮＤゲー） （１５）に接続されている。この
結果、出力端子（１６）には入力信号が２〜３ｖの間に
あるときだけ出力が生じることになる。
４）とＮチャンネルＭＯＳ）ランジスタ（Ｔ、）よりな
る第２のインバータであって、この第２のインバータ（
１２）ではスレッショールドレベル設定手段として接地
点とＮチャンネルＭＯＳトランジスタ（Ｔｓ）のソース
間にダイオード接続のＮチャンネルＭＯＳ ）ランジス
タ（Ｔｔ）が接続されており、ＰチャンネルＭＯＳトラ
ンジスタ（Ｔ４）のソースは５■の電源（÷Ｖｍ＊）に
直接接続されている。ＮチャンネルＭＯＳ）ランジスタ
（Ｔ−）も、その電圧降下はｌ■であるので、第２のイ
ンバータ（１２）ではスレッショールドレベルは３ｖと
いうことになる。第１゜第２のインバータ（１１） （
１２）の入力端は共通に信号入力端子（１３）に接続さ
れており、出力側は第１のインバータ（１１）について
は反転回路（１４）を介してＮＡＮＤゲート（１５）に
接続され、また第２のインバータ（１２）については直
接にＮＡＮＤゲー） （１５）に接続されている。この
結果、出力端子（１６）には入力信号が２〜３ｖの間に
あるときだけ出力が生じることになる。
第１図に示す実施例はウィンドウを１つ設けた場合であ
るが、第１図の構成を基本にしてスレッショールドレベ
ル設定用ＭＯＳトランジスタの数や電源電圧値を適宜変
えることによって複数のウィンドウを有するウィンドウ
コンパレータを構成することができることを付言してお
（。
るが、第１図の構成を基本にしてスレッショールドレベ
ル設定用ＭＯＳトランジスタの数や電源電圧値を適宜変
えることによって複数のウィンドウを有するウィンドウ
コンパレータを構成することができることを付言してお
（。
光里少盈来
以上の通り本発明によれば、素子数を大幅に削減するこ
とができるので、回路規模の縮小化及びコスト低減を図
ることが可能となる。また、アナログ的な要素を必要と
しないので、設計の際にロジックのブロックに入れてレ
イアウトすることができるという効果もある。また、抵
抗分圧のように常に電流の流れる経路が存在しないので
省電力化にも有効である。
とができるので、回路規模の縮小化及びコスト低減を図
ることが可能となる。また、アナログ的な要素を必要と
しないので、設計の際にロジックのブロックに入れてレ
イアウトすることができるという効果もある。また、抵
抗分圧のように常に電流の流れる経路が存在しないので
省電力化にも有効である。
第１図は本発明を実施したウィンドウコンパレータの回
路図である。第２図は従来例の回路図である。 （１１）−第１インバータ、 （１２）・・・第２イン
バータ。 （１３）−・・入力端子、 （１４）・・・反転回路。 （１５）・−・ＮＡＮＤゲート（１６）・−出力端子。 （Ｔｓ）（Ｔｉ）・・−スレッショールドレベル設定用
のＭＯＳ）ランジスタ。
路図である。第２図は従来例の回路図である。 （１１）−第１インバータ、 （１２）・・・第２イン
バータ。 （１３）−・・入力端子、 （１４）・・・反転回路。 （１５）・−・ＮＡＮＤゲート（１６）・−出力端子。 （Ｔｓ）（Ｔｉ）・・−スレッショールドレベル設定用
のＭＯＳ）ランジスタ。
Claims (1)
- （１）ＰチャンネルＭＯＳトランジスタ及びＮチャンネ
ルＭＯＳトランジスタよりなる第１のインバータと、Ｐ
チャンネルＭＯＳトランジスタ及びＮチャンネルＭＯＳ
トランジスタよりなる第２のインバータと、前記第１、
第２のインバータにそれぞれ接続されていて該第１、第
２のインバータのスレッショールドレベルを互いに異な
る値に設定する手段と、前記第１、第２のインバータの
入力を共通に入力端子に接続する手段と、前記第１、第
２のインバータの出力を論理組合せする論理回路と、か
ら成るウィンドウコンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31798888A JPH02162915A (ja) | 1988-12-16 | 1988-12-16 | ウィンドウコンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31798888A JPH02162915A (ja) | 1988-12-16 | 1988-12-16 | ウィンドウコンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162915A true JPH02162915A (ja) | 1990-06-22 |
Family
ID=18094231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31798888A Pending JPH02162915A (ja) | 1988-12-16 | 1988-12-16 | ウィンドウコンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162915A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311898A (ja) * | 2001-02-08 | 2002-10-25 | Semiconductor Energy Lab Co Ltd | 発光装置及びそれを用いた電子機器 |
| JP2003330408A (ja) * | 2002-05-17 | 2003-11-19 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2003330407A (ja) * | 2002-05-17 | 2003-11-19 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2004361690A (ja) * | 2003-06-05 | 2004-12-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2007218965A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| US7960917B2 (en) | 2001-02-08 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic equipment using the same |
| JP2017123606A (ja) * | 2016-01-08 | 2017-07-13 | ザインエレクトロニクス株式会社 | 送信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5196360A (ja) * | 1975-02-21 | 1976-08-24 | ||
| JPS5750824U (ja) * | 1980-09-08 | 1982-03-24 |
-
1988
- 1988-12-16 JP JP31798888A patent/JPH02162915A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5196360A (ja) * | 1975-02-21 | 1976-08-24 | ||
| JPS5750824U (ja) * | 1980-09-08 | 1982-03-24 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311898A (ja) * | 2001-02-08 | 2002-10-25 | Semiconductor Energy Lab Co Ltd | 発光装置及びそれを用いた電子機器 |
| US7960917B2 (en) | 2001-02-08 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic equipment using the same |
| US8680772B2 (en) | 2001-02-08 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic equipment using the same |
| US9041299B2 (en) | 2001-02-08 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic equipment using the same |
| JP2003330408A (ja) * | 2002-05-17 | 2003-11-19 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2003330407A (ja) * | 2002-05-17 | 2003-11-19 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2004361690A (ja) * | 2003-06-05 | 2004-12-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2007218965A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2017123606A (ja) * | 2016-01-08 | 2017-07-13 | ザインエレクトロニクス株式会社 | 送信装置 |
| CN107148755A (zh) * | 2016-01-08 | 2017-09-08 | 哉英电子股份有限公司 | 发送装置以及包含该发送装置的收发系统 |
| US10756769B2 (en) | 2016-01-08 | 2020-08-25 | Thine Electronics, Inc. | Transmitter and transmission/reception system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63240125A (ja) | ＢｉＭＯＳ論理回路 | |
| KR950007287A (ko) | 디지탈 신호 처리용 지연 회로 | |
| JPH02162915A (ja) | ウィンドウコンパレータ | |
| US6154077A (en) | Bistable flip-flop | |
| JPS60153223A (ja) | 入力バツフア回路 | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| GB1536623A (en) | Integrated circuits | |
| US4601049A (en) | Integrable semiconductor circuit for a frequency divider | |
| JPS6251008B2 (ja) | ||
| JP3003404B2 (ja) | 電源選択回路 | |
| USH802H (en) | Binary voltage level converter | |
| JPS61237509A (ja) | シユミツト・トリガ−回路 | |
| JPH0432572B2 (ja) | ||
| JPS594890B2 (ja) | デイジタル回路 | |
| JPH01123517A (ja) | シュミットトリガ回路 | |
| JP2754552B2 (ja) | コンパレータ | |
| JPS594220A (ja) | シユミツト・トリガ−回路 | |
| JPS6318181Y2 (ja) | ||
| JPH05327421A (ja) | シュミット回路 | |
| JP2712432B2 (ja) | 多数決論理回路 | |
| JPH063468B2 (ja) | 電流比較回路 | |
| JPS5947844A (ja) | Ｃｍｏｓインバ−タ回路 | |
| SU953730A2 (ru) | Интегральный инжекционный логический элемент | |
| JPH0514166A (ja) | Ｃｍｏｓ論理回路 | |
| JPS60114028A (ja) | 論理回路 |