SU953730A2 - Интегральный инжекционный логический элемент - Google Patents
Интегральный инжекционный логический элемент Download PDFInfo
- Publication number
- SU953730A2 SU953730A2 SU742087727A SU2087727A SU953730A2 SU 953730 A2 SU953730 A2 SU 953730A2 SU 742087727 A SU742087727 A SU 742087727A SU 2087727 A SU2087727 A SU 2087727A SU 953730 A2 SU953730 A2 SU 953730A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- logic element
- logical
- transistors
- output
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Изобретение относитс к логическим и запоминающим устройствам и может найти широкое применение в разли ных устройствах автоматики и вычисли тельной техники. По основному авт. св. N 860315 известен интегральный инжекционный логический элемент, содержащий интек тируюций, выходной и дополнительные транзисторы l . Недостатком известного логическог элемента вл етс отсутствие согласо вани его выходных уровней с уровн м транзисторно-транзисторных логически элементов. Целью изобретени вл етс соглас вание выходных уровней с уровн ми транзисторно-транзисторных и диоднотранзисторных логических элементов. Поставленна цель достигаетс тем, что в интегральном инжекционном логическом элементе базы инжектирующего и дополнительных р-п-р транзисторов соединены с общей шиной через последовательно соединенные первые диоды, эмиттеры дополнительных р-п-р транзисторов соединены с входными шинами через вторые диоды. На фиг. 1 приведена электрическа схема интегрального инжекционного логического элемента; на фиг. 2 вариант его выполнени . Логический элемент содержит выходной п-р-р транзистор 1, эмиттер которого соединен с общей шиной, коллектор - с выходной шиной 2, инжектирую-щий транзистор 3, последовательно с ним и между собой соединенные дополнительные р-п-р транзисторы j и 5. Эмиттер транзистора 3 подключен к шине 6 питани , базы транзисторов 3-5 через последовательно соединенные диоды 7 и 8 соединены с общей шиной, эмиттеры транзисторов t и 5 соединены с входными шинами 9 и 10 через диоды 11 и 12 соответственно.
Логический элемент работает следующим образом.
Если на шине 9 и 10 подаетс высокое положительное напр жение, то выходной транзистор 1 насыщен, т.е. на выходе выдаетс низкий потенциал близкий к нулю. При этом диоды 11 и 12 закрыты, а транзисторы открыты и обеспечивают базовый ток выходного транзистора 1. Напр жение на базах транзисторов равно удвоенному пр мому падению напр жени на диоде . Если на один из входов 9 или 10, или на оба входа.подаетс низкий потенциал , близкий к нулю, то диод 11 или 12, или соответственно оба отрываютс и отвод т кйллекторный ток транзисторов 4 или 5, или 4 и 5 на землю. В результате базовый ток транзистора 1 уменьшаетс и QH закрываетс , что соответствует логической единице на выходе.
Таким образом, логический элемент выполн ет логическую функцию И-НЕ дл логических переменных: О - низкий потенциал, 1 - высокий потенциал , и логическую функцию ИЛИ-НЕ дл логических переменных: О - высокий
потенциал, 1 - низкий потенциал.
При изменении напр жени на входах элемента от низкого к высокому и наоборот переключение выхода из одного логического сост;о ни в другое происходит при напр жении, примерно равном двум пр мым падени м напр жени на диоде, т.е. при том же напр жении, что и в элементах транзисторно-транзисторной и диодно-транзисторной логики .
Работоспособность (выполнение логи ческой функции) данного элемента
обеспечиваетс при выполнении следующего услови
Uо6э-0 4 5Ч в ,
коэффициенты усиле (У -,, , о/ 4 , oi 5 ни по току в схеме с общей фазой тран- . зисторов ,
б ток, втекающий в шину 6 питани ;
чток , втекающий в выходную шину 2;
8. коэффициент усилени по току в схеме с общим эмиттером транзистора 1.
В логическом элементе, представленна фиг. 2, показано, что на вхоможет быть включена диодна сборка.
Claims (1)
1. Авторское свидетельство СССР № 860315, кл. НОЗ, К 19/08, 07.05.7+.
. 1
Vt.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742087727A SU953730A2 (ru) | 1974-12-30 | 1974-12-30 | Интегральный инжекционный логический элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742087727A SU953730A2 (ru) | 1974-12-30 | 1974-12-30 | Интегральный инжекционный логический элемент |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU860315 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU953730A2 true SU953730A2 (ru) | 1982-08-23 |
Family
ID=20604628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU742087727A SU953730A2 (ru) | 1974-12-30 | 1974-12-30 | Интегральный инжекционный логический элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU953730A2 (ru) |
-
1974
- 1974-12-30 SU SU742087727A patent/SU953730A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3541353A (en) | Mosfet digital gate | |
US4023122A (en) | Signal generating circuit | |
US3832574A (en) | Fast insulated gate field effect transistor circuit using multiple threshold technology | |
US4185209A (en) | CMOS boolean logic circuit | |
GB1418083A (en) | Logic circuit arrangement using insulated gate field effect transistors | |
SU953730A2 (ru) | Интегральный инжекционный логический элемент | |
GB1110066A (en) | Low dissipation logic gates | |
US5083046A (en) | Source-coupled fet logic type output circuit | |
JPH02162915A (ja) | ウィンドウコンパレータ | |
CS196933B1 (en) | Integrated logical circuit | |
US3471712A (en) | Logical circuit comprising field-effect transistors | |
JP3003404B2 (ja) | 電源選択回路 | |
US3469114A (en) | Electronic switch and control circuit therefor | |
JPH07105709B2 (ja) | 電圧変換回路 | |
GB1116957A (en) | Logic circuit | |
SU362488A1 (ru) | Пороговый элемент | |
JP2689622B2 (ja) | パワーオンリセット回路 | |
SU513503A1 (ru) | Логический элемент | |
JPS61144928A (ja) | 論理一致ゲートおよびそれを用いた論理シーケンス回路 | |
SU370724A1 (ru) | Переключлте.ль сигналов | |
KR940000252Y1 (ko) | 씨모스 낸드게이트 | |
US3016467A (en) | Emitter follower pulse amplifier | |
SU890557A1 (ru) | Многофункциональный модуль | |
SU919089A1 (ru) | Устройство согласовани ТТЛ-элементов с МДП-элементами | |
RU2081509C1 (ru) | Логическое (многофункциональное) устройство генина а.и. (варианты) |