JPS61144928A - 論理一致ゲートおよびそれを用いた論理シーケンス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は８速論理シーケンス回路に関するものであり、
更に詳しくいえば２つの入力端子を有する論理一致ゲー
トに関するものである。この論理一致ゲートは通常４通
状態にある型または通常非導通状態にある型の電界効果
トランジスタ、またはバイポーラトランジスタを、本発
明の一致ゲートを用いる種類の論理回路の関数として使
用する。

しかし、一致ゲートのダイナミック特性のために一致ゲ
ートは、ＧａＡＳまたは一般にｍ、−ｖ族の物質で製造
される集積回路のような高速集積回路において好適な態
様で使用されるようになっている。

本発明は一致ゲートを用いる回路、とくに分周回路また
はシフトレジスタ、あるいは可変周波数発生器にも関す
るものである。一致ゲートすなわち満場一致決定ゲート
という用語【よ少なくとも２個の入力端子を有する論理
ゲートに対して使用される。一致ゲートの出力が変化す
るように、それらの入力端子に論理レベルを同時に与え
ねばならない。従来のゲートは、入力端子に与えられた
論理信号の関数として確実かつ迅速に状態を切換える。

本発明の一致ゲートは、２つの入力端子へ同じ論理レベ
ルを与えられた時（一致）だけ状態を変える。そうでな
い場合（非一致）には一致ゲートはそれまでの状態を保
つ。

その一致ゲートは並列接続されたトランジスタを有し、
それらのトランジスタが電界効果１−ランシスタの場合
には、それらのトランジスタのゲートは一致ゲートの入
力端子を構成する。各トランジスタのソースは接地され
、それらのトランジスタのドレインには抵抗器を介して
電力が供給される。本発明のゲートの特徴は、２個のト
ランジスタで供給電圧が異なることである。第１のトラ
ンジスタにＧｉＬ雷圧＋ＶＤ［ｌが第１の高い値の飽和
させられた抵抗器を介して供給される。第２のトランジ
スタにも第１の抵抗器と同じである第２の飽和させられ
た抵抗器を介して、第１のトランジスタに供給される電
圧とは異なる電圧が供給される。

その異なる電圧は、第１の飽和させられた抵抗器と第１
のトランジスタのドレインの間の共通接続点と第２の抵
抗器の間に、前記共通接続点から前記第２の抵抗器へ向
かう向きを順方向とするようにして接続されているショ
ットキーダイオードを介して供給される。その一致ゲー
トの出力はショットキーダイオードと第２の飽和させら
れた抵、抗器の共通接続点において標本化され、容量が
Ｃである第３の負荷抵抗器へ与えられる。また、電源電
圧■　は和電圧■□＋Ｖ、と比較して高い。電Ｄ 圧ｖｌＩは一致ゲートの出力端午における高レベル電圧
であり、■、は導通状態にあるダイオードの電圧降下で
ある。

以上述べた一致ゲートは電界効果トランジスタの代りに
バイポーラトランジスタを用いて溝底することもでき、
その場合には上記の説明は、電界効果トランジスタのソ
ース、ゲートおよびドレインをバイポーラトランジスタ
のエミッタ、ベースおよびコレクタでそれぞれ置き換え
ることにより、そのまま成立する。

〔発明の概要〕

本発明に従って、並列接続された２個のトランジスタを
有し、それらのトランジスタのソースは接地され、それ
らのトランジスタのゲートは論理ゲートの入力端子を構
成し、それらのトランジスタのドレインは各場合に抵抗
器へ接続され、それらの抵抗器は同一の飽和させられた
抵抗器であり、第１のトランジスタは１′１１の飽和さ
せられた抵抗器を介して固定電源から動作電力を供給さ
れ、第２の飽和さＵられた抵抗器と第２のトランジスタ
には第１の飽和させられた抵抗器と第１の１〜ランジス
タのドレインとの共通接続点から、順方向の向きに接続
されたショットキーダイオードを介して電力を供給され
、ショットキーダイオードと第１の飽和させられた抵抗
器の共通接続点は論理一致ゲートの出力端子を構成する
論理一致ゲートが得られる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

説明および図示を簡単にするために、ここでは電界効果
トランジスタで構成した例について本発明を説明するこ
とにす・るが、本発明はバイポーラトランジスタを用い
て構成できることはもちろんである。

論理回路においては、スイッチングというのはトランジ
スタのゲート容量と、回路にＩ！Ｉ連容■との和に等し
く、第１．５図に記号Ｃで示されている容量を有するコ
ンデンサを放電または充電するＩＡ＠！である。スイッ
チング時間は次式で表される。

■ ここに、Ｃ−回路のトランジスタのゲート容量。

Δ■−輪理定理電圧化分、■−コンデンサＣの充′ＩＸ
ｉ電流である。

電流Ｉを変えることにより論理ゲートのスイッチング時
間または応答時間を変えることが可能である。

まず第１図を参照して本発明の論理ゲートを説明する。

第１図には、通常非導通状態にある電界効果トランジス
タを用い、しきい値電圧が正で、アースに対して正の１
つの電圧＋ｖＤｏを供給される論理ゲートが示されてい
る。この論理ゲートはバイポーラトランジスタで構成す
ることもできる。

この一致ゲートは並列接続された２個のトランジスタ２
１．２２を有する。それらのトランジスタのソースは接
地され、ゲート１１．１２はこの一致グー１〜の入力端
子を構成する。第１のトランジス役２１のドレイン１３
には第１の飽和させられた抵抗器を介して電力が供給さ
れ、第２のトランジスタ２２のドレイン１４には第２の
飽和させられた抵抗器２４を介して電力が供給される。

しかし、第１の飽和させられた抵抗器すなわち負荷２３
には正電圧１６、＋ｖＤＤが供給され、第２の飽和させ
られた抵抗すなわら負荷２４は、第１の飽和させられた
抵抗器２３とトランジスタ２１のドレインの共通接続点
からショットキーダイオード２５を介して電力が供給さ
れる。ショットキーダイオード２５は第１の飽和さＶら
れた抵抗器２３から第２の飽和させられた抵抗器２４へ
向かう向きを順方向として接続される。

前記ゲートの出力は、ショットキーダイオード２５と第
２の飽和させられた抵抗器２５の共通接続点１５におい
て標本化されて、コンデンサＣとトランジスタ２６によ
り表されている充電回路へ与えられる。

トランジスタ２１と飽和させられた負荷抵抗器２３によ
り構成され、出力がトランジスタ２１と抵抗器２３の共
通接続点１３へ与えられる初段がＤＣＦＬゲートである
から、この一致ゲートはＤＣＦＬ型である。

この一致ゲートを良りＢ！能させるためには、電源電圧
＋ＶＤＤを回路点１５における出力レベル■　とダイオ
ード２５における電圧降下■。との和より非常に高く、
すなわち、Ｖ　００）　Ｖ　Ｈ＋　Ｖ　ｇでなければな
らず、かつ２つの飽和さらせれた抵抗器２３．２４が同
一で、高い抵抗値および低いニー電圧を有するものでな
ければならない。

この明ｍｓで使用する飽和させられた抵抗器すなわち負
荷という用語は、それらの抵抗値（またはそれらの抵抗
器を流れる電流）の変化則が印加電圧の関数として直線
的でない、したがってオームの法則Ｖ−ＩＲに従わない
素子を指すものである。したがって、飽和させられた抵
抗器はゲート無し溝付きチャネルトランジスタと、ゲー
トとソースが互いに接続されているトランジスタと、能
動層中にホールを有するトランジスタとにより構成され
る。

下記の表は本発明の一致ゲートの動作順序を定めるもの
である。

１１１Ｖｄ　　　Ｏ ＣΔＶ ２　１　　　０　　　■ｄＯ０ ７００Ｖ＋Ｖ　　　１ ＣΔ■ ８　１　　　０　　　ｖｄ　　　１　　０本発明の一致
ゲートでは、通常のＮＯＲゲートの状態のように、奇数
の順番の状態が安定であり、偶数の順番の状態は多少と
も不安定である。更に、それらの順序においては、順番
１，５．９が同一であるサイクルがある。

シーケンス１：２個のトランジスタが導通状態にある、
すなわち、トランジスタ２１のドレイン１３がそれのウ
ェスト電圧■ｄにあるが、ｖｄ〈ｖｏであるとダイオー
ド２５は導通状態になれず、出力端子１５における出力
は低・レベル状態Ｏである。

シーケンス２：トランジスタ２２は非導通状態にされて
おり、ダイオード２５が出力を分離し、コンデンサＣを
充電または放電するための電流がほとんどない。状態２
は疑似安定状態であり、このゲートはスイッチしない。

スイッチング時間ＣΔＶ１０は無限である。

シーケンス３：２個のトランジスタ２１．２２は非導通
状態であり、負荷トランジスタ２６とショットキーダイ
オード２５および飽和させられた抵抗器２３とで構成さ
れている回路が分圧器のように機能し、したがって共通
接続点１３における電圧がトランジスタ２６のＢレベル
電圧■１プラスショットキーダイオード２５の電圧降下
Ｖｏに等しいから、共通接続点１３の電位はｖ１１→−
Ｖ。

にされる。この一致ゲートはそれの出力端子１５におけ
る論理レベルが１になるようにスイッチングされる。

シーケスン４：導通状態になったトランジスタ２２は出
力端子１５における出力を０にする。その出力はアース
１０の電位であるが、飽和させられた抵抗器２４がトラ
ンジスタ２２を流れる電流を制限するから、スイッチン
グは非常に遅く、スイッチング時間は次式で表されるよ
うなものである。

このシーケンスの間は、トランジスタ２１のドレインす
なわら共通接続点１３は電圧ｖ、＋Ｖ（。

に保たれる。これを理解するために第２図を参照する。

第２図は２個の直線抵抗器と２個の飽和させられた抵抗
器を流れる電流を電圧の関数として示ずグラフである。

２個の直線抵抗器の場合には、カーブ１．２はオームの
法則に従って直線であり、電圧が低下すると電流もそれ
に比例して減少する。

しかし、２個の飽和させられた抵抗器の場合には、カー
フ３，４は曲り部すなわちニ一部を有し、そのニ一部を
過ぎると、電圧が上昇しても電流はもはや増加せず、そ
のために飽和が起る。したがって、電圧Ｏと■。、の間
の任意にとった２つの電圧Ｖ、Ｖ２の間では電流は電圧
とは無関係にほぼ一定である。電圧■。０は電圧■。ど
比べて非常に高いから、トランジスタ２１のドレイン１
３における電圧はニー電圧より高く、前のシーケンスに
お（）るようにＶ、、＋Ｖ。と等しく保たれる。出力端
子１５における出力はスイッチングせず、論理１である
。

シーケンス５：この順方向はシーケンス１と同じで、出
力は論理Ｏヘスイツチングする。

シーケンス６：トランジスタ２１は非導通状態で、電流
１２２が飽和させられた抵抗器２３を流れるから、出力
端子１５における出力を■□にする。

しかし、トランジスタ２２が導通状態であるから、飽和
さヒられた抵抗器２４を流れるｆｆｌ流’２４は電流１
２２とは逆の作用を行ない、スイッチング時間は次式で
表される。

この時間は非常に長く、フリップフロップは状態を変え
ない。

シーケンス７：このシーケンスはシーケンス２と同じで
ある。２個のトランジスタが非導通状態であるから、共
通接続点１３における電位はＶＨ＋Ｖ、へ上昇し、出力
は論理１となる。

シーケンス８：トランジスタ２１は導通状態で、共通接
続点１３における電位をトランズタ２１のウェスト電圧
をｖｄにする。トランジスタ２２は非導通状態で、ショ
ットキーダイオード２５がコンデンサを良く分離するか
ら、充電ｍＦ＆または放電電流はほとんど流れない。出
力端子１５は論理レベル１に留まり、このゲートはスイ
ッチングしない。この状態は疑似安定状態である。

シーケンス９：この状態はシーケンス１と同じである。

このシーケンスから新しい状態が始まる。

この論理ゲートは一致ＮＯＲゲートのように機能し、入
力が同じの時に状態を変える。入力が異なると、出力は
それの前の状態を保つ。

第３図は本発明の一致ゲートの応用の一例を示すもので
あって、３分の１分周器を示すブロック図である。この
分周器は直列接続された３個の一致ゲートＡ、Ｂ、Ｃを
有する。１つの段の出力端子１５が次段の第１のトラン
ジスタ２１の入力端子１１へ接続され、終段の出力端子
１５が初段の入力端子へ接続される。各段の第２のトラ
ンジスタ２２の入力端子ずなわちゲート１２は分周器の
１つの入力端子へまとめて接続され、その１つの入力端
子へ周波数信号が与えられる。その周波数信号はクロッ
ク信号と見なすことができる。この分周器の出力は、終
段の出力端子１５に接続されているＮ０７回路の後で標
本化される。そのＮ。

１回路は周波数Ｈ／３を供給する。

下記の表はこの分周器の動作を示すものである。

この表においては、状態側の前の表のシーケンスに従っ
て一致ゲートの状態を与える。たとえば、Ａ１　８６　
　Ｃ４は、ゲートＡはシーケンス１の状態にあり、ゲー
トＢはシーケンス６の状態にあり、ゲートＣはシーケン
ス４の状態にある。

シーケンス７はシーケンス１へ戻る。各ゲートと各シー
ケンスに、前記第１の表により与え、られた法則を適用
し、かつ奇数状態安定であること、および偶数状態が疑
似安定状態であることに注意すると、この表は容易に理
解できる。この表を基にして、一連の状態は最初の表の
シーケンス１−２−６−３−４−８に従う。一致ゲート
Ａ、ＢまたはＣの各出力は３つのクロックステップに対
して同じままであり、または３つのシーケンスの間は同
じことになるから、この回路は３分の１分周器である。

偶数状態２．４．６の安定度は分周器の動作の下限を決
定する。動作周波数の上限は、ファンアウトが１である
ゲートのスイッチング時間、すなわち、８０７回路の最
短時間に等しい奇数状態のスイッチング時間により固定
される。したがって、それらのダイナミック分周器の動
作周波数の上限は非常に高い、たとえば１５ピコ秒の最
短時間に対しては、上限周波数は３０ＧＨｚより高い。

第４図は本発明の一致ゲートを用いる分周器の第２の例
を示す。この分周器は、第３図に示されている分周器と
同様に直列接続されている５個の一致ゲートＡ、Ｂ、Ｃ
，Ｄ、Ｅを用いる５分の１分周器であり、第３図に示す
分周器より直列接続が長いだけである。

この５分の１分周器は下記の表に従って動作する。この
表は、一致ゲートについての表を基にして理解でさ゛る
。

前の表と同様に、□奇数状態は安定状態であり、偶数状
態は疑似安定状態である。あるシーケンス中はゲートの
状態はスイッチングしなから、この分周器は５分の１分
周器であり、それの最高周波数は１／２Ｔｍｉｎにより
与えられる。Ｔｗｉｎはゲートの最短スイッチング時間
である。

より一般的には、本発明のゲートにより（２ｎ＋１）（
Ｉ数）分の１分周器を第３．４図に示すように直列接続
して構成できる。

したがって、第４図に示す分局器は可変周波数発生器と
して異なってｉ能する。この目的のためには、単に交流
信号を入力端子１２へ与えるだ番プで良く、正弦波信号
または方形波信＠Ｈを与える必要はない。そうすると、
本発明の一致ゲートはＮＯＶ回路として機能し、入力端
子１１へ与えられる入力はいわゆる低ピンチオフ電圧Ｆ
ＥＴ論理すなわちＬＰＦＬ論理に従って動作する。本発
明の一致ゲートを奇数個有する第３．４図に示す回路は
発振状態にある。というのは、それらの回路には不安定
状態があるが、それらの不安定状態は回路の非常に長い
スイッチング時間のために疑似安定状態と呼ばれる状態
にあるからである。

そのような発振器の応答カーブ（図示せず）は、発振を
止めるために、入力端子１２へ与えられた電圧が、トラ
ンジスタの技術に依存づ′るあるしきい値から論Ｆ！！
１に等しい最高値まで変化した時には、周波数のがウス
曲線である。したがつＵ、Ｌきい［圧より高い電圧を入
力端子１２へ与えられることにより、その回路の発振周
波数を制御し、その周波数を変えることができる。

第１図の回路およびその回路を基にした回路は、単一の
Ｔｉ源ｖＤＤから電力を供給される、通常非導通状態の
トランジスタすなわちバイポーラトランジスタで構成さ
れるゲートである。

第５図は、使用するトランジスタが通常導通状態である
トランジスタで構成された本発明の一致ゲートの回路図
である。この回路は、ＢＦＬａ理回路に４３けるように
、２種類の電源＋■ＤＤと−Ｖ６Ｓから電力を供給され
る。

負のしきいｌ１１ｒｒｉ圧を有する通常導通状態のトラ
ンジスタは、正のしきい値電圧を有する通常非導通状態
のトランジスタより製造が容易で、動作周波数も高い。

したがって、その通常導通状態のトランジスタを用いて
高速の回路を構成できる。しかし、通常導通状態のトラ
ンジスタは８」」力が通常非導通状態のトランジスタよ
り多い。

第５図の左側部分はあらゆる点で第１図の回路に匹敵し
、飽和させられた抵抗器だけが、ゲートとソースが互い
に接続されているトランジスタに換えられているだけで
ある。

この一致ゲートの出力端子１５はトランジスタ２７で構
成されている電圧シフタに接続される。

このトランジスタ２７のドレインには＋ＶＤＤが供給さ
れ、ソースには一■ｓ８がショットキーダイオード２８
と飽和させられている負荷２９を介して与えられる。そ
の負荷２９と最後のショットキーダイオード２８との共
通接続点１７は前記ＢＦＬ回路の出力端子を構成する。

このＢＦＬ回路は、トランジスタ２６コンデンザで構成
されている回路により充電される。この電圧シフタは公
知のものであり、負の出力レベルを供給する。

この一致ゲートの動作は第１図のゲートの動作と同じで
あり、トランジスタが負のしきい値トランジスタである
から、シーケンス表において、レベル０を負電圧を示す
低論理レベル■８で置き換えるだけで十分である。

下の表はそのようにして得たものである。

この表で、 ■　−高い論理レベル（論理１） ■　＝低い論理レベル（論理Ｏ） Ｃ’ｗ出力端子１５における容量 Δ　−出力端子１５と共通接続点１７の間の電圧シフト Δｖ’−ｖ、、＋Δ−出力端子１５における電圧移行 である。

通常４通状態であるトランジスタで構成したごの一致ゲ
ートは通常非導通状態であるトランジスタで構成した一
致ゲート（第１図）と同様に鵬能し、したがって、この
一致ゲートを奇数個用いて構成するダイナミック周波数
分周器における同じ用途、または可変周波数発振器にお
ける同じ用途に用いられる。

より一般的には、本発明の一致ゲートは高速論理、更に
詳しくいえばＧａＡＳまたは■−ｖ族における類似の化
合物による高速集積回路に使用できる。

【図面の簡単な説明】 第１図は本発明の直結ＦＥＴ論理すなわちＤＣＦＬ構成
の一致ゲートの回路図、第２図は第１図に示ず一致ゲー
トの動作を説明するために、２１！Ｉの飽和させられた
抵抗器を流れる？ｒｉ流を印加電圧の関数として描いた
グラフ、第３．４図は本発明の一致ゲートをいくつか用
いて構成した分周器のブロック図、第５図はバッファさ
れたＦＥＴ論理１°なわちＢ　Ｆ　Ｌ　ｆｆ４成による
本発明の一致ゲー］・の回路図である。 ２１．２２．２６．２９・・・電界効果トランジスタ、
２３．２４・・・飽和させられた抵抗器、２５゜２８・
・・ショットキーダイオード。

Claims (1)

1. 【特許請求の範囲】 １、並列接続された２個のトランジスタを有し、それら
   のトランジスタのソースは接地され、それらのトランジ
   スタのゲートは論理ゲートの入力端子を構成し、それら
   のトランジスタのドレインは各場合に抵抗器へ接続され
   、それらの抵抗器は同一の飽和させられた抵抗器であり
   、第１のトランジスタは第１の飽和させられた抵抗器を
   介して固定電源から動作電力を供給され、第２の飽和さ
   せられた抵抗器と第２のトランジスタには第１の飽和さ
   せられた抵抗器と第１のトランジスタのドレインとの共
   通接続点から、順方向の向きに接続されたショットキー
   ダイオードを介して電力を供給され、ショットキーダイ
   オードと第１の飽和させられた抵抗器の共通接続点は論
   理一致ゲートの出力端子を構成することを特徴とする論
   理一致ゲート。 ２、特許請求の範囲第１項記載の論理一致ゲートであっ
   て、飽和させられた抵抗器は低いニー電圧を有すること
   を特徴とする論理一致ゲート。 ３、特許請求の範囲第１項記載の論理一致ゲートであっ
   て、飽和させられた抵抗器は、ゲートがソースへ接続さ
   れているトランジスタにより構成され、またはゲートメ
   タライゼーションの無い溝付チャネルトランジスタによ
   り構成され、あるいは能動層中にホールを有するゲート
   無しトランジスタにより構成されることを特徴とする論
   理一致ゲート。 ４、特許請求の範囲第１項記載の論理一致ゲートであっ
   て、トランジスタは通常非導通状態にあり、正のしきい
   値電圧を有する電界効果型であることを特徴とする論理
   一致ゲート。 ５、特許請求の範囲第１項記載の論理一致ゲートであっ
   て、トランジスタは通常導通状態にあり、負のしきい値
   電圧を有する電界効果型であり、この場合には、ゲート
   は共通のドレイン接続されたトランジスタにより構成さ
   れた電圧シフト段を有し、そのトランジスタのゲートは
   ゲートの出力端子へ接続され、そのトランジスタのソー
   スはシフトダイオードおよび飽和させられた抵抗器を介
   して負電圧源へ接続され、前記シフトダイオードおよび
   飽和させられた抵抗器の共通接続点は前記論理ゲートの
   出力端子を構成することを特徴とする論理一致ゲート。 ６、特許請求の範囲第１項記載の論理一致ゲートであっ
   て、トランジスタはバイポーラトランジスタであり、そ
   のトランジスタのベースはゲート入力端子を構成するこ
   とを特徴とする論理一致ゲート。 ７、特許請求の範囲第１項記載の論理一致ゲートを（２
   ｎ＋１）個有し、それらの論理一致ゲートは直列接続さ
   れ、１個の論理一致ゲートの出力端子は次段の論理一致
   ゲートの第１の入力端子へ接続され、論理シーケンス回
   路の出力端子も構成する終段の論理一致ゲートの出力端
   子は初段の論理一致ゲートの第１の入力端子へループ状
   に接続され、論理一致ゲートの第２の入力端子は相互に
   接続されてシーケンス回路の入力端子を構成し、その入
   力端子へは、出力端子において（２ｎ＋１）分の１に分
   周された周波数を有する信号が与えられることを特徴と
   する奇数（２ｎ＋１）で分周される分周器を形成する論
   理シーケンス回路。 ８、特許請求の範囲第７項記載の論理一致ゲートにより
   構成され、可変周波数発生器を形成するシーケンス論理
   回路において、このシーケンス論理回路の入力端子には
   直流電圧が加えられ、前記可変周波数発生器の出力端子
   における周波数は入力端子へ加えられる直流電圧の関数
   であることを特徴とするシーケンス論理回路。