JPH023264A

JPH023264A - Ｍｏｓ集積回路への電圧印加回路

Info

Publication number: JPH023264A
Application number: JP64000233A
Authority: JP
Inventors: Bruno Dubujet; ブリュノ　デュビュジェ
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1987-12-30
Filing date: 1989-01-04
Publication date: 1990-01-08
Anticipated expiration: 2014-08-09
Also published as: EP0323367A1; DE3869104D1; KR890011216A; US4939385A; FR2625633B1; EP0323367B1; FR2625633A1; JP2931843B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ＭＯＳ（金属−酸化物一半導体）技術集積回
路に関するものであり、さらに詳細には、ＣＭＯ３（相
補型ＭＯ３）技術による回路に関する。

従来の技術ある種の集積回路、特にフリップフロップを含む集積回
路においては、回路に対する電力供給を停止した後に再
度電力を供給するときにこの回路の所定の点がはっきり
と決まった論理状態になっていることが重要である。実
際、供給電圧が上昇している間にはっきりしない論理状
態、または不正確な論理状態が現れ、その結果として回
路の動作に影響が及ぶのを防止することが重要である。

しかし、論理回路のノードの状態は、この回路への供給
電圧が最低値を越えるのであれば決まった１つの値を取
ることしかできない。−例を挙げると、ＣＭＯ３技術に
従って製造された論理回路に対しては、この最低値は３
ボルトである。これよりも低い電圧では、ノードの電位
は純粋に論理データよりも回路の容量性カップリングに
依存して変化する。さらに、この電位は、生産ラインに
よって回路ごとに異なる可能性がある。

そこで、この問題点を解決するため、供給電圧が無負荷
動作サイクルを用いて論理回路の論理値を決定すること
ができるほど大きな値に達したときに論理値決定パルス
を供給する電圧供給回路を使用する。

発明が解決しようとする課題電圧供給回路は、正確に動作するためにはいくつかの基
準を満たしている必要がある。この回路は、１マイクロ
秒〜１秒の供給電圧上昇時間に合わせて動作することが
できるほど高速でなくてはならない。この回路は、３ボ
ルトよりも大きいが４．５ボルトよりは小さい電圧でト
リガされる必要がある。さらに、トリガパルスは、電源
の電圧が最＃値に安定する前にこの回路に到達していな
くてはならない。また、この回路は、−５５℃〜＋１２
５℃の温度範囲で動作可能である必要がある。

本発明は、上記の基準を満たすことのできる新しい電圧
供給回路を提供することを目的とする。

課題を解決するための手段従って、本発明によれば、ＭＯ３集積回路をスタートさ
せるための電圧印加回路であって、電源電圧が印加され
る端子と、グラウンド端子と、この集積回路への電圧供
給をイネーブルまたはディスエーブルにする出力端子と
、上記グラウンド端子と上記電圧印加回路の第１０ノー
ドの間に接続されており、電荷が上記電源端子と上記第
１のノードの間に接続されたｐ型トランジスタによって
制御されるコンデンサと、入力端子が上記電圧印加回路
の第１のノードに接続された閾値電圧可変インバータゲ
ートと、このゲートインパークの出力端子と上記出力端
子の間に接続されたインバータと、分圧回路に直列に接続されていて上記ｐ型トランジスタ
を制御する電流源と、インパークタイプの伝達関数ｖ、−＝ｒ　　（ｖｐ）を
もち、上記インバータゲートの出力端子と上記電流源の
間に接続されていてこの電流源を制御する回路とを備え
る電圧印加回路が提供される。

好ましい実施態様によれば、可変闇値電圧インバータゲ
ートは、ゲートが分圧回路の出力端子に接続された第２
のトランジスタを介してグラウンド端子に接続されたイ
ンバータからなる。

さらに、本発明の別の実施態様によれば、可変闇値電圧
インバータゲートは、第２のトランジスタに並列であり
、かつゲートが上記電圧印加回路の出力端子に接続され
た第３のトランジスタをさらに備えている。この第３の
トランジスタは、出力Ｓが集積回路への電圧供給を可能
にする状態に変化したときにシステムをロックする。

本発明の一実施態様によれば、分圧回路はダイオード接
続の２つのＭＯＳトランジスタを備えている。これら２
つのトランジスタはｎ型であり、幾何学的構成が異なる
ために閾値電圧が異なっていることが好ましい。さらに
、電流源はｐ型トランジスタを備えている。

本発明によれば、インバータタイプの伝達関数ＶＳ＝ｆ
　　（ＶＳ）をもつ回路を実現するのに様々な態様が可
能である。第１の態様によれば、この回路は、閾値電圧
が相互に異なり、しかも得られる伝達関数のタイプに応
じて異なる制御がなされる複数のＭＯＳトランジスタで
構成されていることが好ましい単一のインバータで構成
することができる。

別の態様によれば、この回路は、ｐ型の第５のトランジ
スタとｎ型の第６のトランジスタの間のダイオード接続
のトランジスタを含むインバータからなる。ダイオード
接続のトランジスタのインバータ出力端子は、ｐ型の第
５のトランジスタとｎ型の第６のトランジスタの間に形
成されたノードに接続されている。この場合、この回路
は、出力電圧ＶＳが初期動作の後に０に戻ることができ
ないようにする非復帰機能を備えている。

好ましい実施態様によれば、インバータタイプの伝達関
数ｖ、＝ｒ　　（ＶＥ）をもつ上記回路は、上記電源端
子とｐ型の第５のトランジスタのグラウンド端子の間に
直列に接続されたダイオード接続のトランジスタとｎ型
の第６のトランジスタからなり、この回路の入力端子は
、ゲートが上記電源端子に接続されたｎ型の第７のトラ
ンジスタを介してｐ型の第５のトランジスタに接続され
るとともに、ｎ型の第６のトランジスタのゲートに直接
に接続され、この回路の出力端子は、ｐ型の第５のトラ
ンジスタとダイオード接続のトランジスタの間に形成さ
れたノードに接続されている。

この場合、伝達曲線は異なる傾斜をもつ。

先の場合と同様、この回路は非復帰機能を備えている。

また、スタート時の回路の論理値を正確に決めるために
、この回路は異なるノードに正確に配置された多数のコ
ンデンサをさらに備えている。これらコンデンサは、２
つの主電極が短絡されるとともに、ゲートが電源端子ま
たはグラウンド端子に接続されたｐ型またはｎ型のＭＯ
Ｓトランジスタで構成されている。

本発明の他の特徴ならびに利点は、添付の図面を参照し
た以下の様々な実施例についての説明によってさらによ
く理解できよう。

記述を簡単にするため、各図面で同じ素子には同じ参照
番号を与える。

実施例第１図に図示されているように、本発明の電圧供給回路
は、外部電源に接続されていて通常は電源電圧に接続さ
れる全素子にも接続されている端子Ａと、通常はグラウ
ンド電位に接続される全素子に接続されたグラウンド端
子Ｍと、外部電源の供給電圧値に応じて集積回路への供
給電圧をイネーブルまたはディスエーブルにする出力端
子Ｓとを備えている。さらに、図示の実施例では、この
電圧供給回路は、２つの主電極、すなわちドレインとソ
ースが短絡されたｎ型ＭＯＳトランジスタからなるコン
デンサＣ１を備えている。コンデンサＣＩを構成するト
ランジスタのゲートはグラウンド端子Ｍに接続され、こ
のトランジスタの短絡された２つの主電極はこの電圧供
給回路の第１のノード１に接続されている。さらに、第
１のノード１は、ｐ型の第１のトランジスタＴ１の主電
極の１つに接続され、このトランジスタＴ１の他方の主
電極は端子Ａに接続されている。このトランジスタＴ１
のゲートは、安定化用コンデンサＣ２を介して分圧回路
の出力端子の１つに接続されている。このことに関して
はあとで説明する。コンデンサＣ１はこの電圧供給回路
における重要な素子であり、不可逆的に充電される。こ
のことに関してはあとでさらに詳しく説明する。

さらに、第１のノード１は、閾値電圧可変インバータゲ
ートに接続されている。このインバータゲートは、イン
バータ１１とトランジスタＴ７を主構成素子とする。さ
らに詳細には、インバータゲートはｐ型トランジスタＴ
２を備えており、その主電極の１つは端子Ａに接続され
ており、他方の主電極はｎ型トランジスタＴ３の主電極
の１つに接続されている。トランジスタＴ３の他方の主
電極は、ｐ型トランジスタＴ７の主電極の１つに直列に
接続されており、このトランジスタＴ７の他方の主電極
は端子Ｍに接続されている。トランジスタＴ２とＴ３の
ゲートは相互に接続されてノード１に接続されている。

一方、インバータゲートには出力端子がトランジスタＴ
２とＴ３の接続点に設けられていてノード４を形成して
いる。さらに、トランジスタＴ７のゲートは分圧回路の
出力端子に接続されてノード３を形成している。

本発明の電圧供給回路は、安定化用コンデンサＣ３を介
してノード４に接続されたインバータＩ２をさらに備え
ている。このノード４が、インバータゲートの出力端子
を形成している。インバータ■２はｐ型トランジスタＴ
４を有し、このトランジスタＴ４は端子Ａと端子Ｍの間
でｎ型トランジスタＴ５に直列に接続されている。トラ
ンジスタＴ４とＴ５のゲートは相互に接続されてノード
４に接続されている。さらに、インバータＩ２は電圧供
給回路の出力端子Ｓを形成している。この電圧供給回路
をロックするには、集積回路への電圧供給をイネーブル
状態にするパルスが供給された後に出力端子Ｓを安定化
用コンデンサＣ４を介してｎ型トランジスタＴ６のゲー
トに接続する。

トランジスタＴ６はトランジスタＴ７に並列に接続され
ている。さらに、ノード４は、インバータタイプの伝達
関数ｖＳ＝ｆ　　（ＶＥ）をもつ回路Ｃの入力端子に接
続されている。電源電圧が印加される回路Ｃは電流源に
出力信号を供給してこの電流源の動作を制御する。第１
図に示されているように、電流源はｐ型トランジスタＴ
８からなり、その主電極の１つは端子Ａに接続され、他
方の主電極は分圧回路に接続されている。このトランジ
スタＴ８のゲートは、回路Ｃの出力端子を形成するノー
ド５に接続されている。本発明で使用される分圧回路は
、ダイオード接続の２つのｎ型ＭＯＳトランジスタＤ１
、Ｄ２からなる。さらに詳細には、トランジスタＤ１、
Ｄ２は相互に直列に接続されるとともにトランジスタＴ
８に接続されて電流源を形成している。さらに、トラン
ジスタＤ１のゲートはトランジスタＴ８とＤｌの間に形
成されたノード２に接続されている。トランジスタＤ２
のゲートは、トランジスタＤ１とＤ２の間に形成された
ノード３に接続されている。、ノード２は安定化用コン
デンサＣ２を介して第１のトランジスタＴ１のゲートに
接続されており、ノード３はトランジスタＴ７のゲート
に直接に接続されている。本実施例では、トランジスタ
Ｄ１とＤ２のサイズを変えることによってその闇値電圧
を異なる値にすることにより、ダイオードＤ１、Ｄ２の
閾値電圧が異なるようにする。さらに、第１図に示され
ているように、それぞれの安定化用コンデンサＣ２、Ｃ
３、Ｃ４はｎ型またはｐ型のトランジスタからなり、各
トランジスタは、主電極同士が短絡されており、ゲート
が、得られる安定化電圧に応じて（ｐ型に対しては）端
子Ａに接続され、あるいは（ｎ型に対しては）端子Ｍに
接続されている。

第２図、第３図、第４図を参照して、回路Ｃと、して用
いることのできる様々な態様を以下に説明する。

第２図に示した第１の態様によれば、回路Ｃは単一のイ
ンバータで構成することができる。この場合、回路Ｃは
、端子Ａと端子Ｍの間に直列に接続されたｐ型トランジ
スタＴ９とｎ型トランジスタＴＩＯを備えている。２つ
のトランジスタＴ９とＴＩＯのゲートは相互に接続され
て、人力ノード４に接続されている。この場合、伝達関
数ＶＳ＝ｆ（ＶＥ）が第５図の曲線１１で表される。こ
の回路は、時定数が比較的大きいという欠点をもつ。さ
らに、正確に動作させるためには、トランジスタＴ９と
ＴＩＯの閾値電圧を適切に選択する必要がある。

第３図に示した別の実施態様では、ダイオード接続のト
ランジスタＤ３が、ｐ型トランジスタＴ９とｎ型トラン
ジスタＴＩＯの間に設置されている。

この場合、このインバータの出力端子５は、トランジス
タＴ９とダイオードＤ３の間の接続点にあってノード５
を形成している。この回路では、伝達曲線は第５図の一
点鎖線１２になる。初期動作中は出力電圧が０ボルトか
ら５ボルトに変化するが、出力電圧Ｖ５はｎ型トランジ
スタの導通閾値よりも下がることはできない。従って、
この出力電圧はＶＴ、と５ボルトの間で変化する。

好ましい態様によれば、回路Ｃは第４図に示した回路か
らなる。この場合、トランジスタＴ９のゲートは安定化
用コンデンサＣ５とｎ型トランジスタＴｌｌを介して人
力ノード４に接続されている。

このコンデンサＣ５は、使用しないことが可能である。

コンデンサＣ５は、２つの主電極が短絡され、ゲートが
電源端子Ａに接続されたｎ型トランジスタからなる。コ
ンデンサＣ５を構成するトランジスタの主電極はトラン
ジスタＴ９のゲートに接続されるとともに、トランジス
タＴ１１の主電極の１つに接続されている。このトラン
ジスタＴｌｌのゲートは電源端子Ａにも接続されている
。第４図の回路を用いると、第５図の曲線１３によって
表される伝達関数ＶＳｆ　　（ＶＳ）が得られる。この
場合、電圧Ｖ５は、入力端子がＶＩに低下するまでほぼ
０にとどまる。次に、電圧ＶＳは急速に立ち上がってＶ
ｏｌ、に達し、第３図に示した回路の伝達曲線にほぼ従
う。この回路には、第３図に図示した回路におけるのと
同様に、出力電圧ＶＳがもはや５ボルトとｖ’　ＴＮの
間でしか変化できない反復帰機能がある。この出力電圧
は、いずれにせよ、トランジスタＴ８からなる電圧源を
制御するのに使用される。

最後の２つの回路は所定の動作領域で勾配Ｖ５／　Ｖ　
ｔが比較的緩く、はぼリニアなシステムを構成している
という利点を有する。

ここで第６図を参照して、第１図の電圧供給回路の動作
を回路Ｃが第４図に示した回路である場合について説明
する。

第６図には以下の曲線が示されている。

Ｖ　ｃ　ｃは端子Ａに印加される外部電源の電圧の時間
変化を表す。この電圧は指数関数的に上昇して４．５ボ
ルトと５ボルトの間の値になることが仮定されている。

Ｖ　（１）　、Ｖ　（２）　、Ｖ　（３）　、Ｖ　（４
）、Ｖ　（５）　、Ｖ　（Ｓ）は、回路の各ノード１．
２．３．４．５、Ｓにふける電圧変化を示す。

ｐチャネルトランジスタ　（特にトランジスタＴ８とＴ
Ｉ）の閾値電圧はＶ　７　ｐで表され、ｎチャネルトラ
ンジスタ（特にトランジスタＴ３、Ｔｌ０１Ｔｌｌ、Ｔ
Ｉ、Ｔ６）の閾値電圧はＶＴｎで表される。

１、電圧を印加するときにはノード１は０ボルトである
。というのは、コンデンサＣ１がグラウンドに接続され
ているからである。ノード４は、コンデンサＣ３がＶ　
ＣＣに接続されているためにＶ　ｃ　ｃとなっている。

出力端子Ｓは０ボルトである。トランジスタＴ９のゲー
ト電圧は、コンデンサｃ５が存在しているためにＶ　ｅ
　Ｃである。ノード５の電圧はＶ　ｅｅである。トラン
ジスタＴ８はまだ導通せず、ノード２と３における電圧
はＯボルトである。

２、電圧ＶｃｃがＶＴＰに達するとトランジスタＴ８が
導通し始め、電流がダイオード接続のトランジスタＤ１
、Ｄ２を流れ始める。次にノード２の電圧がほぼＶｃｃ
に沿って上昇する。ノード３の電圧は、ダイオード接続
のトランジスタＤ１の閾値電圧に到達すると直ちに増加
し始める。ノード３（７）ＩＥ圧は、ダイオード接続の
２つのトランジスタＤ１とＤ２の閾値電圧によって決ま
る分割比に従ってノード２の電圧を追う。ノード２の電
圧がＶｃｃ＝ＶＴｐ＋Ｖｔｎ＋＋ＶＴＤ２に達すると直
ちニトランジスタＴ１が導通し、コンデンサＣ１が非常
にゆっくりと充電される。

３、　Ｖア。１とＶ７，２がダイオードの閾値電圧であ
るため、Ｖｃｃ＝ＶＳ、＋ＶＴＤＩ＋ＶＴｎ２のときに
は、ノード４の電圧が第６図に示したように急激に低下
し、ノード５の電圧は増加し、トランジスタＴ８がオフ
になる。従って、より多くの電流がダイオードＤ１とＤ
２に流れ込む。この結果としてノード２と３の電圧が低
下する。ノード４の電圧が低下するため、インバータＩ
２の出力端子であるノードＳにふける電圧は増加して電
圧Ｖｃｃを追う。

さらに、トランジスタＴ７はオフになるが、トランジス
タＴ６は導通している。コンデンサＣ１はＶ　ｃｃに沿
って充電され続ける。従って、ノード４は０ボルトに維
持される。

従って、第６図の実施例ではＶｃｃ＝ＶＴＰ　＋　Ｖｒ
ｎ＋＋ＶＴＯ２を３ボルトに選んだときにスイッチング
が実現する。

このシステムを利用すると、３ボルトと４．５ボルトの
間の電圧Ｖｃｃに対するスイッチング機能を実現するこ
とが可能になる。さらに、第６図に示したように、スイ
ッチングは極めて高速である。

当業者であれば、特に等価な回路を使用することによっ
て本発明の回路を変更できることは明らかである。

【図面の簡単な説明】

第１図は、本発明の電圧供給回路の実施例の回路図であ
る。第２図、第３図、第４図は、本発明の電圧供給回路に使
用されており、インバータタイプの伝達関数ＶＳ＝ｆ　
　（ＶＳ）をもつ様々な回路の実施例を示す図である。第５図は、第２図、第３図、第４図の回路の伝達関数ｖ
、＝ｒ　　（Ｖりを示すグラフである。第６図は、電圧供給回路の各ノードにおける電圧を時間
の関数として示したグラフである。（主な参照番号）１．２．３．４．５・　・ノード、Ａ・・電源端子、Ｃ・・インバータタイプの伝達関数ＶＳ＝ｆ　　（ＶＥ
）をもつ回路、０１〜Ｃ５・コンデンサ、Ｄ１〜Ｄ３、Ｔ１〜Ｔｌｌ・Ｍ・・グラウンド端子、トランジスタ、・出力端子代理人

Claims

【特許請求の範囲】

（１）ＭＯＳ集積回路をスタートさせるための電圧印加
回路であって、 −電源電圧が印加される電源端子と、グラウンド端子と
、この集積回路への電圧供給をイネーブルまたはディス
エーブルにする出力端子と、−上記グラウンド端子と上
記電圧印加回路の第１のノードの間に接続されており、
電荷が上記電源端子と上記第１のノードの間に接続され
たｐ型トランジスタによって制御される第１のコンデン
サと、 −入力端子が上記第１のノードに接続された閾値電圧可
変インバータゲートと、 −このゲートインバータの出力端子と上記出力端子の間
に接続されたインバータと、 −分圧回路に直列に接続されていて上記ｐ型トランジス
タを制御する電流源と、 −インバータタイプの伝達関数Ｖ＿Ｓ＝ｆ（Ｖ＿Ｅ）を
もち、上記インバータゲートの出力端子と上記電流源の
間に接続されていてこの電流源を制御する回路とを備え
る電圧印加回路。
（２）上記閾値電圧可変インバータゲートが、ゲートが
上記分圧回路の出力端子に接続された第２のトランジス
タを介して上記グラウンド端子に接続されたインバータ
からなることを特徴とする請求項１に記載の電圧印加回
路。
（３）上記第２のトランジスタと並列に接続された第３
のトランジスタをさらに備え、この第３のトランジスタ
のゲートが上記電圧印加回路の出力端子に接続されてい
ることを特徴とする請求項１に記載の電圧印加回路。
（４）上記分圧回路が、ダイオード接続の２つのＭＯＳ
トランジスタからなることを特徴とする請求項１に記載
の電圧印加回路。
（５）上記電流源がｐ型の第４のトランジスタからなる
ことを特徴とする請求項１に記載の電圧印加回路。
（６）インバータタイプの伝達関数Ｖ＿Ｓ＝ｆ（Ｖ＿Ｅ
）をもつ上記回路が、単一のインバータからなることを
特徴とする請求項１に記載の電圧印加回路。
（７）インバータタイプの伝達関数Ｖ＿Ｓｆ（Ｖ＿Ｅ）
をもつ上記回路が、ｐ型の第５のトランジスタとｎ型の
第６のトランジスタの間にダイオード接続されたトラン
ジスタを備えるインバータからなり、このインバータの
出力端子は、ｐ型の第５のトランジスタとｎ型の第６の
トランジスタの間に形成されたノードに接続されている
ことを特徴とする請求項１に記載の電圧印加回路。
（８）インバータタイプの伝達関数Ｖ＿Ｓ＝ｆ（Ｖ＿Ｅ
）をもつ上記回路が、上記電源端子とｐ型の第５のトラ
ンジスタの端子の間に直列に接続されたダイオード接続
のトランジスタとｎ型の第６のトランジスタからなり、
この回路の入力端子は、ゲートが上記電源端子に接続さ
れたｎ型の第７のトランジスタを介してｐ型の第５のト
ランジスタのゲートに接続されるとともに、ｎ型の第６
のトランジスタのゲートに直接に接続され、この回路の
出力端子は、ｐ型の第５のトランジスタとダイオード接
続の上記トランジスタの間に形成されたノードに接続さ
れていることを特徴とする請求項１に記載の電圧印加回
路。
（９）ｎ型の第７のトランジスタと第５のトランジスタ
のゲートの間に直列に接続されたコンデンサをさらに備
えることを特徴とする請求項８に記載の電圧印加回路。
（１０）上記分圧回路の出力端子と上記第１のノードの
間に接続された第１のコンデンサと、上記インバータゲ
ートの出力端子とインバータタイプの伝達関数Ｖ＿Ｓ＝
ｆ（Ｖ＿Ｅ）をもつ上記回路の間に接続された第２のコ
ンデンサと、上記電圧印加回路の出力端子と上記第３の
トランジスタのゲートの間に接続された第３のコンデン
サとをさらに備えることを特徴とする請求項１に記載の
電圧印加回路。
（１１）上記第１、第２、第３のコンデンサが、ｐ型ま
たはｎ型のＭＯＳトランジスタからなり、その２つの主
電極は短絡されており、ゲートは、ｐ型トランジスタに
対しては上記電源端子に接続され、ｎ型トランジスタに
対しては上記グラウンド端子に接続されていることを特
徴とする請求項１０に記載の電圧印加回路。