JP2017123606A - 送信装置 - Google Patents

送信装置 Download PDF

Info

Publication number
JP2017123606A
JP2017123606A JP2016002721A JP2016002721A JP2017123606A JP 2017123606 A JP2017123606 A JP 2017123606A JP 2016002721 A JP2016002721 A JP 2016002721A JP 2016002721 A JP2016002721 A JP 2016002721A JP 2017123606 A JP2017123606 A JP 2017123606A
Authority
JP
Japan
Prior art keywords
output
circuit
driver
test voltage
replication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016002721A
Other languages
English (en)
Other versions
JP6807642B2 (ja
Inventor
悠介 藤田
Yusuke Fujita
悠介 藤田
賢 三浦
Masaru Miura
賢 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2016002721A priority Critical patent/JP6807642B2/ja
Priority to PCT/JP2016/089070 priority patent/WO2017119390A1/ja
Priority to CN201680004102.8A priority patent/CN107148755B/zh
Priority to US15/535,262 priority patent/US10756769B2/en
Publication of JP2017123606A publication Critical patent/JP2017123606A/ja
Application granted granted Critical
Publication of JP6807642B2 publication Critical patent/JP6807642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体基板上に形成する際に必要面積を小さくすることができる送信装置を提供する。
【解決手段】送信装置１は、出力ドライバ１０、複製ドライバ２０、基準電圧生成部３０、第１選択部４０、第２選択部５０、比較部６０および制御部７０を備える。複製ドライバ２０は、出力ドライバ１０の複製であり、設定された抵抗値に応じた第１試験電圧Ｖ２１および第２試験電圧Ｖ２２を出力する。比較部６０は、第１選択部４０により選択された第１試験電圧Ｖ２１と第２選択部５０により選択された第１基準電圧Ｖ３１とを大小比較し、第１選択部４０により選択された第２試験電圧Ｖ２２と第２選択部５０により選択された第２基準電圧Ｖ３２とを大小比較する。
【選択図】図３

Description

本発明は、送信装置に関するものである。
ＳＳＴ（Source Series Termination）は、送信装置側の出力ドライバと終端抵抗と信号線とが直列的に接続されていて、大振幅（例えば１０００ｍＶｄｐｐ）の信号を高速（例えば１０Ｇｂｐｓ以上）で送信することができる。ＳＳＴを採用する送信装置は、各々抵抗値が可変である第１出力回路と第２出力回路との接続点から信号を出力する出力ドライバを備えており、この出力ドライバの出力インピーダンスが可変である。
また、この送信装置は複製ドライバをも備える。この複製ドライバは、第１出力回路の複製である第１複製回路と、第２出力回路の複製である第２複製回路とを含んでおり、第１複製回路において設定された抵抗値に応じた第１試験電圧を出力することができ、また、第２複製回路において設定された抵抗値に応じた第２試験電圧を出力することができる。
そして、この送信装置は、第１複製回路および第２複製回路それぞれの抵抗値を調整して、第１試験電圧および第２試験電圧それぞれを目標値または目標範囲内とする制御を行い、第１出力回路および第２出力回路それぞれの抵抗値を調整する。これにより、出力ドライバの出力インピーダンスを目標値または目標範囲内とすることができる（特許文献１，２参照）。
欧州特許第１４７１７０２号明細書 特開２００７−１２１２８８号公報
Dan Froelich、"PCI Express2.0 Electrical Specification Overview"、［online］、２００６年、PCI-SIG December PCIeTechnical Seminar、［平成２８年１月８日検索］、インターネット<http://kavi.pcisig.com/developers/main/training_materials/get_document?doc_id=702b61353658afc7f66d880868b6b70f6d11e759> 鈴木克彦、"PCI Expressの規格動向と測定ソリューション"、［online］、２０１５年６月２４日、［平成２８年１月８日検索］、インターネット<http://info.tek.com/rs/584-WPH-840/images/F-3_TIF2015_PCIe.pdf>
本発明者は、ＳＳＴにおいて通信の高速化を図ろうとしたときに、ＳＳＴを採用する送信装置を半導体基板上に形成する際に必要面積が大きくなりコスト高となる場合があることを見出した。本発明は、上記問題点を解消する為になされたものであり、半導体基板上に形成する際に必要面積を小さくすることができる送信装置を提供することを目的とする。
本発明の送信装置は、(1) 第１電位端と出力端との間に設けられ抵抗値が可変である第１出力回路と、第２電位端と出力端との間に設けられ抵抗値が可変である第２出力回路とを含み、出力端から信号を出力する出力ドライバと、(2) 第１出力回路の複製である第１複製回路と、第２出力回路の複製である第２複製回路とを含み、第１複製回路において設定された抵抗値に応じた第１試験電圧を出力し、第２複製回路において設定された抵抗値に応じた第２試験電圧を出力する複製ドライバと、(3) 複数の基準電圧を出力する基準電圧生成部と、(4) 複製ドライバから出力される第１試験電圧および第２試験電圧のうちの一方を選択して出力する第１選択部と、(5) 基準電圧生成部から出力される複数の基準電圧のうちの何れかの基準電圧を選択して出力する第２選択部と、(6) 第１選択部により選択されて出力された第１試験電圧と第２選択部により選択されて出力された第１基準電圧とを大小比較して当該比較結果を表す第１比較結果信号を出力し、第１選択部により選択されて出力された第２試験電圧と第２選択部により選択されて出力された第２基準電圧とを大小比較して当該比較結果を表す第２比較結果信号を出力する比較部と、(7) 比較部から出力される第１比較結果信号および第２比較結果信号に基づいて、第１複製回路および第２複製回路それぞれの抵抗値を調整して、第１試験電圧を第１基準電圧に応じた目標値または目標範囲内とするとともに、第２試験電圧を第２基準電圧に応じた目標値または目標範囲内とする制御を行い、第１出力回路および第２出力回路それぞれの抵抗値を調整する制御部と、を備える。
本発明の送信装置において、複製ドライバは、第１複製回路と第２複製回路との間に基準抵抗器が設けられ、第１複製回路と基準抵抗器との接続点から第１試験電圧を出力し、第２複製回路と基準抵抗器との接続点から第２試験電圧を出力するのが好適である。
本発明の送受信システムは、上記の本発明の送信装置と、この送信装置から出力された信号を受信する受信装置と、を備える。
本発明の送信装置は、半導体基板上に形成する際に必要面積を小さくすることができる。
図１は、出力ドライバ１０の構成を示す図である。 図２は、複製ドライバ２０の構成を示す図である。 図３は、送信装置１および受信装置２を備える送受信システム１の構成を示す図である。 図４は、出力ドライバ１０のスライス１５の第１構成例を示す図である。 図５は、出力ドライバ１０のスライス１５の第２構成例を示す図である。 図６は、複製ドライバ２０のスライス２５の構成例を示す図である。 図７は、出力ドライバ１０のスライス１５の第３構成例を示す図である。 図８は、出力ドライバ１０のスライス１５の第４構成例を示す図である。 図９は、複製ドライバ２０のスライス２５の構成例を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
先ず、本発明者が本発明を想到するに至った経緯について説明し、その後に実施形態の送信装置の構成について説明する。
図１は、出力ドライバ１０の構成を示す図である。ＳＳＴによる送信装置の出力ドライバ１０は、第１単位回路１３および第２単位回路１４を含む構成を１つの単位（スライス１５）として、複数のスライス１５が互いに並列的に接続されている。複数のスライス１５それぞれにおいて、第１単位回路１３は第１電位端（電源電位端Ｖdd）と出力端１６との間に設けられ、第２単位回路１４は第２電位端（接地電位端Ｖss）と出力端１６との間に設けられている。第１単位回路１３および第２単位回路１４は一部回路を共有する場合がある。出力ドライバ１０は、出力端１６から信号を出力することができる。
第１出力回路１１は、複数のスライス１５それぞれの第１単位回路１３を含んで構成され、電源電位端Ｖddと出力端１６との間に設けられており、複数の第１単位回路１３のうち駆動される第１単位回路１３の数が調整されることで抵抗値が可変である。また、第２出力回路１２は、複数のスライス１５それぞれの第２単位回路１４を含んで構成され、接地電位端Ｖssと出力端１６との間に設けられており、複数の第２単位回路１４のうち駆動される第２単位回路１４の数が調整されることで抵抗値が可変である。すなわち、複数のスライス１５のうち駆動されるスライス１５の数が調整されることで、出力ドライバ１０の出力インピーダンスが調整され得る。
図２は、複製ドライバ２０の構成を示す図である。複製ドライバ２０は、出力ドライバ１０の出力インピーダンスを校正する為に用いられる。複製ドライバ２０は、第１単位回路２３および第２単位回路２４を含む構成を１つの単位（スライス２５）として、複数のスライス２５が互いに並列的に接続されている。複製ドライバ２０の第１単位回路２３は、出力ドライバ１０の第１単位回路１３の複製である。複製ドライバ２０の第２単位回路２４は、出力ドライバ１０の第２単位回路１４の複製である。
第１複製回路２１は、複数のスライス２５それぞれの第１単位回路２３を含んで構成され、複数の第１単位回路２３のうち駆動される第１単位回路２３の数が調整されることで抵抗値が可変である。複製ドライバ２０の第１複製回路２１は、出力ドライバ１０の第１出力回路１１の複製である。
第２複製回路２２は、複数のスライス２５それぞれの第２単位回路２４を含んで構成され、複数の第２単位回路２４のうち駆動される第２単位回路２４の数が調整されることで抵抗値が可変である。複製ドライバ２０の第２複製回路２２は、出力ドライバ１０の第２出力回路１２の複製である。
第１複製回路２１と第２複製回路２２との間に基準抵抗器２６が設けられる。第１複製回路２１と基準抵抗器２６との接続点の電圧を第１試験電圧Ｖ２１とし、第２複製回路２２と基準抵抗器２６との接続点の電圧を第２試験電圧Ｖ２２とする。これら第１試験電圧Ｖ２１および第２試験電圧Ｖ２２は、第１複製回路２１および第２複製回路２２それぞれの抵抗値に応じた値であり、複数のスライス２５のうち駆動されるスライス２５の数に応じた値である。
そこで、ＳＳＴによる送信装置では、複製ドライバ２０の第１複製回路２１および第２複製回路２２それぞれの抵抗値を調整して、第１試験電圧Ｖ２１および第２試験電圧Ｖ２２それぞれを目標値または目標範囲内とする制御を行う。そして、出力ドライバ１０の第１出力回路１１および第２出力回路１２それぞれの抵抗値を同様に調整することにより、出力ドライバ１０の出力インピーダンスを目標値または目標範囲内とすることができる。
特許文献１，２に開示された従来の送信装置は、複製ドライバ２０から出力される第１試験電圧Ｖ２１および第２試験電圧Ｖ２２それぞれを目標値または目標範囲内とする制御を行うために、第１試験電圧Ｖ２１を第１基準電圧と大小比較する第１比較部と、第２試験電圧Ｖ２２を第２基準電圧と大小比較する第２比較部とを備える。すなわち、従来の送信装置は２つの比較部を備える。
ところで、ＳＳＴによる送信装置においてPCI Express（登録商標）のGen3以上に対応しようとすると、出力ドライバは、約４０種類ものＦＦＥ（Feed ForwardEqualizer）強度を実現する必要がある。ＦＦＥ強度は、出力ドライバの出力端に接続される伝送路の歪を予め補償するための前置歪を与えた出力電圧の強度を指し、プリエンファシスまたはデエンファシスとプリシュートとを組み合わせることで実現される（非特許文献１，２参照）。
それ故、PCI ExpressのGen3以上に対応する出力ドライバは、多くの種類の出力電圧を出せるようにするとともに、出力インピーダンスを目標値または目標範囲内とするために、スライス数が増える傾向にある。
その一方で、PCI Expressの次世代のGen4に対応するには、出力ドライバは、１６Ｇｂｐｓという高速で動作する必要があり（非特許文献２参照）、負荷容量が大きくなりがちである。それ故、負荷容量の増加を抑制するために、出力ドライバおよび複製ドライバそれぞれのスライス数の増加の抑制が望まれる。
スライス数を少なくすると、送信装置を半導体基板上に形成する際に出力ドライバおよび複製ドライバそれぞれの必要面積が小さくなるから、コスト安となることが期待されるところである。しかし、本発明者の知見によれば、全体の必要面積が大きくなり、コスト高になることが明らかとなった。このことについて以下に更に説明する。
出力ドライバおよび複製ドライバそれぞれのスライス数が少ないと、出力ドライバの設定可能な出力インピーダンスの分解能が粗くならざるを得ず、また、複製ドライバから出力される試験電圧の分解能も粗くならざるを得ない。このような場合において、複製ドライバから出力される試験電圧と基準電圧とを比較部により大小比較するときに、基準電圧が１つのみであると、試験電圧が基準電圧より大きいか否かの判断しかできず、出力ドライバの出力インピーダンスが要求仕様を満たさない場合がある。
これに対して、基準電圧が２つであると、これら２つの基準電圧の間に試験電圧が位置するか否かを比較部により判断することができるので、この点では好ましい。しかし、複製ドライバから出力される試験電圧の分解能が粗いので、２つの基準電圧の間の差を大きくする必要がある。そうすると、出力ドライバの出力インピーダンスの要求仕様の上限値および下限値と２つの基準電圧との間のマージンが小さくなるので、比較部は高精度であること（すなわち、ばらつきが小さく、分解能が高いこと）が要求される。
このような高精度の比較部は、半導体基板上に形成する際の必要面積が大きい。例えば、特許文献１に開示された３Ｇｂｐｓ程度の送信レートが想定された送信装置と比べると、１６Ｇｂｐｓの送信レートで動作する送信装置では比較部の必要面積は飛躍的に大きくならざるを得ない。本発明者による実際の設計例では、複製ドライバの面積より比較部の面積が大きくなる場合があった。
以上のように、PCI ExpressのGen4等に対応する為に高速化を図ろうとすると、負荷容量の増加を抑制するために、出力ドライバおよび複製ドライバそれぞれのスライス数の増加の抑制が望まれる。この点では、送信装置を半導体基板上に形成する際に出力ドライバおよび複製ドライバそれぞれの必要面積が小さくなる点で好ましい。しかし、出力ドライバの設定可能な出力インピーダンスの分解能が粗くならざるを得ず、また、複製ドライバから出力される試験電圧の分解能も粗くならざるを得ないことから、比較部は高精度であることが要求され、比較部の必要面積は大きくなる。したがって、これら出力ドライバ，複製ドライバおよび比較部等を備える送信装置を半導体基板上に形成する際に全体の必要面積が大きくなりコスト高となる場合がある。半導体製造プロセスの微細化が進むほど、このような問題は顕著になる。
本発明は、以上のような本発明者の知見に基づいて為されたものである。図３は、送信装置１および受信装置２を備える送受信システム１００の構成を示す図である。本実施形態の送信装置１は、出力ドライバ１０、複製ドライバ２０、基準電圧生成部３０、第１選択部４０、第２選択部５０、比較部６０および制御部７０を備える。
出力ドライバ１０は、図１に示された構成を有し、受信装置２へ送出すべき信号Tx_dataを出力端１６から出力する。複製ドライバ２０は、図２に示された構成を有し、基準抵抗器２６とともに出力ドライバ１０の出力インピーダンスを校正する為に用いられる。
基準電圧生成部３０は複数の基準電圧を出力する。基準電圧生成部３０は、電源電位端Ｖddと接地電位端Ｖssとの間に直列的に設けられた複数の抵抗器を含む構成とすることができ、これらの複数の抵抗器により抵抗分割されて生成される基準電位を出力することができる。
第１選択部４０は、複製ドライバ２０から出力される第１試験電圧Ｖ２１および第２試験電圧Ｖ２２のうちの一方を選択して比較部６０へ出力する。第２選択部５０は、基準電圧生成部３０から出力される複数の基準電圧のうちの何れかの基準電圧を選択して比較部６０へ出力する。
比較部６０は、第１選択部４０により選択されて出力された第１試験電圧Ｖ２１と、第２選択部５０により選択されて出力された第１基準電圧Ｖ３１とを大小比較して、当該比較結果を表す第１選択結果信号を出力する。また、比較部６０は、第１選択部４０により選択されて出力された第２試験電圧Ｖ２２と、第２選択部５０により選択されて出力された第２基準電圧Ｖ３２とを大小比較して、当該比較結果を表す第２選択結果信号を出力する。
比較部６０は、１つのみ設けられている。比較部６０は、第１試験電圧Ｖ２１と第１基準電圧Ｖ３１との大小比較と、第２試験電圧Ｖ２２と第２基準電圧Ｖ３２との大小比較とを、時分割で行う。なお、第１試験電圧Ｖ２１と比較される第１基準電圧Ｖ３１は、１つの値であってもよいが、２つの値であってもよい。第２試験電圧Ｖ２２と比較される第２基準電圧Ｖ３２も、１つの値であってもよいが、２つの値であってもよい。各試験電圧と比較される基準電圧が２つであると、これら２つの基準電圧の間に試験電圧が位置するか否かを比較部により判断することができるので好ましい。
制御部７０は、第１選択部４０、第２選択部５０および比較部６０それぞれの動作を制御する。また、制御部７０は、比較部６０から出力される第１比較結果信号および第２比較結果信号に基づいて、複製ドライバ２０の第１複製回路２１および第２複製回路２２それぞれの抵抗値を調整して、第１試験電圧Ｖ２１を第１基準電圧Ｖ３１に応じた目標値または目標範囲内とするとともに、第２試験電圧Ｖ２２を第２基準電圧Ｖ３２に応じた目標値または目標範囲内とする制御を行う。そして、制御部７０は、出力ドライバ１０の第１出力回路１１および第２出力回路１２それぞれの抵抗値を同様に調整することにより、出力ドライバ１０の出力インピーダンスを目標値または目標範囲内とすることができる。
次に、出力ドライバ１０のスライス１５および複製ドライバ２０のスライス２５それぞれの構成例について説明する。なお、出力ドライバ１０および複製ドライバ２０それぞれの構成は、以下に説明するものに限定されるものではなく、他の態様も可能である。
図４は、出力ドライバ１０のスライス１５の第１構成例を示す図である。図５は、出力ドライバ１０のスライス１５の第２構成例を示す図である。図６は、複製ドライバ２０のスライス２５の構成例を示す図である。図６に示される複製ドライバ２０のスライス２５は、出力ドライバ１０のスライス１５の第１構成例および第２構成例の複製である。
図４に示される出力ドライバ１０のスライス１５の第１構成例では、第１単位回路１３は、第１電位端（電源電位端Ｖdd）と出力端１６との間に、スイッチ８５、ＰＭＯＳトランジスタ８３および抵抗器８１が直列的に設けられている。第２単位回路１４は、第２電位端（接地電位端Ｖss）と出力端１６との間に、スイッチ８６、ＮＭＯＳトランジスタ８４および抵抗器８２が直列的に設けられている。
図５に示される出力ドライバ１０のスライス１５の第２構成例では、第１単位回路１３は、第１電位端（電源電位端Ｖdd）と出力端１６との間に、スイッチ８５、ＰＭＯＳトランジスタ８３および抵抗器８０が直列的に設けられている。第２単位回路１４は、第２電位端（接地電位端Ｖss）と出力端１６との間に、スイッチ８６、ＮＭＯＳトランジスタ８４および抵抗器８０が直列的に設けられている。すなわち、第１構成例では第１単位回路１３および第２単位回路１４それぞれが別個に抵抗器８１，８２を含むのに対して、第２構成例では第１単位回路１３および第２単位回路１４は抵抗器８０を共有している。
第１構成例および第２構成例の双方において、スイッチ８５は、制御部７０からスライス毎に与えられる制御信号CTL1のレベルに応じて開閉状態が設定される。スイッチ８６は、制御部７０からスライス毎に与えられる制御信号CTL2のレベルに応じて開閉状態が設定される。スイッチ８５，８６は、単一のＭＯＳトランジスタにより構成することができ、また、トランスファーゲートにより構成することもできる。ＰＭＯＳトランジスタ８３およびＮＭＯＳトランジスタ８４それぞれのゲートには、受信装置２へ送出すべき信号Tx_dataが入力される。
出力ドライバ１０に含まれる複数のスライス１５のうち、制御部７０から与えられる制御信号CTL1，CTL2によりスイッチ８５，８６が閉じているスライス１５は、信号Tx_dataを出力することができる。一方、スイッチ８５，８６が開いているスライス１５は、信号Tx_dataを出力することができず、第１単位回路１３と第２単位回路１４との接続点がハイインピーダンス状態となる。このように、出力ドライバ１０に含まれる複数のスライス１５それぞれのスイッチ８５，８６に与える制御信号CTL1，CTL2のレベルによって、複数のスライス１５のうち駆動されるスライス１５の数が調整され、出力ドライバ１０の出力インピーダンスが調整され得る。
図６に示される複製ドライバ２０のスライス２５の構成例では、第１単位回路１３の複製である第１単位回路２３、および、第２単位回路１４の複製である第２単位回路２４が設けられている。スイッチ８５は、制御部７０からスライス毎に与えられる制御信号CTL1のレベルに応じて開閉状態が設定される。スイッチ８６は、制御部７０からスライス毎に与えられる制御信号CTL2のレベルに応じて開閉状態が設定される。ＰＭＯＳトランジスタ８３およびＮＭＯＳトランジスタ８４の双方はオン状態とされている。第１単位回路２３と第２単位回路２４との間に基準抵抗器２６が設けられる。
複製ドライバ２０に含まれる複数のスライス２５のうち、制御部７０から与えられる制御信号CTL1，CTL2によりスイッチ８５，８６が閉じているスライス２５は、電源電位端Ｖddから基準抵抗器２６を経て接地電位端Ｖssへ電流が流れる。一方、スイッチ８５，８６が開いているスライス２５は、電流が流れず、第１単位回路２３と第２単位回路２４との接続点がハイインピーダンス状態となる。このように、複製ドライバ２０に含まれる複数のスライス２５それぞれのスイッチ８５，８６に与える制御信号CTL1，CTL2のレベルによって、複数のスライス２５のうち駆動されるスライス２５の数が調整され、第１試験電圧Ｖ２１および第２試験電圧Ｖ２２が変化する。
図７は、出力ドライバ１０のスライス１５の第３構成例を示す図である。図８は、出力ドライバ１０のスライス１５の第４構成例を示す図である。図９は、複製ドライバ２０のスライス２５の構成例を示す図である。図９に示される複製ドライバ２０のスライス２５は、出力ドライバ１０のスライス１５の第３構成例および第４構成例の複製である。
前述の図４〜図６の構成例では、制御信号CTL1，CTL2のレベルに基づくスイッチ８５，８６の開閉状態により、各スライス１５，２５を駆動するか否かが設定された。これに対して、図７〜図９の構成例では、制御信号CTL1，CTL2のレベルに基づくゲート回路８７，８８の出力レベルにより、各スライス１５，２５を駆動するか否かが設定される。
図７または図８に示される出力ドライバ１０のスライス１５においては、第１ゲート回路８７は、制御信号CTL1のレベルによって、ＰＭＯＳトランジスタ８３のゲートに与えられる信号を送信信号Tx_dataおよびハイレベルの何れかとすることができる。第２ゲート回路８８は、制御信号CTL2のレベルによって、ＮＭＯＳトランジスタ８４のゲートに与えられる信号を送信信号Tx_dataおよびローレベルの何れかとすることができる。
出力ドライバ１０に含まれる複数のスライス１５のうち、制御部７０から与えられる制御信号CTL1，CTL2によりＰＭＯＳトランジスタ８３およびＮＭＯＳトランジスタ８４それぞれのゲートに信号Tx_dataが入力されるスライス１５は、信号Tx_dataを出力することができる。一方、ＰＭＯＳトランジスタ８３のゲートにハイレベルが与えられ且つＮＭＯＳトランジスタ８４のゲートにローレベルが与えられるスライス１５は、信号Tx_dataを出力することができず、第１単位回路１３と第２単位回路１４との接続点がハイインピーダンス状態となる。このように、出力ドライバ１０に含まれる複数のスライス１５それぞれの第１ゲート回路８７および第２ゲート回路８８に与える制御信号CTL1，CTL2のレベルによって、複数のスライス１５のうち駆動されるスライス１５の数が調整され、出力ドライバ１０の出力インピーダンスが調整され得る。
図９に示される複製ドライバ２０のスライス２５においては、第１ゲート回路８７は、制御信号CTL1のレベルによって、ＰＭＯＳトランジスタ８３のゲートに与えられる信号をローレベルおよびハイレベルの何れかとすることができる。第２ゲート回路８８は、制御信号CTL2のレベルによって、ＮＭＯＳトランジスタ８４のゲートに与えられる信号をハイレベルおよびローレベルの何れかとすることができる。
複製ドライバ２０に含まれる複数のスライス２５のうち、制御部７０から与えられる制御信号CTL1，CTL2によりＰＭＯＳトランジスタ８３のゲートにローレベルが与えられ且つＮＭＯＳトランジスタ８４のゲートにハイレベルが与えられるスライス２５は、電源電位端Ｖddから基準抵抗器２６を経て接地電位端Ｖssへ電流が流れる。一方、ＰＭＯＳトランジスタ８３のゲートにハイレベルが与えられ且つＮＭＯＳトランジスタ８４のゲートにローレベルが与えられるスライス２５は、電流が流れず、第１単位回路２３と第２単位回路２４との接続点がハイインピーダンス状態となる。このように、複製ドライバ２０に含まれる複数のスライス２５それぞれの第１ゲート回路８７および第２ゲート回路８８に与える制御信号CTL1，CTL2のレベルによって、複数のスライス２５のうち駆動されるスライス２５の数が調整され、第１試験電圧Ｖ２１および第２試験電圧Ｖ２２が変化する。
従来例では、高速化を図ろうとしたときに、負荷容量の増加を抑制するために、出力ドライバおよび複製ドライバそれぞれのスライス数を少なくすると、比較部の面積が大きくなり、送信装置の全体としても面積が大きくなる問題点があった。これに対して、比較部を１つのみ設ければよいので、面積を小さくすることができ、また、コストや消費電力を低減することもできる。
１…送信装置、２…受信装置、１０…出力ドライバ、１１…第１出力回路、１２…第２出力回路、１３…第１単位回路、１４…第２単位回路、１５…スライス、１６…出力端、２０…複製ドライバ、２１…第１複製回路、２２…第２複製回路、２３…第１単位回路、２４…第２単位回路、２５…スライス、２６…基準抵抗器、３０…基準電圧生成部、４０…第１選択部、５０…第２選択部、６０…比較部、７０…制御部、８０〜８２…抵抗器、８３…ＰＭＯＳトランジスタ、８４…ＮＭＯＳトランジスタ、８５，８６…スイッチ、８７…第１ゲート回路、８８…第２ゲート回路、１００…送受信システム。

Claims (3)

  1. 第１電位端と出力端との間に設けられ抵抗値が可変である第１出力回路と、第２電位端と前記出力端との間に設けられ抵抗値が可変である第２出力回路とを含み、前記出力端から信号を出力する出力ドライバと、
    前記第１出力回路の複製である第１複製回路と、前記第２出力回路の複製である第２複製回路とを含み、前記第１複製回路において設定された抵抗値に応じた第１試験電圧を出力し、前記第２複製回路において設定された抵抗値に応じた第２試験電圧を出力する複製ドライバと、
    複数の基準電圧を出力する基準電圧生成部と、
    前記複製ドライバから出力される第１試験電圧および第２試験電圧のうちの一方を選択して出力する第１選択部と、
    前記基準電圧生成部から出力される複数の基準電圧のうちの何れかの基準電圧を選択して出力する第２選択部と、
    前記第１選択部により選択されて出力された第１試験電圧と前記第２選択部により選択されて出力された第１基準電圧とを大小比較して当該比較結果を表す第１比較結果信号を出力し、前記第１選択部により選択されて出力された第２試験電圧と前記第２選択部により選択されて出力された第２基準電圧とを大小比較して当該比較結果を表す第２比較結果信号を出力する比較部と、
    前記比較部から出力される第１比較結果信号および第２比較結果信号に基づいて、前記第１複製回路および前記第２複製回路それぞれの抵抗値を調整して、前記第１試験電圧を前記第１基準電圧に応じた目標値または目標範囲内とするとともに、前記第２試験電圧を前記第２基準電圧に応じた目標値または目標範囲内とする制御を行い、前記第１出力回路および前記第２出力回路それぞれの抵抗値を調整する制御部と、
    を備える送信装置。
  2. 前記複製ドライバは、前記第１複製回路と前記第２複製回路との間に基準抵抗器が設けられ、前記第１複製回路と前記基準抵抗器との接続点から前記第１試験電圧を出力し、前記第２複製回路と前記基準抵抗器との接続点から前記第２試験電圧を出力する、請求項１に記載の送信装置。
  3. 請求項１または２に記載の送信装置と、この送信装置から出力された信号を受信する受信装置と、を備える送受信システム。
JP2016002721A 2016-01-08 2016-01-08 送信装置 Active JP6807642B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016002721A JP6807642B2 (ja) 2016-01-08 2016-01-08 送信装置
PCT/JP2016/089070 WO2017119390A1 (ja) 2016-01-08 2016-12-28 送信装置およびそれを含む送受信システム
CN201680004102.8A CN107148755B (zh) 2016-01-08 2016-12-28 发送装置以及包含该发送装置的收发系统
US15/535,262 US10756769B2 (en) 2016-01-08 2016-12-28 Transmitter and transmission/reception system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016002721A JP6807642B2 (ja) 2016-01-08 2016-01-08 送信装置

Publications (2)

Publication Number Publication Date
JP2017123606A true JP2017123606A (ja) 2017-07-13
JP6807642B2 JP6807642B2 (ja) 2021-01-06

Family

ID=59274208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016002721A Active JP6807642B2 (ja) 2016-01-08 2016-01-08 送信装置

Country Status (4)

Country Link
US (1) US10756769B2 (ja)
JP (1) JP6807642B2 (ja)
CN (1) CN107148755B (ja)
WO (1) WO2017119390A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446955B (zh) * 2020-05-07 2023-07-14 江苏集萃智能集成电路设计技术研究所有限公司 预编码型摆幅可控的低功耗sst驱动器

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162915A (ja) * 1988-12-16 1990-06-22 Rohm Co Ltd ウィンドウコンパレータ
JPH10104281A (ja) * 1996-09-26 1998-04-24 Matsushita Electric Works Ltd ウインドコンパレータ回路
JP2001503943A (ja) * 1996-11-12 2001-03-21 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 出力バッファ回路
JP2001119441A (ja) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd データ送信回路、データ受信回路及びデータ送受信システム
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
JP2004128759A (ja) * 2002-10-01 2004-04-22 Yamaha Corp ウィンドウコンパレータ
JP2006074213A (ja) * 2004-08-31 2006-03-16 Nec Micro Systems Ltd 終端抵抗調整回路
US20060087339A1 (en) * 2004-10-11 2006-04-27 Chung Hoe-Ju Impedance adjustment circuits and methods using replicas of variable impedance circuits
JP2008017475A (ja) * 2006-06-30 2008-01-24 Hynix Semiconductor Inc データ入出力ドライバのインピーダンスを調整可能な半導体装置
JP2009005158A (ja) * 2007-06-22 2009-01-08 Nec Electronics Corp 半導体装置
JP2011211608A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp インピーダンス調整回路及びその制御方法
JP2012175416A (ja) * 2011-02-22 2012-09-10 Elpida Memory Inc 半導体装置
JP2014230091A (ja) * 2013-05-22 2014-12-08 富士通株式会社 抵抗調整回路、及び、抵抗調整方法
JP2015076655A (ja) * 2013-10-07 2015-04-20 マイクロン テクノロジー， インク． 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771097B1 (en) 2003-04-22 2004-08-03 Broadcom Corporation Series terminated CMOS output driver with impedance calibration
DE10351016B3 (de) 2003-10-31 2005-06-09 Infineon Technologies Ag Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
JPWO2006022132A1 (ja) 2004-08-23 2008-05-08 日本電気株式会社 高周波回路およびこれを用いた通信装置
US7522670B2 (en) * 2005-02-03 2009-04-21 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation
US7233177B2 (en) 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
US7368902B2 (en) 2005-10-28 2008-05-06 International Business Machines Corporation Impedance calibration for source series terminated serial link transmitter
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
JP5691158B2 (ja) * 2009-11-13 2015-04-01 ミツミ電機株式会社 出力電流検出回路および送信回路
JP2011223430A (ja) 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置
US20140126665A1 (en) 2012-11-06 2014-05-08 Ati Technologies Ulc Output driver with adjustable voltage swing

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162915A (ja) * 1988-12-16 1990-06-22 Rohm Co Ltd ウィンドウコンパレータ
JPH10104281A (ja) * 1996-09-26 1998-04-24 Matsushita Electric Works Ltd ウインドコンパレータ回路
JP2001503943A (ja) * 1996-11-12 2001-03-21 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 出力バッファ回路
JP2001119441A (ja) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd データ送信回路、データ受信回路及びデータ送受信システム
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
JP2004128759A (ja) * 2002-10-01 2004-04-22 Yamaha Corp ウィンドウコンパレータ
JP2006074213A (ja) * 2004-08-31 2006-03-16 Nec Micro Systems Ltd 終端抵抗調整回路
US20060087339A1 (en) * 2004-10-11 2006-04-27 Chung Hoe-Ju Impedance adjustment circuits and methods using replicas of variable impedance circuits
JP2008017475A (ja) * 2006-06-30 2008-01-24 Hynix Semiconductor Inc データ入出力ドライバのインピーダンスを調整可能な半導体装置
JP2009005158A (ja) * 2007-06-22 2009-01-08 Nec Electronics Corp 半導体装置
JP2011211608A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp インピーダンス調整回路及びその制御方法
JP2012175416A (ja) * 2011-02-22 2012-09-10 Elpida Memory Inc 半導体装置
JP2014230091A (ja) * 2013-05-22 2014-12-08 富士通株式会社 抵抗調整回路、及び、抵抗調整方法
JP2015076655A (ja) * 2013-10-07 2015-04-20 マイクロン テクノロジー， インク． 半導体装置

Also Published As

Publication number Publication date
US20180316366A1 (en) 2018-11-01
WO2017119390A1 (ja) 2017-07-13
JP6807642B2 (ja) 2021-01-06
CN107148755B (zh) 2020-12-11
CN107148755A (zh) 2017-09-08
US10756769B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US6894505B2 (en) Flexible interface for universal bus test instrument
US9513655B1 (en) Interface circuit with variable output swing and open termination mode for transmitting signals
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
US8519738B2 (en) Impedance calibration circuit and semiconductor apparatus using the same
US8786323B2 (en) Driver with resistance calibration capability
US10606788B2 (en) USB chipset
US20120032656A1 (en) Voltage regulator for impedance matching and pre-emphasis, method of regulating voltage for impedance matching and pre-emphasis, voltage mode driver including the voltage regulator, and voltage-mode driver using the method
US10057090B2 (en) Apparatus and method for transmitting data signal based on various transmission modes
CN114641928A (zh) 用于数据驱动器的校准电阻
US7656198B1 (en) Method and apparatus for providing a combination differential driver
TWI612771B (zh) 具有用於傳輸信號之可組態可變供應電壓之介面電路
JP2017123606A (ja) 送信装置
US20180234183A1 (en) Threshold adjustment compensation of asymmetrical optical noise
US8085008B2 (en) System for accounting for switch impendances
US9948293B1 (en) Transmitter driver circuits and methods
KR101148596B1 (ko) 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법
JP2015091092A (ja) ドライバ回路および半導体集積回路装置
KR101621844B1 (ko) 저전압 차동 신호 전송기
US20200235739A1 (en) High-speed signal driving device
KR20090006339A (ko) 송신 장치 및 이를 포함하는 전압 모드 인터페이스 시스템
US9705499B1 (en) System and method for interchangeable transmission driver output stage and low-power margining mode
US9838011B2 (en) Integrated circuit chip and its impedance calibration method
CN114564431B (zh) 混合型发射端驱动器及其应用方法
Tang et al. A 28 Gb/s 2-tap FFE source-series-terminated transmitter in 22 nm CMOS FDSOI

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6807642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250