JP2014230091A - 抵抗調整回路、及び、抵抗調整方法 - Google Patents

Abstract

【課題】任意の受信側の終端電圧に応じて抵抗値を調整できる抵抗調整回路、及び、抵抗調整方法を提供する。【解決手段】抵抗調整回路は、基準抵抗器と、前記基準抵抗器の一端に接続され、第１電圧を出力する第１電源と、前記基準抵抗器の他端に接続され、前記基準抵抗器を用いて設定される基準電流に基づく第１電流を出力する第１電流源と、前記第１電源の出力端子に一端が接続される第１可変抵抗部と、前記第１可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第１可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する制御部とを含む。【選択図】図５

Description

本発明は、抵抗調整回路、及び、抵抗調整方法に関する。

従来より、ＬＶＤＳ（Low Voltage Differential Signal)構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を付加した半導体集積回路装置がある。この半導体集積回路装置では、複数の出力回路の１つをダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとロウレベルを形成し、基準の出力ハイレベルとロウレベルとそれぞれ比較して所望の出力レベルになるように電流調整用ＭＯＳＦＥＴの制御信号を形成する。また、この半導体集積回路装置では、制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行う（例えば、特許文献１参照）。

また、従来より、半導体集積回路に内蔵されたパラメータ補正回路がある。このパラメータ補正回路では、電流供給回路と、可変パラメータと、複数のスイッチ回路と、電圧測定回路と、可変パラメータのパラメータ値を調整する調整回路とが半導体集積回路に備えられる。また、複数のスイッチ回路の何れか１個には、予めパラメータ値が判った基準パラメータが接続され、複数のスイッチ回路は、電流供給回路、基準パラメータ、可変パラメータ及び電圧測定回路間の電気的接続を切り換える。また、電圧測定回路は、電流供給回路から基準パラメータ及び可変パラメータに電流が各々供給された際に、基準パラメータ及び可変パラメータに生じる電圧を各々測定する。また、調整回路は、電圧測定回路により測定された基準パラメータ及び可変パラメータの電圧に基づいて、可変パラメータのパラメータ値を調整する（例えば、特許文献２参照）。

特開２０００−１３４０８２号公報 特開２００４−１９４３０４号公報

ところで、従来の半導体集積回路装置は、受信側の終端抵抗を調整する機構を含んでいない。

また、従来のパラメータ補正回路では、ミラー回路に一端が接続される可変抵抗素子の他端は接地されている。このように接地されている可変抵抗素子は、送信回路と受信回路が交流結合された送受信回路の受信回路側において、送信回路の電源電圧とは異なる任意の終端電圧が供給される状態では、可変抵抗素子の抵抗値を調整することが困難である。

そこで、任意の受信側の終端電圧に応じて抵抗値を調整できる抵抗調整回路、及び、抵抗調整方法を提供することを目的とする。

本発明の実施の形態の抵抗調整回路は、基準抵抗器と、前記基準抵抗器の一端に接続され、第１電圧を出力する第１電源と、前記基準抵抗器の他端に接続され、前記基準抵抗器を用いて設定される基準電流に基づく第１電流を出力する第１電流源と、前記第１電源の出力端子に一端が接続される第１可変抵抗部と、前記第１可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第１可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する制御部とを含む。

任意の受信側の終端電圧に応じて抵抗値を調整できる抵抗調整回路、及び、抵抗調整方法を提供することができる。

実施の形態１の抵抗調整回路を含むサーバ１０を示す図である。 実施の形態１の抵抗調整回路を含むＬＳＩ２０Ａ及び２０Ｂの境界の部分を示す図である。 実施の形態１の終端抵抗部９０Ａ、９０Ｂの回路構成を示す図である。 図３（Ａ）に示す終端抵抗部９０Ａの終端抵抗値の終端電圧ＶＤＲと信号電圧に対する依存性を示す図である。 実施の形態１の抵抗調整回路１００を示す図である。 抵抗調整回路１００の基準電流調整モード、受信側終端抵抗調整モード、及び送信側終端抵抗調整モードを選択し、実行する際の処理の流れを示す図である。 実施の形態１の抵抗調整回路１００の基準電流調整モードにおける接続関係を示す図である。 実施の形態１の抵抗調整回路１００の受信側終端抵抗調整モードにおける接続関係を示す図である。 実施の形態１の抵抗調整回路１００の送信側終端抵抗調整モードにおける接続関係を示す図である。 実施の形態２の抵抗調整回路２００を示す図である。 実施の形態２の終端抵抗部９０Ｃの回路構成を示す図である。 実施の形態２の抵抗調整回路２００の基準電流調整モードにおける接続関係を示す図である。 実施の形態２の抵抗調整回路２００の受信側終端抵抗調整モードにおける接続関係を示す図である。 実施の形態２の抵抗調整回路２００の送信側終端抵抗調整モードにおける接続関係を示す図である。

以下、本発明の抵抗調整回路、及び、抵抗調整方法を適用した実施の形態について説明する。

＜実施の形態１＞
図１は、実施の形態１の抵抗調整回路を含むサーバ１０を示す図である。

実施の形態１の抵抗調整回路を含むサーバ１０は、演算処理装置１１、制御装置１２、及び記憶装置１３を含む。演算処理装置１１、制御装置１２、及び記憶装置１３は、例えば、それぞれ独立したＬＳＩ（Large Scale Integrated circuit）によって実現される。

演算処理装置１１は、例えば、ＣＰＵ（Central Processing Unit：中央演算処理装置）である。演算処理装置１１は、内部回路１１Ａと高速シリアルインターフェース１１Ｂを有する。内部回路１１Ａは、例えば、マルチコアのような演算処理部であり、プログラムを実行することによって所定の演算処理を行う。

制御装置１２は、例えば、メモリコントローラ及びクロスバー等を含むチップセットである。制御装置１２は、高速シリアルインターフェース１２Ａ、内部回路１２Ｂ、及び高速シリアルインターフェース１２Ｃを有する。内部回路１２Ｂは、例えば、チップセットの制御部である。

記憶装置１３は、高速シリアルインターフェース１３Ａと記憶回路１３Ｂを有する。記憶回路１３Ｂは、例えば、ハードディスクである。

内部回路１１Ａ、１２Ｂ、及び記憶回路１３Ｂは、高速シリアルインターフェース１１Ｂ、１２Ａ、１２Ｃ、及び１３Ａを介して、データを伝送する。高速シリアルインターフェース１１Ｂ、１２Ａ、１２Ｃ、及び１３Ａは、高速かつ大容量でのデータの伝送を実現するために用いられており、Ｓｅｒｄｅｓ（Serializer/Deserializer）と呼ばれる。

実施の形態１の抵抗調整回路は、例えば、高速シリアルインターフェース１１Ｂ、１２Ａ、１２Ｃ、及び１３Ａに含まれている。

高速シリアルインターフェース１１Ｂ、１２Ａ、１２Ｃ、及び１３Ａは、高速なデジタル回路と高速／高精度なＣＭＯＳ(Complementary Metal Oxide Semiconductor)アナログ回路とで構築される。

ＣＭＯＳアナログ回路は、所望の回路の性能及び特性を満たすために、製造時のトランジスタ又は抵抗器等の素子のばらつきをＬＳＩチップの外部に取り付けた基準抵抗器と、ＬＳＩチップの外部から供給する基準電圧とに基づいて調整する機構を含む。

より具体的には、高速シリアルインターフェース１１Ｂ、１２Ａ、１２Ｃ、及び１３Ａは、アナログ回路の動作基準として使用する基準電流、送信側（Ｔｘ）の終端抵抗器、受信側（Ｒｘ）の終端抵抗器の抵抗値を調整する調整回路を含む。

このような調整回路は、ＬＳＩのチップ内に１個、又は、高速シリアルインターフェース回路内に１個設けられる。

なお、実施の形態１の抵抗調整回路は、サーバ１０に限らず、ＰＣ（Personal Computer）にも同様に用いられる。

図２は、実施の形態１の抵抗調整回路を含むＬＳＩ２０Ａ及び２０Ｂの境界の部分を示す図である。ＬＳＩ２０Ａ及び２０Ｂは、例えば、図１に示す演算処理装置１１及び制御装置１２、又は、制御装置１２及び記憶装置１３に相当する。

ＬＳＩ２０Ａ、２０Ｂは、それぞれ、高速シリアルインターフェース５０Ａ、５０Ｂを含む。高速シリアルインターフェース５０Ａ及び５０Ｂは、例えば、図１に示す高速シリアルインターフェース１１Ｂ及び１２Ａ、又は、高速シリアルインターフェース１２Ｃ及び１３Ａに相当する。

ここでは、一例として、ＬＳＩ２０Ａ及び２０Ｂが演算処理装置１１及び制御装置１２、又は、制御装置１２及び記憶装置１３に相当し、高速シリアルインターフェース５０Ａ及び５０Ｂが、高速シリアルインターフェース１１Ｂ及び１２Ａ、又は、高速シリアルインターフェース１２Ｃ及び１３Ａに相当する形態について説明する。

しかしながら、ＬＳＩ２０Ａ及び２０Ｂは、互いの間でデータを伝送する独立したＬＳＩであればよく、図１に示す演算処理装置１１及び制御装置１２、又は、制御装置１２及び記憶装置１３に限定されるものではない。

また、高速シリアルインターフェース５０Ａ及び５０Ｂは、高速シリアルインターフェース１１Ｂ及び１２Ａ、又は、高速シリアルインターフェース１２Ｃ及び１３Ａに限定されるものではなく、それぞれ、独立したＬＳＩに含まれ、ＬＳＩ同士の間におけるデータの送信又は受信を行うインターフェースであればよい。

高速シリアルインターフェース５０Ａと５０Ｂは、伝送線路８０で接続されている。伝送線路８０は、例えば、ＬＳＩ２０Ａ、２０Ｂが実装されるＰＣＢ(Printed Circuit Board)に形成されるバス、又は、ＬＳＩ２０Ａ、２０Ｂを含むパッケージに設けられるバスである。

高速シリアルインターフェース５０Ａは、ドライバ５１Ａ１、５１Ａ２、調整回路５２Ａ、レシーバ５３Ａ１、５３Ａ２、及びキャパシタ５４Ａ１、５４Ａ２を含む。

同様に、高速シリアルインターフェース５０Ｂは、ドライバ５１Ｂ１、５１Ｂ２、調整回路５２Ｂ、レシーバ５３Ｂ１、５３Ｂ２、及びキャパシタ５４Ｂ１、５４Ｂ２を含む。

実施の形態１の抵抗調整回路は、調整回路５２Ａ及び５２Ｂに含まれる。

高速シリアルインターフェース５０Ａ及び５０Ｂは、互いに同様の構成を有するため、ここでは、高速シリアルインターフェース５０Ａの構成について説明する。

ドライバ５１Ａ１は、バッファ６１Ａ１、及び、終端抵抗部６２Ａ１を含む。

バッファ６１Ａ１には、ＬＳＩ２０Ａの内部の処理部から送信データが入力される。送信データは、ＬＳＩ２０ＡからＬＳＩ２０Ｂに送信されるデータである。バッファ６１Ａ１は、送信データを差動形式のデータに変換し、一対の伝送線路８０を介して、高速シリアルインターフェース５０Ｂのレシーバ５３Ｂ１に送信データを伝送する。

終端抵抗部６２Ａ１は、バッファ６１Ａ１と一対の伝送線路８０との間から分岐して電源ＶＤＤとの間に直列に挿入される一対の可変抵抗器を含む。終端抵抗部６２Ａ１は、調整回路５２Ａから入力される送信調整コードに応じて、一対の可変抵抗器の抵抗値を調整し、バッファ６１Ａ１と、一対の伝送線路８０との間の伝送路の特性インピーダンスを目標値に設定する。特性インピーダンスの目標値は、典型的には５０Ωである。

ドライバ５１Ａ２は、バッファ６１Ａ２、及び、終端抵抗部６２Ａ２を含む。

バッファ６１Ａ２には、ＬＳＩ２０Ａの内部の処理部から送信データが入力される。送信データは、ＬＳＩ２０ＡからＬＳＩ２０Ｂに送信されるデータである。バッファ６１Ａ２は、送信データを差動形式のデータに変換し、一対の伝送線路８０を介して、高速シリアルインターフェース５０Ｂのレシーバ５３Ｂ２に送信データを伝送する。

終端抵抗部６２Ａ２は、バッファ６１Ａ２と一対の伝送線路８０との間から分岐して電源ＶＤＤとの間に直列に挿入される一対の可変抵抗器を含む。終端抵抗部６２Ａ２は、調整回路５２Ａから入力される送信調整コードに応じて、一対の可変抵抗器の抵抗値を調整し、バッファ６１Ａ２と、一対の伝送線路８０との間の伝送路の特性インピーダンスを目標値に設定する。特性インピーダンスの目標値は、典型的には５０Ωである。

調整回路５２Ａは、実施の形態１の抵抗調整回路を含み、終端抵抗部６２Ａ１、６２Ａ２、６４Ａ１、６４Ａ２にそれぞれ含まれる一対の可変抵抗器の抵抗値を調整する送信調整コード及び受信調整コードを出力する。ドライバ５１Ａ１、５１Ａ２と、レシーバ５３Ａ１、５３Ａ２とでは、可変抵抗器の抵抗値の調整度合が異なる場合があるため、調整回路５２Ａは、終端抵抗部６２Ａ１及び６２Ａ２と、終端抵抗部６４Ａ１及び６４Ａ２とに、それぞれ、送信回路用の送信調整コードと、受信回路用の受信調整コードを入力する。

なお、調整回路５２Ａには、基準抵抗器７０Ａが接続される。実施の形態１の抵抗調整回路は、基準抵抗器７０Ａに接続される。実施の形態１の抵抗調整回路の詳細については後述する。

レシーバ５３Ａ１は、受信回路６３Ａ１、及び、終端抵抗部６４Ａ１を含む。

受信回路６３Ａ１の一対の入力端子は、一対のキャパシタ５４Ａ１を介して、一対の伝送線路８０に接続されている。

受信回路６３Ａ１は、キャパシタ５４Ａ１及び伝送線路８０を介してＬＳＩ２０Ｂのドライバ５１Ｂ１からデータを受信する。受信データは、ＬＳＩ２０ＢからＬＳＩ２０Ａに送信されるデータである。受信回路６３Ａ１は、差動形式の受信データをシングルエンド形式のデータに変換し、ＬＳＩ２０Ａの内部の処理部に伝送する。

レシーバ５３Ａ１が、キャパシタ５４Ａ１を介して伝送線路８０に接続されているのは、レシーバ５３Ａ１と伝送線路８０を交流結合するためである。すなわち、レシーバ５３Ａ１は、ドライバ５１Ｂ１に対して交流的に結合されている。レシーバ５３Ａ１は、ドライバ５１Ｂ１から送信されるデータの交流成分のみを受信する。

レシーバ５３Ａ１がドライバ５１Ｂ１から受信するデータは、終端抵抗部６４Ａ１で所定の直流電圧に重畳される。

終端抵抗部６４Ａ１は、受信回路６３Ａ１と一対のキャパシタ５４Ａ１との間から分岐して電源ＶＤＲとの間に直列に挿入される一対の可変抵抗器を含む。終端抵抗部６４Ａ１は、調整回路５２Ａから入力される受信調整コードに応じて、一対の可変抵抗器の抵抗値を調整し、受信回路６３Ａ１と、一対の伝送線路８０との間のキャパシタ５４Ａ１を含む伝送路の特性インピーダンスを目標値に設定する。特性インピーダンスの目標値は、典型的には５０Ωである。

電源ＶＤＲの出力電圧ＶＤＲは、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２が最適な動作点（電圧）でデータを受信できる任意の電圧である。レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の最適な動作電圧と、ドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２の動作電圧（電源電圧ＶＤＤ）とは異なる。これは、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の最適な動作点と、ドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２の最適な動作点とが異なるためである。

レシーバ５３Ａ２は、受信回路６３Ａ２、及び、終端抵抗部６４Ａ２を含む。

受信回路６３Ａ２の一対の入力端子は、一対のキャパシタ５４Ａ２を介して、一対の伝送線路８０に接続されている。

受信回路６３Ａ２は、キャパシタ５４Ａ２及び伝送線路８０を介してＬＳＩ２０Ｂのドライバ５１Ｂ２からデータを受信する。受信データは、ＬＳＩ２０ＢからＬＳＩ２０Ａに送信されるデータである。受信回路６３Ａ２は、差動形式の受信データをシングルエンド形式のデータに変換し、ＬＳＩ２０Ａの内部の処理部に伝送する。

レシーバ５３Ａ２が、キャパシタ５４Ａ２を介して伝送線路８０に接続されているのは、レシーバ５３Ａ２と伝送線路８０を交流結合するためである。すなわち、レシーバ５３Ａ２は、ドライバ５１Ｂ２に対して交流的に結合されている。レシーバ５３Ａ２は、ドライバ５１Ｂ２から送信されるデータの交流成分のみを受信する。

レシーバ５３Ａ２がドライバ５１Ｂ２から受信するデータは、終端抵抗部６４Ａ２で所定の直流電圧に重畳される。

終端抵抗部６４Ａ２は、受信回路６３Ａ２と一対のキャパシタ５４Ａ２との間から分岐して電源ＶＤＲとの間に直列に挿入される一対の可変抵抗器を含む。終端抵抗部６４Ａ２は、調整回路５２Ａから入力される受信調整コードに応じて、一対の可変抵抗器の抵抗値を調整し、受信回路６３Ａ２と、一対の伝送線路８０との間のキャパシタ５４Ａ２を含む伝送路の特性インピーダンスを目標値に設定する。特性インピーダンスの目標値は、典型的には５０Ωである。

一対のキャパシタ５４Ａ１は、レシーバ５３Ａ１の受信回路６３Ａ１の一対の入力端子と、一対の伝送線路８０との間に、それぞれ直列に挿入されている。キャパシタ５４Ａ１は、受信回路６３Ａ１と伝送線路８０を交流的に結合している。すなわち、キャパシタ５４Ａ１は、レシーバ５３Ａ１とドライバ５１Ｂ１を交流的に結合している。キャパシタ５４Ａ１は、ドライバ５１Ｂ１から送信されるデータの交流成分のみをレシーバ５３Ａ１に伝送する。

一対のキャパシタ５４Ａ２は、レシーバ５３Ａ２の受信回路６３Ａ２の一対の入力端子と、一対の伝送線路８０との間に、それぞれ直列に挿入されている。キャパシタ５４Ａ２は、受信回路６３Ａ２と伝送線路８０を交流的に結合している。すなわち、キャパシタ５４Ａ２は、レシーバ５３Ａ２とドライバ５１Ｂ２を交流的に結合している。キャパシタ５４Ａ２は、ドライバ５１Ｂ２から送信されるデータの交流成分のみをレシーバ５３Ａ２に伝送する。

また、高速シリアルインターフェース５０Ｂのドライバ５１Ｂ１、５１Ｂ２、調整回路５２Ｂ、レシーバ５３Ｂ１、５３Ｂ２、及びキャパシタ５４Ｂ１、５４Ｂ２については、次の通りである。

ドライバ５１Ｂ１は、バッファ６１Ｂ１、及び、終端抵抗部６２Ｂ１を含む。

ドライバ５１Ｂ２、バッファ６１Ｂ２、及び、終端抵抗部６２Ｂ２を含む。

調整回路５２Ｂは、実施の形態１の抵抗調整回路を含み、終端抵抗部６２Ｂ１、６２Ｂ２、６４Ａ１、６４Ａ２に送信調整コード及び受信調整コードを出力する。調整回路５２Ａには、基準抵抗器７０Ｂが接続される。実施の形態１の抵抗調整回路は、基準抵抗器７０Ｂに接続される。実施の形態１の抵抗調整回路の詳細については後述する。

レシーバ５３Ｂ１は、受信回路６３Ｂ１、及び、終端抵抗部６４Ｂ１を含む。

レシーバ５３Ｂ２は、受信回路６３Ｂ２、及び、終端抵抗部６４Ｂ２を含む。

一対のキャパシタ５４Ｂ１は、レシーバ５３Ｂ１の受信回路６３Ｂ１の一対の入力端子と、一対の伝送線路８０との間に、それぞれ直列に挿入されている。

一対のキャパシタ５４Ｂ２は、レシーバ５３Ｂ２の受信回路６３Ｂ２の一対の入力端子と、一対の伝送線路８０との間に、それぞれ直列に挿入されている。

高速シリアルインターフェース５０Ｂのドライバ５１Ｂ１、５１Ｂ２、調整回路５２Ｂ、レシーバ５３Ｂ１、５３Ｂ２、及びキャパシタ５４Ｂ１、５４Ｂ２の回路構成は、高速シリアルインターフェース５０Ａのドライバ５１Ａ１、５１Ａ２、調整回路５２Ａ、レシーバ５３Ａ１、５３Ａ２、及びキャパシタ５４Ａ１、５４Ａ２の回路構成と同様である。

ドライバ５１Ｂ１、５１Ｂ２、調整回路５２Ｂ、レシーバ５３Ｂ１、５３Ｂ２、及びキャパシタ５４Ｂ１、５４Ｂ２の回路構成は、ドライバ５１Ａ１、５１Ａ２、調整回路５２Ａ、レシーバ５３Ａ１、５３Ａ２、及びキャパシタ５４Ａ１、５４Ａ２の添え字ＡをＢに置き換えたものである。

このため、高速シリアルインターフェース５０Ｂのドライバ５１Ｂ１、５１Ｂ２、調整回路５２Ｂ、レシーバ５３Ｂ１、５３Ｂ２、及びキャパシタ５４Ｂ１、５４Ｂ２の回路構成の説明は省略する。

上述のような高速シリアルインターフェース５０Ａ、５０Ｂは、それぞれ、調整回路５２Ａ及び５２Ｂを１つずつ含む。

調整回路５２Ａは、送信用の終端抵抗部６２Ａ１、６２Ａ２と同様の送信用の終端抵抗部を内部に含み、内部の送信用の終端抵抗部の抵抗値を調整する送信調整コードを送信用の終端抵抗部６２Ａ１、６２Ａ２に分配する。

また、調整回路５２Ａは、受信用の終端抵抗部６４Ａ１、６４Ａ２と同様の受信用の終端抵抗部を内部に含み、内部の受信用の終端抵抗部の抵抗値を調整する受信調整コードを受信用の終端抵抗部６４Ａ１、６４Ａ２に分配する。

同様に、調整回路５２Ｂは、送信用の終端抵抗部６２Ｂ１、６２Ｂ２と同様の送信用の終端抵抗部と、受信用の終端抵抗部６４Ａ１、６４Ａ２と同様の受信用の終端抵抗部とを内部に含む。調整回路５２Ｂは、内部の送信用及び受信用の終端抵抗部の抵抗値を調整する送信調整コード及び受信調整コードを、それぞれ、送信用の終端抵抗部６２Ａ１、６２Ａ２と受信用の終端抵抗部６４Ａ１、６４Ａ２とに分配する。

また、上述のような高速シリアルインターフェース５０Ａ、５０Ｂは、キャパシタ５４Ａ１、５４Ａ２、５４Ｂ１、５４Ｂ２を用いて、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２を伝送線路８０に交流的に結合している。

高速シリアルインターフェース５０Ａ、５０Ｂでは、送信側のＬＳＩ２０Ａと受信側のＬＳＩ２０Ｂの電源電圧ＶＤＤの差を吸収するため、又は、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２が最適な動作点（電圧）で動作してデータを受信できるようにするために、交流結合形式でデータを受信するようにしている。このために、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２と伝送線路８０との間に、キャパシタ５４Ａ１、５４Ａ２、５４Ｂ１、５４Ｂ２を設けている。

なお、図２には、キャパシタ５４Ａ１及び５４Ａ２がＬＳＩ２０Ａの一部であり、キャパシタ５４Ｂ１及び５４Ｂ２がＬＳＩ２０Ｂの一部である形態を示すが、キャパシタ５４Ａ１、５４Ａ２、５４Ｂ１、５４Ｂ２は、ＬＳＩ２０Ａ及び２０Ｂの外部に配設されていてもよい。例えば、キャパシタ５４Ａ１、５４Ａ２、５４Ｂ１、５４Ｂ２は、ＬＳＩ２０Ａ及び２０Ｂが実装されるＰＣＢに実装されるキャパシタチップであってもよい。

このような交流結合形式の伝送方式を採用した場合、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２の終端電圧は、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２が最適な動作点（電圧）でデータを受信できる任意の電圧ＶＤＲに設定されている。

レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の終端電圧ＶＤＲは、ドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２の電源電圧ＶＤＤとは異なる。

終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２は、例えば、並列接続される複数の抵抗器と、各抵抗器に直列に接続されるトランジスタとを含み、トランジスタのオン／オフを切り替えて並列接続される抵抗器の数を変えることにより、合成抵抗値を変化させる可変抵抗器である。

終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２には、内部のトランジスタが抵抗値ゼロの理想的なスイッチのように振る舞い、抵抗器のみで合成抵抗値が決まることが求められる。

しかしながら、トランジスタを抵抗値ゼロのスイッチのように振る舞わせるためには、トランジスタのサイズを大きくする必要がある。その場合、トランジスタのドレイン容量が大きくなってしまい、伝送経路の容量が増えることによって信号の伝送品質が劣化する。

このため、トランジスタのサイズをある程度小さくして信号の伝送品質を確保した状態で、トランジスタを抵抗器の一部として利用することになる。この場合、トランジスタは、ドレイン電圧とソース電圧に依存して抵抗値が変化する素子になる。

従って、終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２の各々の抵抗値は、伝送信号の信号レベル又は終端電圧ＶＤＲに対して依存性を持つことになる。

以上のような理由から、図２に示す高速シリアルインターフェース５０Ａ、５０Ｂでは、特に、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２の抵抗値を終端電圧ＶＤＲに応じて高精度に設定することが必要になる。

次に、終端抵抗部６２Ａ１、６２Ａ２、６４Ａ１、６４Ａ２、６２Ｂ１、６２Ｂ２、６４Ｂ１、６４Ｂ２の構成について説明する
図３は、実施の形態１の終端抵抗部９０Ａ、９０Ｂの回路構成を示す図である。

図２に示すドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２にそれぞれ含まれる送信側の終端抵抗部６２Ａ１、６２Ａ２、６２Ｂ１、６２Ｂ２の一対の可変抵抗器は、図３（Ａ）に示す終端抵抗部９０Ａの回路構成を有する。

また、図２に示すレシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２にそれぞれ含まれる受信側の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２の一対の可変抵抗器は、図３（Ｂ）に示す終端抵抗部９０Ｂの回路構成を有する。

図３（Ａ）に示す終端抵抗部９０Ａは、端子９０Ａ１、９０Ａ２、及び、調整部９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４を含む。なお、端子９０Ａ２は、４つの調整部９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４に対応して４つ設けられている。

端子９０Ａ１は、電源電圧ＶＤＤと、調整部９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４の合成抵抗値とを反映した信号を出力する端子である。端子９０Ａ１は、図２に示すドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２にそれぞれ含まれる送信側の終端抵抗部６２Ａ１、６２Ａ２、６２Ｂ１、６２Ｂ２の一対の可変抵抗器の下側の端子に相当する。

端子９０Ａ２は、送信調整コードが入力される端子であり、図２に示すドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２にそれぞれ含まれる送信側の終端抵抗部６２Ａ１、６２Ａ２、６２Ｂ１、６２Ｂ２に送信調整コードが入力される端子に相当する。

調整部９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４は、同様の構成を有する。

調整部９１Ａ１は、抵抗器９２Ａ１、ＰＭＯＳ(P channel Metal Oxide Semiconductor)トランジスタ９２Ａ２、及びインバータ９２Ａ３を含む。

抵抗器９２Ａ１は、端子９０Ａ１と、ＰＭＯＳトランジスタ９２Ａ２のドレインとの間に接続される。

ＰＭＯＳトランジスタ９２Ａ２は、ドレインが抵抗器９２Ａ１に接続され、ゲートがインバータ９２Ａ３の出力端子に接続され、ソースが電源ＶＤＤに接続される。

インバータ９２Ａ３は、入力端子が端子９０Ａ２に接続され、出力端子がＰＭＯＳトランジスタ９２Ａ２のゲートに接続される。

調整部９１Ａ２、９１Ａ３、９１Ａ４は、調整部９１Ａ１と同様の構成を有する。調整部９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４の抵抗器９２Ａ１は、端子９０Ａ１に対して並列に接続され、調整部９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４のインバータ９２Ａ３の入力端子は、それぞれ、４つの端子９０Ａ２に接続される。

終端抵抗部９０Ａは、４つの端子９０Ａ２に入力される送信調整コードによって、調整部９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４のＰＭＯＳトランジスタ９２Ａ２のオン／オフが調整される。

ＰＭＯＳトランジスタ９２Ａ２がオンにされる調整部（９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４）の数が増えると、並列に接続される抵抗器９２Ａ１の数が増えるため、終端抵抗部９０Ａの合成抵抗値は低下する。

ＰＭＯＳトランジスタ９２Ａ２がオンにされる調整部（９１Ａ１、９１Ａ２、９１Ａ３、９１Ａ４）の数が少なくなると、並列に接続される抵抗器９２Ａ１の数が減るため、終端抵抗部９０Ａの合成抵抗値は増大する。

調整部９１Ａ１，９１Ａ２、９１Ａ３、９１Ａ４の各抵抗値と各トランジスタのサイズは、合成抵抗値が短調増減するように設計されていればよい。また、調整部の数はプロセスばらつきの調整範囲を確保するために調整部の数を増減してもよい。

図３（Ｂ）に示す終端抵抗部９０Ｂは、端子９０Ｂ１、９０Ｂ２、９０Ｂ３、及び、調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４を含む。なお、端子９０Ｂ２は、４つの調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４に対応して４つ設けられている。

端子９０Ｂ１は、終端電圧ＶＤＲと、調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４の合成抵抗値とを反映した信号（電圧）を出力する端子である。端子９０Ｂ１は、図２に示すレシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２にそれぞれ含まれる受信側の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２の一対の可変抵抗器の下側の端子に相当する。

端子９０Ｂ２は、受信調整コードが入力される端子であり、図２に示すレシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２にそれぞれ含まれる受信側の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２に受信調整コードが入力される端子に相当する。

端子９０Ｂ３は、終端電圧ＶＤＲが入力される端子である。

調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４は、同様の構成を有する。

調整部９１Ｂ１は、抵抗器９２Ｂ１、ＰＭＯＳトランジスタ９２Ｂ２、ＮＭＯＳ(N channel Metal Oxide Semiconductor)トランジスタ９２Ｂ３、及びインバータ９２Ｂ４を含む。

抵抗器９２Ｂ１は、端子９０Ｂ１と、ＰＭＯＳトランジスタ９２Ｂ２のドレイン、及び、ＮＭＯＳトランジスタ９２Ｂ３のソースとの間に接続される。

ＰＭＯＳトランジスタ９２Ｂ２は、ドレインが抵抗器９２Ｂ１と、ＮＭＯＳトランジスタ９２Ｂ３のソースとに接続され、ゲートがインバータ９２Ｂ３の出力端子に接続され、ソースが端子９０Ｂ３に接続される。

ＮＭＯＳトランジスタ９２Ｂ３は、ソースが抵抗器９２Ｂ１と、ＰＭＯＳトランジスタ９２Ｂ２のドレインとに接続され、ゲートが端子９０Ｂ２に接続され、ソースが端子９０Ｂ３に接続される。

インバータ９２Ｂ４は、入力端子が端子９０Ｂ２に接続され、出力端子がＰＭＯＳトランジスタ９２Ｂ２のゲートに接続される。

調整部９１Ｂ２、９１Ｂ３、９１Ｂ４は、調整部９１Ｂ１と同様の構成を有する。調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４の抵抗器９２Ｂ１は、端子９０Ｂ１に対して並列に接続され、調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４のインバータ９２Ｂ４の入力端子は、それぞれ、４つの端子９０Ｂ２に接続される。

終端抵抗部９０Ｂは、４つの端子９０Ｂ２に入力される受信調整コードによって、調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４のＰＭＯＳトランジスタ９２Ｂ２及びＮＭＯＳトランジスタ９２Ｂ３のオン／オフが調整される。

ＰＭＯＳトランジスタ９２Ｂ２及びＮＭＯＳトランジスタ９２Ｂ３がオンにされる調整部（９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４）の数が増えると、並列に接続される抵抗器９２Ｂ１の数が増えるため、終端抵抗部９０Ｂの合成抵抗値は低下する。

ＰＭＯＳトランジスタ９２Ｂ２及びＮＭＯＳトランジスタ９２Ｂ３がオンにされる調整部（９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４）の数が少なくなると、並列に接続される抵抗器９２Ｂ１の数が減るため、終端抵抗部９０Ｂの合成抵抗値は増大する。

調整部９１Ｂ１、９１Ｂ２、９１Ｂ３、９１Ｂ４の各抵抗値と各トランジスタのサイズは、合成抵抗値が短調増減するように設計されていればよい。

また、調整部の数はプロセスばらつきの調整範囲を確保するために調整部の数を増減してもよい。 次に、図４を用いて、図３（Ｂ）に示す終端抵抗部９０Ｂの合成抵抗値（終端抵抗値）の終端電圧ＶＤＲと信号電圧に対する依存性について説明する。

図４は、図３（Ｂ）に示す終端抵抗部９０Ｂの終端抵抗値の終端電圧ＶＤＲと信号電圧に対する依存性を示す図である。

図４には、終端電圧ＶＤＲが０Ｖ（ＶＳＳ：接地電圧）の場合に設定される受信調整コードを用いて、終端電圧ＶＤＲをＶＳＳに設定した状態で終端抵抗部９０Ａが動作した場合の端子間電圧に対する終端抵抗値の特性を実線で示す。端子間電圧とは、終端抵抗部９０Ｂの端子９０Ｂ１と端子９０Ｂ３（図３（Ｂ）参照）との間に生じる電圧である。

また、図４には、終端電圧ＶＤＲがＶＳＳの場合に設定される受信調整コードで、終端電圧ＶＤＲが６００ｍＶをＶＳＳに設定した状態で終端抵抗部９０Ｂが動作した場合の端子間電圧に対する終端抵抗値の特性を細破線で示し、実線の特性と細破線の特性との抵抗値の差分を破線で示す。

なお、実線の特性と細破線の特性の抵抗値は左側の縦軸に示し、実線の特性と細破線の特性との抵抗値の差分は右側の縦軸に示す。横軸は終端抵抗部９０Ｂの端子９０Ｂ１と端子９０Ｂ３（図３（Ｂ）参照）との間に生じる端子間電圧を示す。

図４に実線で示すように、終端電圧ＶＤＲがＶＳＳの場合に設定される受信調整コードで与えられる終端抵抗値は、端子間電圧が０．４Ｖのときに５０Ωになるように設定されたとする。これは、終端抵抗部９０Ａの動作点において、端子間電圧が０．４Ｖになると想定して、終端抵抗値が５０Ωになるように受信調整コードが設定されている場合に相当する。

このように、終端電圧ＶＤＲがＶＳＳの場合に設定される受信調整コードを用いて、終端電圧ＶＤＲが６００ｍＶの環境で終端抵抗部９０Ａを使用すると、図４に示す実線の特性と細破線の特性とを比べて分かるように、終端抵抗値が５０Ωからずれることになる。

例えば、終端電圧ＶＤＲが６００ｍＶの場合に端子間電圧が０．６Ｖになると、終端電圧ＶＤＲがＶＳＳの場合に比べて、終端抵抗値が約８Ω小さくなるため、終端抵抗部９０Ｂで受信データの反射等が生じ、信号の伝送特性が劣化するおそれがある。

終端抵抗部９０Ａは、伝送経路の容量が増えることによる信号の伝送品質の劣化を抑制するために、トランジスタのサイズが限られているため、図４に示すように終端電圧と端子間電圧に対する依存性を有する。

このため、終端抵抗部９０Ｂの抵抗値を終端電圧ＶＤＲに応じて高精度に設定することが必要になる。

次に、図５を用いて、実施の形態１の抵抗調整回路１００について説明する。

図５は、実施の形態１の抵抗調整回路１００を示す図である。

抵抗調整回路１００は、アナログ部１００Ａ、デジタル部１００Ｄ、及び端子１００Ｔ１、１００Ｔ２を含む。アナログ部１００Ａは、高速／高精度なＣＭＯＳ回路によって構築される。デジタル部１００Ｄは、高速動作が可能なデジタル回路によって構築される。抵抗調整回路１００は、図２に示す調整回路５２Ａ及び５２Ｂに１つずつ含まれる。

図５では、抵抗調整回路１００がＬＳＩ２０の高速シリアルインターフェース５０に含まれるものとして説明する。ＬＳＩ２０は、図２に示すＬＳＩ２０Ａ又は２０Ｂに相当する。高速シリアルインターフェース５０は、図２に示す高速シリアルインターフェース５０Ａ又は５０Ｂに相当する。

また、抵抗調整回路１００には、基準抵抗器７０が接続されている。基準抵抗器７０は、図２に示す基準抵抗器７０Ａ又は７０Ｂに相当する。ここでは、基準抵抗器７０の抵抗値Rrefが１ｋΩである場合について説明する。

なお、ここでは、基準抵抗器７０は、ＬＳＩ２０の外部に設けられていて、抵抗調整回路１００に接続されているものとして説明するが、基準抵抗器７０は、抵抗調整回路１００の構成要素に含まれていてもよい。

抵抗調整回路１００のアナログ部１００Ａは、端子１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅ、１０２Ａ、１０２Ｂ、基準電流生成回路１１０、定電流源１２０、１２１、１２２、１２３、１２４、及びセレクタ１３０、１４０を含む。

抵抗調整回路１００のアナログ部１００Ａは、さらに、電圧バッファ１５０、終端抵抗部１６０、１７０、セレクタ１８０Ａ、１８０Ｂ、及びコンパレータ１９０を含む。

デジタル部１００Ｄは、端子１００Ｄ１、１００Ｄ２、１００Ｄ３、１００Ｄ４、１００Ｄ５、１００Ｄ６、１００Ｄ７を含む。端子１００Ｄ１、１００Ｄ２、１００Ｄ３、１００Ｄ４、１００Ｄ５は、それぞれ、アナログ部１００Ａの端子１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅに接続されている。デジタル部１００Ｄは、制御部の一例である。

端子１００Ｄ１、１００Ｄ２、１００Ｄ３、１００Ｄ５は、それぞれ、電流調整コード、受信調整コード、送信調整コード、選択信号(Iref, Rx Term or Tx Term)を出力する端子である。また、端子１００Ｄ４は、アナログ部１００Ａから比較結果が入力される端子である。

デジタル部１００Ｄの端子１００Ｄ６、１００Ｄ７は、それぞれ、受信調整コード、送信調整コードを抵抗調整回路１００の外部に出力するための端子である。端子１００Ｄ６、１００Ｄ７は、それぞれ、抵抗調整回路１００の端子１００Ｔ１、１００Ｔ２に接続されている。

端子１００Ｔ１、１００Ｔ２は、図２に示す調整回路５２Ａ及び５２Ｂから受信調整コード及び送信調整コードが出力される端子に相当する。

端子１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅは、デジタル部１００Ｄに接続される端子である。

端子１０１Ａは、デジタル部１００Ｄから電流調整コードが入力される端子である。端子１０１Ａは、基準電流生成回路１１０の可変抵抗器１１２のコード入力端子に接続されている。デジタル部１００Ｄは、端子１０１Ａを介して、可変抵抗器１１２に電流調整コードを入力する。電流調整コードは、基準電流生成回路１１０の出力電流値を調整するコードである。

端子１０１Ｂは、デジタル部１００Ｄから受信調整コードが入力される端子である。端子１０１Ｂは、終端抵抗部１６０のコード入力端子に接続されている。デジタル部１００Ｄは、端子１０１Ｂを介して、終端抵抗部１６０に受信調整コードを入力する。受信調整コードは、終端抵抗部１６０の終端抵抗値を調整するコードである。

端子１０１Ｃは、デジタル部１００Ｄから送信調整コードが入力される端子である。端子１０１Ｃは、終端抵抗部１７０のコード入力端子に接続されている。デジタル部１００Ｄは、端子１０１Ｃを介して、終端抵抗部１７０に送信調整コードを入力する。送信調整コードは、終端抵抗部１７０の終端抵抗値を調整するコードである。

端子１０１Ｄは、デジタル部１００Ｄにコンパレータ１９０の比較結果を表す信号を出力する端子である。端子１０１Ｄは、コンパレータ１９０の出力端子に接続されている。コンパレータ１９０の比較結果を表す信号は、端子１０１Ｄを介して、デジタル部１００Ｄに出力される。

端子１０１Ｅは、デジタル部１００Ｄから選択信号(Iref, Rx Term or Tx Term)が入力される端子である。端子１０１Ｅは、セレクタ１３０、１４０、１８０Ａ、１８０Ｂの選択信号入力端子に接続されている。デジタル部１００Ｄは、端子１０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)をセレクタ１３０、１４０、１８０Ａ、１８０Ｂの選択信号入力端子に入力する。

なお、選択信号(Iref, Rx Term or Tx Term)は、３つのモードのうちの１つを選択する選択信号であり、選択信号Irefは、最終的な電流調整コードの値を設定するための基準電流調整モードを選択するための信号である。セレクタ１３０、１４０、１８０Ａ、１８０Ｂは、選択信号Irefが入力されると、基準電流調整モードにおける接続先を選択する。

また、選択信号Rx Termは、最終的な受信調整コードの値を設定するための受信側終端抵抗調整モードを選択するための信号である。セレクタ１３０、１４０、１８０Ａ、１８０Ｂは、選択信号Rx Termが入力されると、受信側終端抵抗調整モードにおける接続先を選択する。

また、選択信号Tx Termは、最終的な送信調整コードの値を設定するための送信側終端抵抗調整モードを選択するための信号である。セレクタ１３０、１４０、１８０Ａ、１８０Ｂは、選択信号Tx Termが入力されると、送信側終端抵抗調整モードにおける接続先を選択する。

基準電流調整モード、受信側終端抵抗調整モード、及び送信側終端抵抗調整モードについては、図６乃至９を用いて後述する。

端子１０２Ａは、アナログ部１００Ａの内部では、セレクタ１３０の出力端子と、セレクタ１８０Ａの一方の入力端子とに接続される。また、端子１０２Ａは、アナログ部１００Ａの外部では、ＬＳＩ２０の端子２１Ａを介して、基準抵抗器７０の一方の端子に接続される。

端子１０２Ｂは、アナログ部１００Ａの内部では、セレクタ１４０の出力端子と、セレクタ１８０Ａの他方の入力端子とに接続される。また、端子１０２Ｂは、アナログ部１００Ａの外部では、ＬＳＩ２０の端子２１Ｂを介して、基準抵抗器７０の他方の端子に接続される。

なお、端子１０２Ａ、１０２Ｂは、アナログ部１００Ａの端子であるとともに、抵抗調整回路１００の端子でもある。

また、端子２１Ａ、２１Ｂは、ＬＳＩ２０に基準抵抗器７０を接続するための端子であり、図５において、端子２１Ａ、２１Ｂよりも左側は、ＬＳＩ２０の内部であり、端子２１Ａ、２１Ｂよりも右側は、ＬＳＩ２０の外部である。図５では、ＬＳＩ２０の外部に存在するのは、基準抵抗器７０のみである。

基準電流生成回路１１０は、抵抗調整回路１００が終端抵抗部１６０及び１７０における受信側の終端抵抗値、及び、送信側の終端抵抗値をそれぞれ設定する際に用いる基準電流を生成する回路である。

基準電流生成回路１１０は、ＰＭＯＳトランジスタ１１１、可変抵抗器１１２、及びオペアンプ１１３を含む。

ＰＭＯＳトランジスタ１１１のソースは電源ＶＤＤに接続されている。電源ＶＤＤの出力電圧は電源電圧ＶＤＤである。ＰＭＯＳトランジスタ１１１のドレインは、可変抵抗器１１２の一方の端子と、オペアンプ１１３の非反転入力端子とに接続されている。

ＰＭＯＳトランジスタ１１１のゲートは、オペアンプ１１３の出力端子と、定電流源１２０とに接続されている。ＰＭＯＳトランジスタ１１１は、定電流源１２０とカレントミラー回路を構築している。

可変抵抗器１１２は、一端がＰＭＯＳトランジスタ１１１のドレインと、オペアンプ１１３の非反転入力端子とに接続され、他端が接地されている。可変抵抗器１１２のコード入力端子は、端子１０１Ａを介してデジタル部１００Ｄに接続されている。

可変抵抗器１１２には、端子１０１Ａを介して、デジタル部１００Ｄから電流調整コードが入力される。可変抵抗器１１２の抵抗値は、電流調整コードによって調整され、これにより、基準電流生成回路１１０の出力電流値が調整される。

オペアンプ１１３は、反転入力端子に基準電圧Vref1が入力される。基準電圧Vref1の電圧源としては、例えば、バンドギャップリファレンス回路を用いればよい。オペアンプ１１３の非反転入力端子には、ＰＭＯＳトランジスタ１１１のドレインと、可変抵抗器１１２の一方の端子とが接続される。

オペアンプ１１３の出力端子は、ＰＭＯＳトランジスタ１１１のゲートと、定電流源１２０の制御端子とに接続されている。

オペアンプ１１３は、基準電圧Vref1と、可変抵抗器１１２の一方の端子の電圧とを比較し、基準電圧Vref1と、可変抵抗器１１２の一方の端子の電圧とが等しくなるように、出力を調節する。

なお、基準電流生成回路１１０の可変抵抗器１１２に流れる電流を基準電流Irefとする。

定電流源１２０は、電源ＶＤＤとセレクタ１３０の３つの入力端子のうちの１つとの間に接続されている。定電流源１２０は、基準電流生成回路１１０とカレントミラー回路を構築する。定電流源１２０は、基準電流出力回路の一例である。

定電流源１２０は、例えば、ＰＭＯＳトランジスタ１１１と同一サイズで、かつ、ゲートがオペアンプ１１３の出力端子に接続されるＰＭＯＳトランジスタを含む。定電流源１２０は、基準電流生成回路１１０の基準電流Irefと等しい電流(Iref×1)を出力する。

定電流源１２１、１２２、１２３、１２４は、定電流源１２０と同様に、基準電流生成回路１１０とカレントミラー回路を構築する。

定電流源１２１は、セレクタ１４０の３つの入力端子のうちの１つと、接地電位点との間に接続されている。定電流源１２１は、基準電流生成回路１１０の基準電流Irefの半分の電流(Iref×1/2)を出力する。定電流源１２１は、第１電流源の一例である。

定電流源１２２は、セレクタ１４０の３つの入力端子のうちの１つと、接地電位点との間に接続されている。定電流源１２２は、基準電流生成回路１１０の基準電流Irefと等しい電流(Iref×1)を出力する。定電流源１２２は、第３電流源の一例である。

定電流源１２３は、終端抵抗部１６０の出力端子と、接地電位点との間に接続されている。定電流源１２３は、基準電流生成回路１１０の基準電流Irefの１０倍の電流(Iref×10)を出力する。定電流源１２３は、第２電流源の一例である。

定電流源１２４は、終端抵抗部１７０の出力端子と、接地電位点との間に接続されている。定電流源１２４は、基準電流生成回路１１０の基準電流Irefの２０倍の電流(Iref×20)を出力する。定電流源１２４は、第４電流源の一例である。

セレクタ１３０は、第１選択部の一例である。セレクタ１３０は、３つの入力端子と１つの出力端子とを有する。セレクタ１３０の３つの入力端子は、定電流源１２０の出力端子、電圧バッファ１５０の出力端子、及び電源ＶＤＤに接続されている。セレクタ１３０の出力端子は、端子１０２Ａと、セレクタ１８０Ａの２つの入力端子のうちの一方の入力端子とに接続されている。

セレクタ１３０の選択信号入力端子には、デジタル部１００Ｄから端子１０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ１３０は、選択信号Irefが入力されると、定電流源１２０を選択する。

また、セレクタ１３０は、選択信号Rx Termが入力されると、電圧バッファ１５０を選択する。また、セレクタ１３０は、選択信号Tx Termが入力されると、電源ＶＤＤを選択する。

セレクタ１４０は、第２選択部の一例である。セレクタ１４０は、３つの入力端子と、１つの出力端子とを有する。セレクタ１４０の出力端子は、端子１０２Ｂと、セレクタ１８０Ａの２つの入力端子のうちの他方の入力端子とに接続される。

セレクタ１４０の３つの入力端子には、接地電位点、定電流源１２１、及び定電流源１２２が接続される。

セレクタ１４０の選択信号入力端子には、デジタル部１００Ｄから端子１０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ１４０は、選択信号Irefが入力されると、接地電位点を選択する。

また、セレクタ１４０は、選択信号Rx Termが入力されると、定電流源１２１を選択する。また、セレクタ１４０は、選択信号Tx Termが入力されると、定電流源１２２を選択する。

電圧バッファ１５０は、第１電源の一例であり、オペアンプ１５１オペアンプ１５１を有する。オペアンプ１５１の非反転入力端子には終端電圧ＶＤＲが入力される。終端電圧ＶＤＲの電圧源は、例えば、電源ＶＤＤと電源ＶＳＳの間に接続した分圧回路であればよい。終端電圧ＶＤＲは、図２に示すレシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２が最適な動作点（電圧）でデータを受信できる任意の電圧に設定される。

オペアンプ１５１の反転入力端子は、自己の出力端子に接続されている。また、オペアンプ１５１の出力端子は、自己の非反転入力端子に接続されるとともに、セレクタ１３０の１つの入力端子と、終端抵抗部１６０の入力端子とに接続される。

オペアンプ１５１は、終端電圧ＶＤＲをセレクタ１３０の１つの入力端子と、終端抵抗部１６０の入力端子とに出力する。なお、オペアンプ１５１の出力端子は、電圧バッファ１５０の出力端子である。電圧バッファ１５０が出力する終端電圧ＶＤＲは、第１電圧の一例である。

終端抵抗部１６０は、入力端子が電圧バッファ１５０に接続され、出力端子が定電流源１２３と、セレクタ１８０Ｂの３つの入力端子のうちの１つの入力端子とに接続される。終端抵抗部１６０は、第１可変抵抗部又は可変抵抗部の一例である。

終端抵抗部１６０は、図２に示すレシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２に含まれる一対の可変抵抗器と同様の可変抵抗器である。より具体的には、終端抵抗部１６０は、図３（Ｂ）に示す終端抵抗部９０Ｂと同様の回路構成を有する。

終端抵抗部１６０の終端抵抗値は、デジタル部１００Ｄから端子１０１Ｂを介して入力される受信調整コードによって調整される。

終端抵抗部１６０の終端抵抗値の目標値は、５０Ωである。終端抵抗部１６０の終端抵抗値は、受信側終端抵抗調整モードにおいて目標値に設定される。受信側終端抵抗調整モードでは、セレクタ１３０は、電圧バッファ１５０を選択し、セレクタ１４０は定電流源１２１を選択する。また、セレクタ１８０Ａは端子１０２Ｂを選択し、セレクタ１８０Ｂは、終端抵抗部１６０と定電流源１２３との接続点を選択する。

このため、受信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部１６０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部１６０での電圧降下とが等しくなるように、受信調整コードを調整する。

従って、受信側終端抵抗調整モードにおいて終端抵抗部１６０に接続される定電流源１２３の電流値は、定電流源１２１の出力電流(Iref×1/2)に、基準抵抗器７０の抵抗値（１ｋΩ）に対する終端抵抗部１６０の終端抵抗値の目標値（５０Ω）の逆比倍（２０倍）した電流値(Iref×10)に設定されている。

終端抵抗部１７０は、電源ＶＤＤに接続され、出力端子が定電流源１２４と、セレクタ１８０Ｂの３つの入力端子のうちの１つの入力端子とに接続される。終端抵抗部１７０は、第２可変抵抗部の一例である。

終端抵抗部１７０は、図２に示すドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２の終端抵抗部６２Ａ１、６２Ａ２、６２Ｂ１、６２Ｂ２の一対の可変抵抗器と同様の可変抵抗器である。より具体的には、終端抵抗部１７０は、図３（Ａ）に示す終端抵抗部９０Ａと同様の回路構成を有する。

終端抵抗部１７０の終端抵抗値は、デジタル部１００Ｄから端子１０１Ｃを介して入力される送信調整コードによって調整される。

終端抵抗部１７０の終端抵抗値の目標値は、５０Ωである。終端抵抗部１７０の終端抵抗値は、送信側終端抵抗調整モードにおいて目標値に設定される。送信側終端抵抗調整モードでは、セレクタ１３０は、電源ＶＤＤを選択し、セレクタ１４０は定電流源１２２を選択する。また、セレクタ１８０Ａは端子１０２Ｂを選択し、セレクタ１８０Ｂは、終端抵抗部１７０と定電流源１２４との接続点を選択する。

このため、送信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部１７０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部１７０での電圧降下とが等しくなるように、送信調整コードを調整する。

従って、送信側終端抵抗調整モードにおいて終端抵抗部１７０に接続される定電流源１２４の電流値は、定電流源１２２の出力電流(Iref×1)に、基準抵抗器７０の抵抗値（１ｋΩ）に対する終端抵抗部１７０の終端抵抗値の目標値（５０Ω）の逆比倍（２０倍）した電流値(Iref×20)に設定されている。

セレクタ１８０Ａは、第３選択部の一例であり、２つの入力端子の一方がセレクタ１３０の出力端子と、端子１０２Ａとに接続される。また、セレクタ１８０Ａの他方の入力端子は、セレクタ１４０の出力端子と、端子１０２Ｂとに接続される。また、セレクタ１８０Ａの出力端子は、コンパレータ１９０の非反転入力端子に接続される。

セレクタ１８０Ａの選択信号入力端子には、デジタル部１００Ｄから端子１０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ１８０Ａは、選択信号Irefが入力されると、端子１０２Ａを選択する。

また、セレクタ１８０Ａは、選択信号Rx Termが入力されると、端子１０２Ｂを選択する。また、セレクタ１８０Ａは、選択信号Tx Termが入力されると、端子１０２Ｂを選択する。

セレクタ１８０Ｂは、第４選択部の一例であり、３つの入力端子の一つに基準電圧Vref2が入力される。基準電圧Vref2の電圧源１８１としては、例えば、バンドギャップリファレンス回路を用いればよい。基準電圧Vref2は、最終的な電流調整コードの値を決定する際に、コンパレータ１９０の反転入力端子に入力される基準電圧であり、基準電流生成回路１１０の基準電流を設定するために用いられる。電圧源１８１は第２電源の一例である。

また、セレクタ１８０Ｂのもう１つの入力端子は、終端抵抗部１６０と定電流源１２３との接続点に接続される。また、セレクタ１８０Ｂの残りの１つの入力端子は、終端抵抗部１７０と定電流源１２４との接続点に接続される。

また、セレクタ１８０Ｂの出力端子は、コンパレータ１９０の反転入力端子に接続される。

セレクタ１８０Ｂの選択信号入力端子には、デジタル部１００Ｄから端子１０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ１８０Ｂは、選択信号Irefが入力されると、基準電圧Vref2を選択する。

また、セレクタ１８０Ｂは、選択信号Rx Termが入力されると、終端抵抗部１６０と定電流源１２３との接続点を選択する。また、セレクタ１８０は、選択信号Tx Termが入力されると、終端抵抗部１７０と定電流源１２４との接続点を選択する。

コンパレータ１９０は、比較部の一例であり、非反転入力端子がセレクタ１８０Ａの出力端子に接続され、反転入力端子がセレクタ１８０Ｂの出力端子に接続され、出力端子が端子１０１Ｄを介してデジタル部１００Ｄに接続されている。

コンパレータ１９０は、非反転入力端子に入力されるセレクタ１８０Ａの出力と、反転入力端子に入力されるセレクタ１８０Ｂの出力とを比較し、比較結果を表す信号をデジタル部１００Ｄに出力する。

なお、以下では、一例として、基準電流生成回路１１０のオペアンプ１１３の反転入力端子に入力される基準電圧Vref1は800mV、セレクタ１８０Ｂに入力される基準電圧Vref2は400mV、電圧バッファ１５０の出力電圧VDRは600mV、電源ＶＤＤの電源電圧ＶＤＤは1Vとする。

次に、上述のような構成の抵抗調整回路１００の基準電流調整モード、受信側終端抵抗調整モード、及び送信側終端抵抗調整モードにおける動作を図６乃至９を用いて説明する。

図６は、抵抗調整回路１００の基準電流調整モード、受信側終端抵抗調整モード、及び送信側終端抵抗調整モードを選択し、実行する際の処理の流れを示す図である。図６に示す処理は、デジタル部１００Ｄによって実行される。

図７は、実施の形態１の抵抗調整回路１００の基準電流調整モードにおける接続関係を示す図である。図８は、実施の形態１の抵抗調整回路１００の受信側終端抵抗調整モードにおける接続関係を示す図である。図９は、実施の形態１の抵抗調整回路１００の送信側終端抵抗調整モードにおける接続関係を示す図である。

図６に示すように、デジタル部１００Ｄは、調整を開始すると、まず、選択信号Irefを出力する（ステップＳ１）。これにより、基準電流調整モードが実行される。

基準電流調整モードにおいて、アナログ部１００Ａでは、図７に示すように、セレクタ１３０は定電流源１２０を選択し、セレクタ１４０は接地電位点を選択する。また、セレクタ１８０Ａ及び１８０Ｂ（図５参照）は、それぞれ、端子１０２Ａ及び基準電圧Vref2を選択する。

このため、アナログ部１００Ａでは、図７に示すように、基準抵抗器７０に定電流源１２０の電流(Iref×1)が流れる。この結果、基準抵抗器７０の両端間には、電圧V1 = Iref × Rref = Iref × １ｋΩが生じる。

このとき、コンパレータ１９０は、電圧V1と基準電圧Vref2との比較結果を表す信号を端子１０１Ｄを介してデジタル部１００Ｄに出力する。

デジタル部１００Ｄは、コンパレータ１９０から入力される比較結果を表す信号に基づき、基準電流生成回路１１０に入力する電流調整コードを調整する（ステップＳ２）。これにより、基準電流Irefの電流値が調整される。

デジタル部１００Ｄは、電圧V1と基準電圧Vref2が等しいかどうか比較する(ステップＳ３)。

デジタル部１００Ｄは、電圧V1と基準電圧Vref2が等しくない（Ｓ３：ＮＯ）と判定すると、フローをステップＳ２にリターンし、電流調整コードを調整する。

この結果、ステップＳ２及びＳ３の処理は、電圧V1と基準電圧Vref2が等しくなるまで繰り返し実行される。これにより、最終的な電流調整コードの値が設定される。

例えば、基準電流Irefの目標値を400uAとし、400uAの基準電流Irefを生成するためには、基準電圧Vref2は400mVに設定すればよい。

デジタル部１００Ｄは、電圧V1と基準電圧Vref2が等しい（Ｓ３：ＹＥＳ）と判定すると、基準電流調整モードを終了する。この結果、基準抵抗器７０を用いて調整された基準電流Irefが基準電流生成回路１１０の可変抵抗器１１２に流れ、基準電流Irefをコピーした電流(Iref×1)が定電流源１２０から出力される。

なお、ステップＳ１からＳ３の処理により、定電流源１２１、１２２、１２３、１２４の電流も設定される。

次に、デジタル部１００Ｄは、受信側終端抵抗調整モードを実行するために、選択信号Rx Termを出力する（ステップＳ４）。

受信側終端抵抗調整モードにおいて、アナログ部１００Ａでは、図８に示すように、セレクタ１３０は電圧バッファ１５０を選択し、セレクタ１４０は定電流源１２１を選択する。また、セレクタ１８０Ａ及び１８０Ｂ（図５参照）は、それぞれ、端子１０２Ｂと、終端抵抗部１６０と定電流源１２３との接続点とを選択する。また、電圧バッファ１５０の出力電圧は、終端抵抗部１６０と基準抵抗器７０とに印加される。

このため、図８に示すように、基準抵抗器７０には定電流源１２１によって引き抜かれる電流(Iref×1/2)が流れる。また、終端抵抗部１６０には、定電流源１２３によって引き抜かれる電流(Iref×10)が流れる。

このとき、コンパレータ１９０は、端子１０２Ｂの電圧V2と、終端抵抗部１６０と定電流源１２３との接続点の電圧Vout_Rxとの比較結果を表す信号を端子１０１Ｄを介してデジタル部１００Ｄに出力する。

デジタル部１００Ｄは、コンパレータ１９０から入力される比較結果を表す信号に基づき、終端抵抗部１６０に入力する受信調整コードを調整する（ステップＳ５）。これにより、受信(Rx)側の終端抵抗部１６０の抵抗値が調整される。

デジタル部１００Ｄは、端子１０２Ｂの電圧V2と、終端抵抗部１６０及び定電流源１２３の接続点の電圧Vout_Rxとが等しいかどうか比較する(ステップＳ６)。

デジタル部１００Ｄは、電圧V2と電圧Vout_Rxとが等しくない（Ｓ６：ＮＯ）と判定すると、フローをステップＳ５にリターンし、受信調整コードを調整する。

この結果、ステップＳ５及びＳ６の処理は、端子１０２Ｂの電圧V2と電圧Vout_Rxが等しくなるまで繰り返し実行される。これにより、最終的な受信調整コードが決定される。

デジタル部１００Ｄは、電圧V2と電圧Vout_Rxが等しい（Ｓ６：ＹＥＳ）と判定すると、受信側終端抵抗調整モードを終了する。

ここで、端子１０２Ｂの電圧V2と、終端抵抗部１６０及び定電流源１２３の接続点の電圧Vout_Rxとは、次のように求まる。なお、終端抵抗部１６０の終端抵抗値をRRxとする。

端子１０２Ｂの電圧V2は、V2 = VDR - Rref × (Iref×1/2)である。また、終端抵抗部１６０及び定電流源１２３の接続点の電圧Vout_Rxは、Vout_Rx = VDR - RRx × Iref × 10である。従って、ステップＳ６では、端子１０２Ｂの電圧V2と、終端抵抗部１６０及び定電流源１２３の接続点の電圧Vout_Rxとが等しくなるように、受信調整コードの値を調整して、終端抵抗部１６０の終端抵抗値をRRxを設定すればよい。

換言すれば、受信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部１６０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部１６０での電圧降下とが等しくなるように、受信調整コードを調整する。

定電流源１２１の出力電流(Iref×1/2)と、定電流源１２３の出力電流(Iref×10)との比は、２０倍であるため、終端抵抗部１６０の終端抵抗値をRRxは、基準抵抗器７０の抵抗値Rref（１ｋΩ）に、逆比（１／２０）を乗じた５０Ωに設定される。これは、終端抵抗部１６０の終端抵抗値RRxの目標値である。

例えば、V2 = VDR - Rref × (Iref×1/2) = 600mV-(1k×200uA)=400mVである。調整前の終端抵抗部１６０の終端抵抗値RRxは適当な値になっているため、終端抵抗部１６０及び定電流源１２３の接続点の電圧Vout_RxはV2とは異なり、電圧差が存在する。

その電圧差をコンパレータ１９０で比較し、その結果を元に受信調整コードを調整することにより、終端抵抗部１６０の終端抵抗値RRxを増減させる。この結果、最終的にはVout_Rx = VDR - RRx × Iref × 10 = 600mV-50×10×400uA=400mVとなり、V2と一致する。この結果、終端抵抗部１６０の終端抵抗値RRxは、目標値の５０Ωに設定される。

実施の形態１の抵抗調整回路１００は、受信側終端抵抗調整モードを実行する前に、基準電流調整モードで基準抵抗器７０を用いて基準電流(Iref)を生成する。そして、受信側終端抵抗調整モードでは、基準電流調整モードで設定した基準電流(Iref)に基づく定電流源１２１の出力電流(Iref×1/2)と、基準抵抗器７０と、電圧バッファ１５０とを用いて、最終的な受信調整コードを決定する。これは、実際の受信動作における動作点で受信調整コードを決定していることを表している。

従って、受信調整コードを正確に決定することができる。受信調整コードは、デジタル部１００Ｄ（図５参照）から、端子１００Ｔ１を介して、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２に入力される。

次に、デジタル部１００Ｄは、送信側終端抵抗調整モードを実行するために、選択信号Tx Termを出力する（ステップＳ７）。

送信側終端抵抗調整モードにおいて、アナログ部１００Ａでは、図９に示すように、セレクタ１３０は電源ＶＤＤを選択し、セレクタ１４０は定電流源１２２を選択する。また、セレクタ１８０Ａ及び１８０Ｂ（図５参照）は、それぞれ、端子１０２Ｂと、終端抵抗部１７０と定電流源１２４との接続点とを選択する。また、電源ＶＤＤの出力電圧は、終端抵抗部１７０と基準抵抗器７０とに印加される。

このため、図９に示すように、基準抵抗器７０には定電流源１２２によって引き抜かれる電流(Iref×1)が流れる。また、終端抵抗部１７０には、定電流源１２４によって引き抜かれる電流(Iref×20)が流れる。

このとき、コンパレータ１９０は、端子１０２Ｂの電圧V3と、終端抵抗部１７０と定電流源１２４との接続点の電圧Vout_Txとの比較結果を表す信号を端子１０１Ｄを介してデジタル部１００Ｄに出力する。

デジタル部１００Ｄは、コンパレータ１９０から入力される比較結果を表す信号に基づき、終端抵抗部１７０に入力する送信調整コードを調整する（ステップＳ８）。これにより、送信(Tx)側の終端抵抗部１７０の抵抗値が調整される。

デジタル部１００Ｄは、端子１０２Ｂの電圧V3と、終端抵抗部１７０及び定電流源１２４の接続点の電圧Vout_Txとが等しいかどうか比較する(ステップＳ９)。

デジタル部１００Ｄは、電圧V3と電圧Vout_Txとが等しくない（Ｓ９：ＮＯ）と判定すると、フローをステップＳ８にリターンし、送信調整コードを調整する。

この結果、ステップＳ８及びＳ９の処理は、端子１０２Ｂの電圧V3と電圧Vout_Txが等しくなるまで繰り返し実行される。これにより、最終的な送信調整コードが決定される。

デジタル部１００Ｄは、電圧V3と電圧Vout_Txが等しい（Ｓ９：ＹＥＳ）と判定すると、送信側終端抵抗調整モードを終了する。

ここで、端子１０２Ｂの電圧V3と、終端抵抗部１７０及び定電流源１２４の接続点の電圧Vout_Txとは、次のように求まる。なお、終端抵抗部１７０の終端抵抗値をRTxとする。

端子１０２Ｂの電圧V3は、V3 = VDD - Rref × (Iref×1)である。また、終端抵抗部１７０及び定電流源１２４の接続点の電圧Vout_Txは、Vout_Tx = VDD - RTx × Iref × 20である。従って、ステップＳ９では、端子１０２Ｂの電圧V3と、終端抵抗部１７０及び定電流源１２４の接続点の電圧Vout_Txとが等しくなるように、送信調整コードの値を調整して、終端抵抗部１７０の終端抵抗値をRTxを設定すればよい。

換言すれば、送信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部１７０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部１７０での電圧降下とが等しくなるように、送信調整コードを調整する。

定電流源１２２の出力電流(Iref×1)と、定電流源１２４の出力電流(Iref×20)との比は、２０倍であるため、終端抵抗部１７０の終端抵抗値をRTxは、基準抵抗器７０の抵抗値Rref（１ｋΩ）に、逆比（１／２０）を乗じた５０Ωに設定される。これは、終端抵抗部１７０の終端抵抗値RTxの目標値である。

例えば、V3 = VDD - Rref × (Iref×1) = 1V-(1k×400uA)=600mVである。調整前の終端抵抗部１７０の終端抵抗値RTxは適当な値になっているため、終端抵抗部１７０及び定電流源１２４の接続点の電圧Vout_TxはV3とは異なり、電圧差が存在する。

その電圧差をコンパレータ１９０で比較し、その結果を元に送信調整コードを調整することにより、終端抵抗部１７０の終端抵抗値RTxを増減させる。この結果、最終的にはVout_Tx = VDD - RTx × Iref × 20 = 1V-50×20×400uA=600mVとなり、V3と一致する。この結果、終端抵抗部１７０の終端抵抗値RTxは、目標値の５０Ωに設定される。

このように、送信調整コードを正確に決定することができる。送信調整コードは、デジタル部１００Ｄ（図５参照）から、端子１００Ｔ２を介して、ドライバ５１Ａ１、５１Ａ２、５１Ｂ１、５１Ｂ２の終端抵抗部６２Ａ１、６２Ａ２、６２Ｂ１、６２Ｂ２に入力される。

以上、実施の形態１の抵抗調整回路１００は、受信側終端抵抗調整モードにおいて、基準電流生成回路１１０の基準電流に基づく電流を出力する定電流源１２１及び１２３と、基準抵抗器７０と、電圧バッファ１５０とを用いる。これにより、電圧バッファ１５０の任意の受信側の終端電圧ＶＤＲに応じて、受信側の終端抵抗部１６０の終端抵抗値RRxを目標値の５０Ωに設定することができる。

すなわち、レシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の最適な動作電圧である任意の受信側の終端電圧ＶＤＲと、ドライバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の電源電圧ＶＤＤとが異なる場合においても、終端電圧ＶＤＲに合わせて、終端抵抗部１６０の終端抵抗値RRxを目標値の５０Ωに高精度に設定することができる。

従って、実施の形態１によれば、任意の受信側の終端電圧ＶＤＲに応じて、受信（Ｒｘ）側の終端抵抗値を高精度に設定できる抵抗調整回路１００を提供することができる。

また、上述のステップＳ４〜Ｓ６の処理を行うことにより、終端抵抗値を高精度に設定できるので、実施の形態１によれば、受信（Ｒｘ）側の終端抵抗値を高精度に設定できる抵抗調整方法を提供することができる。

実施の形態１の抵抗調整回路１００における受信側終端抵抗調整モードは、基準電流調整モード（ステップＳ１〜Ｓ３参照）を行った後に行われる。基準電流調整モードでは、基準抵抗器７０を用いて、基準電流生成回路１１０が出力する基準電流(Iref)を設定する。

そして、基準電流調整モードで基準電流(Iref)を設定した後に、基準電流(Iref)に基づく電流を出力する定電流源１２１及び１２３と、基準抵抗器７０と、電圧バッファ１５０とを用いて終端抵抗部１６０の終端抵抗値RRxを調整するので、終端抵抗値RRxを目標値の５０Ωに高精度に設定することができる。

また、実施の形態１の抵抗調整回路１００は、送信側終端抵抗調整モードでは、基準電流生成回路１１０の基準電流に基づく電流を出力する定電流源１２２及び１２４と、基準抵抗器７０と、電源電圧ＶＤＤとを用いることにより、送信側の終端抵抗部１７０の終端抵抗値RTxを目標値の５０Ωに設定することができる。

従って、実施の形態１によれば、送信（Ｔｘ）側の終端抵抗値を高精度に設定できる抵抗調整回路１００を提供することができる。

なお、図６には、基準電流調整モード（Ｓ１〜Ｓ３）を行い、受信側終端抵抗調整モード（Ｓ４〜Ｓ６）を行った後に、送信側終端抵抗調整モード（Ｓ７〜Ｓ９）を行う形態について説明した。

しかしながら、受信側終端抵抗調整モード（Ｓ４〜Ｓ６）と、送信側終端抵抗調整モード（Ｓ７〜Ｓ９）との順番を入れ替えてもよい。

また、以上では、受信側終端抵抗調整モードにおいて、基準電流生成回路１１０の基準電流に基づく電流を出力する定電流源１２１及び１２３を用いることにより、受信側の終端抵抗部１６０の終端抵抗値RRxを目標値の５０Ωに設定する形態について説明した。

しかしながら、基準電流を生成する回路は、基準電流生成回路１１０のような回路構成に限られない。定電流源１２１及び１２３が、基準抵抗器７０を用いて設定した基準電流に基づく電流値の電流を出力できるのであれば、基準電流を生成する回路は、図５に示す基準電流生成回路１１０とは異なる回路であってもよい。

また、以上では、セレクタ１８０Ａ、１８０Ｂで、コンパレータ１９０の入力信号を選択する形態について説明した。

しかしながら、セレクタ１８０Ａ、１８０Ｂを用いずに、３つのコンパレータ１９０を用いることにより、基準電流調整モード、受信側終端抵抗調整モード、送信側終端抵抗調整モードを行ってもよい。

また、以上で説明した実施の形態１の抵抗調整回路１００では、１つの基準抵抗器７０を用いて、基準電流調整モードにおける基準電流の設定と、受信側終端抵抗調整モードにおける受信側の終端抵抗値の設定とを行うことができる。

また、以上で説明した実施の形態１の抵抗調整回路１００では、１つの基準抵抗器７０を用いて、基準電流調整モードにおける基準電流の設定と、送信側終端抵抗調整モードにおける送信側の終端抵抗値の設定とを行うことができる。

このように、１つの基準抵抗器７０を用いて基準電流の設定と終端抵抗値の設定とを行うことができるので、任意の受信側の終端電圧ＶＤＲでの終端抵抗値の調整のためにＬＳＩ２０の外部に設ける素子を最小限度に抑えることができる。例えば、任意の受信側の終端電圧ＶＤＲでの終端抵抗値の調整のために電源等を追加する必要はない。

従って、実施の形態１によれば、抵抗調整回路１００の製造コストを抑えることができる。

以上、実施の形態１の抵抗調整回路１００によれば、基準電流生成回路１１０の基準電流に基づく電流を出力する定電流源１２１及び１２３と、基準抵抗器７０と、電圧バッファ１５０とを用いることにより、任意の受信側の終端電圧ＶＤＲでの終端抵抗値を目標値の５０Ωに設定することができるので、高品質なデータを受信することができる。

＜実施の形態２＞
図１０は、実施の形態２の抵抗調整回路２００を示す図である。

抵抗調整回路２００は、アナログ部２００Ａ、デジタル部１００Ｄ、及び端子２００Ｔ１、２００Ｔ２を含む。アナログ部２００Ａは、高速／高精度なＣＭＯ回路によって構築される。デジタル部１００Ｄは、高速動作が可能なデジタル回路によって構築される。抵抗調整回路２００は、図２に示す調整回路５２Ａ及び５２Ｂに１つずつ含まれる。

実施の形態２の抵抗調整回路２００は、実施の形態１の抵抗調整回路１００の終端抵抗部１６０及び１７０を終端抵抗部２６０及び２７０に置き換えたものである。終端抵抗部２６０及び２７０は、電流源及び電位点との接続が実施の形態１の終端抵抗部１６０及び１７０と異なる。

また、終端抵抗部２７０は、ＰＭＯＳトランジスタを含む終端抵抗部１７０とは異なり、ＮＭＯＳ(N channel Metal Oxide Semiconductor)トランジスタを含む。

また、実施の形態２の抵抗調整回路２００には、上述の違いにより、その他の回路構成についても、実施の形態１の抵抗調整回路１００の回路構成とは異なる部分がある。

以下、実施の形態１の抵抗調整回路１００の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。

図１０では、抵抗調整回路２００がＬＳＩ２０の高速シリアルインターフェース５０に含まれるものとして説明する。ＬＳＩ２０は、図２に示すＬＳＩ２０Ａ又は２０Ｂに相当する。高速シリアルインターフェース５０は、図２に示す高速シリアルインターフェース５０Ａ又は５０Ｂに相当する。

また、抵抗調整回路２００には、基準抵抗器７０が接続されている。基準抵抗器７０は、図２に示す基準抵抗器７０Ａ又は７０Ｂに相当する。ここでは、基準抵抗器７０の抵抗値Rrefが１ｋΩである場合について説明する。

なお、ここでは、基準抵抗器７０は、ＬＳＩ２０の外部に設けられていて、抵抗調整回路２００に接続されているものとして説明するが、基準抵抗器７０は、抵抗調整回路２００の構成要素として含まれていてもよい。

抵抗調整回路２００のアナログ部２００Ａは、端子２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄ、２０１Ｅ、２０２Ａ、２０２Ｂ、基準電流生成回路１１０、定電流源１２０、２２１、２２２、２２３、２２４、及びセレクタ２３０、２４０を含む。

抵抗調整回路２００のアナログ部２００Ａは、さらに、電圧バッファ１５０、終端抵抗部２６０、２７０、セレクタ１８０Ａ、１８０Ｂ、及びコンパレータ１９０を含む。

デジタル部１００Ｄは、実施の形態１のデジタル部１００Ｄと同様であり、デジタル部１００Ｄの端子１００Ｄ１、１００Ｄ２、１００Ｄ３、１００Ｄ４、１００Ｄ５は、それぞれ、アナログ部２００Ａの端子２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄ、２０１Ｅに接続されている。端子１００Ｄ４には、アナログ部２００Ａから比較結果が入力される。

デジタル部１００Ｄの端子１００Ｄ６、１００Ｄ７は、それぞれ、受信調整コード、送信調整コードを抵抗調整回路２００の外部に出力するための端子である。端子１００Ｄ６、１００Ｄ７は、それぞれ、抵抗調整回路２００の端子２００Ｔ１、２００Ｔ２に接続されている。

端子２００Ｔ１、２００Ｔ２は、図２に示す調整回路５２Ａ及び５２Ｂから受信調整コード及び送信調整コードが出力される端子に相当する。

端子２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄ、２０１Ｅは、デジタル部１００Ｄに接続される端子である。

端子２０１Ａは、デジタル部１００Ｄから電流調整コードが入力される端子である。端子２０１Ａは、基準電流生成回路１１０の可変抵抗器１１２のコード入力端子に接続されている。デジタル部１００Ｄは、端子２０１Ａを介して、可変抵抗器１１２に電流調整コードを入力する。電流調整コードは、基準電流生成回路１１０の出力電流値を調整するコードである。

端子２０１Ｂは、デジタル部１００Ｄから受信調整コードが入力される端子である。端子２０１Ｂは、終端抵抗部２６０のコード入力端子に接続されている。デジタル部１００Ｄは、端子２０１Ｂを介して、終端抵抗部２６０に受信調整コードを入力する。受信調整コードは、終端抵抗部２６０の終端抵抗値を調整するコードである。

端子２０１Ｃは、デジタル部１００Ｄから送信調整コードが入力される端子である。端子２０１Ｃは、終端抵抗部２７０のコード入力端子に接続されている。デジタル部１００Ｄは、端子２０１Ｃを介して、終端抵抗部２７０に送信調整コードを入力する。送信調整コードは、終端抵抗部２７０の終端抵抗値を調整するコードである。

端子２０１Ｄは、デジタル部１００Ｄにコンパレータ１９０の比較結果を表す信号を出力する端子である。端子２０１Ｄは、コンパレータ１９０の出力端子に接続されている。コンパレータ１９０の比較結果を表す信号は、端子２０１Ｄを介して、デジタル部１００Ｄに出力される。

端子２０１Ｅは、デジタル部１００Ｄから選択信号(Iref, Rx Term or Tx Term)が入力される端子である。端子２０１Ｅは、セレクタ２３０、２４０、１８０Ａ、１８０Ｂの選択信号入力端子に接続されている。デジタル部１００Ｄは、端子２０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)をセレクタ２３０、２４０、１８０Ａ、１８０Ｂの選択信号入力端子に入力する。

端子２０２Ａは、アナログ部２００Ａの内部では、セレクタ２３０の出力端子と、セレクタ１８０Ａの一方の入力端子とに接続される。また、端子２０２Ａは、アナログ部２００Ａの外部では、ＬＳＩ２０の端子２１Ａを介して、基準抵抗器７０の一方の端子に接続される。

端子２０２Ｂは、アナログ部２００Ａの内部では、セレクタ２４０の出力端子と、セレクタ１８０Ａの他方の入力端子とに接続される。また、端子２０２Ｂは、アナログ部２００Ａの外部では、ＬＳＩ２０の端子２１Ｂを介して、基準抵抗器７０の他方の端子に接続される。

なお、端子２０２Ａ、２０２Ｂは、アナログ部２００Ａの端子であるとともに、抵抗調整回路２００の端子でもある。

また、端子２１Ａ、２１Ｂは、ＬＳＩ２０に基準抵抗器７０を接続するための端子であり、図１０において、端子２１Ａ、２１Ｂよりも左側は、ＬＳＩ２０の内部であり、端子２１Ａ、２１Ｂよりも右側は、ＬＳＩ２０の外部である。図１０では、ＬＳＩ２０の外部に存在するのは、基準抵抗器７０のみである。

基準電流生成回路１１０は、抵抗調整回路２００が終端抵抗部２６０及び２７０における受信側の終端抵抗値、及び、送信側の終端抵抗値をそれぞれ設定する際に用いる基準電流を生成する回路である。

定電流源１２０は、電源ＶＤＤとセレクタ２３０の３つの入力端子のうちの１つとの間に接続されている。定電流源１２０は、基準電流生成回路１１０とカレントミラー回路を構築する。

定電流源２２１、２２２、２２３、２２４は、定電流源１２０と同様に、基準電流生成回路１１０とカレントミラー回路を構築する。

定電流源２２１は、電源ＶＤＤと、セレクタ２３０の３つの入力端子のうちの１つとの間に接続されている。定電流源２２１は、基準電流生成回路１１０の基準電流Irefの半分の電流(Iref×1/2)を出力する。

定電流源２２２は、電源ＶＤＤと、セレクタ２３０の３つの入力端子のうちの１つとの間に接続されている。定電流源２２２は、基準電流生成回路１１０の基準電流Irefと等しい電流(Iref×1)を出力する。

定電流源２２３は、電源ＶＤＤと、終端抵抗部２６０との間に接続されている。定電流源２２３は、基準電流生成回路１１０の基準電流Irefの１０倍の電流(Iref×10)を終端抵抗部２６０に出力する。

定電流源２２４は、電源ＶＤＤと、終端抵抗部２７０との間に接続されている。定電流源２２４は、基準電流生成回路１１０の基準電流Irefの２０倍の電流(Iref×20)を終端抵抗部２７０に出力する。

セレクタ２３０は、３つの入力端子と１つの出力端子とを有する。セレクタ２３０の３つの入力端子は、定電流源１２０の出力端子、定電流源２２１の出力端子、及び定電流源２２２の出力端子に接続されている。セレクタ２３０の出力端子は、端子２０２Ａと、セレクタ１８０Ａの２つの入力端子のうちの一方の入力端子とに接続されている。

セレクタ２３０の選択信号入力端子には、デジタル部１００Ｄから端子２０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ２３０は、選択信号Irefが入力されると、定電流源１２０を選択する。

また、セレクタ２３０は、選択信号Rx Termが入力されると、定電流源２２１を選択する。また、セレクタ２３０は、選択信号Tx Termが入力されると、定電流源２２２を選択する。

セレクタ２４０は、１つの出力端子と、３つの入力端子とを有する。セレクタ２４０の出力端子は、端子２０２Ｂと、セレクタ１８０Ａの２つの入力端子のうちの他方の入力端子とに接続される。

セレクタ２４０の３つの入力端子のうちの１つには、電圧バッファ１５０の出力端子が接続され、残りの２つの入力端子には、接地電位点が接続される。

セレクタ２４０の選択信号入力端子には、デジタル部１００Ｄから端子２０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ２４０は、選択信号Irefが入力されると、接地電位点を選択する。

また、セレクタ２４０は、選択信号Rx Termが入力されると、電圧バッファ１５０を選択する。また、セレクタ２４０は、選択信号Tx Termが入力されると、接地電位点を選択する。

電圧バッファ１５０は、実施の形態１の電圧バッファ１５０と同様であるが、自己の出力端子が終端抵抗部２６０とセレクタ２４０の入力端子とに接続されている点が、実施の形態１の電圧バッファ１５０と異なる。

終端抵抗部２６０は、一端が電圧バッファ１５０に接続され、他端が定電流源２２３と、セレクタ１８０Ｂの３つの入力端子のうちの１つの入力端子とに接続される。

終端抵抗部２６０は、図２に示すレシーバ５３Ａ１、５３Ａ２、５３Ｂ１、５３Ｂ２の終端抵抗部６４Ａ１、６４Ａ２、６４Ｂ１、６４Ｂ２に含まれる一対の可変抵抗器と同様の可変抵抗器である。より具体的には、終端抵抗部２６０は、図３（Ｂ）に示す終端抵抗部９０Ｂと同様の回路構成を有する。

終端抵抗部２６０の終端抵抗値は、デジタル部１００Ｄから端子２０１Ｂを介して入力される受信調整コードによって調整される。

終端抵抗部２６０の終端抵抗値の目標値は、５０Ωである。終端抵抗部２６０の終端抵抗値は、受信側終端抵抗調整モードにおいて目標値に設定される。受信側終端抵抗調整モードでは、セレクタ２３０は、定電流源２２１を選択し、セレクタ２４０は電圧バッファ１５０を選択する。また、セレクタ１８０Ａは端子２０２Ａを選択し、セレクタ１８０Ｂは、終端抵抗部２６０と定電流源２２３との接続点を選択する。

このため、受信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部２６０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部２６０での電圧降下とが等しくなるように、受信調整コードを調整する。

従って、受信側終端抵抗調整モードにおいて終端抵抗部２６０に接続される定電流源２２３の電流値は、定電流源２２１の出力電流(Iref×1/2)に、基準抵抗器７０の抵抗値（１ｋΩ）に対する終端抵抗部２６０の終端抵抗値の目標値（５０Ω）の逆比倍（２０倍）した電流値(Iref×10)に設定されている。

終端抵抗部２７０は、一端が接地電位点に接続され、他端が定電流源２２４と、セレクタ１８０Ｂの３つの入力端子のうちの１つの入力端子とに接続される。なお、終端抵抗部２７０の詳細な回路構成については、図１１を用いて後述する。

終端抵抗部２７０の終端抵抗値は、デジタル部１００Ｄから端子２０１Ｃを介して入力される送信調整コードによって調整される。

終端抵抗部２７０の終端抵抗値の目標値は、５０Ωである。終端抵抗部２７０の終端抵抗値は、送信側終端抵抗調整モードにおいて目標値に設定される。送信側終端抵抗調整モードでは、セレクタ２３０は、定電流源２２２を選択し、セレクタ２４０は接地電位点を選択する。また、セレクタ１８０Ａは端子２０２Ａを選択し、セレクタ１８０Ｂは、終端抵抗部２７０と定電流源２２４との接続点を選択する。

このため、送信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部２７０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部２７０での電圧降下とが等しくなるように、送信調整コードを調整する。

従って、送信側終端抵抗調整モードにおいて終端抵抗部２７０に接続される定電流源２２４の電流値は、定電流源２２２の出力電流(Iref×1)に、基準抵抗器７０の抵抗値（１ｋΩ）に対する終端抵抗部２７０の終端抵抗値の目標値（５０Ω）の逆比倍（２０倍）した電流値(Iref×20)に設定されている。

セレクタ１８０Ａは、２つの入力端子の一方がセレクタ２３０の出力端子と、端子２０２Ａとに接続される。また、セレクタ１８０Ａの他方の入力端子は、セレクタ２４０の出力端子と、端子２０２Ｂとに接続される。また、セレクタ１８０Ａの出力端子は、コンパレータ１９０の非反転入力端子に接続される。

セレクタ１８０Ａの選択信号入力端子には、デジタル部１００Ｄから端子２０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ１８０Ａは、選択信号Irefが入力されると、端子２０２Ａを選択する。

また、セレクタ１８０Ａは、選択信号Rx Termが入力されると、端子２０２Ａを選択する。また、セレクタ１８０Ａは、選択信号Tx Termが入力されると、端子２０２Ａを選択する。

セレクタ１８０Ｂは、３つの入力端子の一つに基準電圧Vref2が入力される。セレクタ１８０Ｂのもう１つの入力端子は、終端抵抗部２６０と定電流源２２３との接続点に接続される。また、セレクタ１８０Ｂの残りの１つの入力端子は、終端抵抗部２７０と定電流源２２４との接続点に接続される。また、セレクタ１８０Ｂの出力端子は、コンパレータ１９０の反転入力端子に接続される。

セレクタ１８０Ｂの選択信号入力端子には、デジタル部１００Ｄから端子２０１Ｅを介して、選択信号(Iref, Rx Term or Tx Term)が入力される。セレクタ１８０Ｂは、選択信号Irefが入力されると、基準電圧Vref2を選択する。

また、セレクタ１８０Ｂは、選択信号Rx Termが入力されると、終端抵抗部２６０と定電流源２２３との接続点を選択する。また、セレクタ１８０は、選択信号Tx Termが入力されると、終端抵抗部２７０と定電流源２２４との接続点を選択する。

コンパレータ１９０は、非反転入力端子がセレクタ１８０Ａの出力端子に接続され、反転入力端子がセレクタ１８０Ｂの出力端子に接続され、出力端子が端子２０１Ｄを介してデジタル部１００Ｄに接続されている。

次に、図１１を用いて、実施の形態２の終端抵抗部２７０について説明する。終端抵抗部２７０としては、例えば、図１１に示す終端抵抗部９０Ｃを用いればよい。

図１１は、実施の形態２の終端抵抗部９０Ｃの回路構成を示す図である。

図１１に示す終端抵抗部９０Ｃは、端子９０Ｃ１、９０Ｃ２、及び、調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４を含む。なお、端子９０Ｃ２は、４つの調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４に対応して４つ設けられている。

端子９０Ｃ１は、接地電圧ＶＳＳと、調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４の合成抵抗値とを反映した信号を出力する端子である。端子９０Ｃ１は、図１０に示す終端抵抗部２７０の可変抵抗器の上側の端子に相当する。

端子９０Ｃ２は、送信調整コードが入力される端子であり、図１０に示す終端抵抗部２７０の終端抵抗部に送信調整コードが入力される端子に相当する。

調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４は、同様の構成を有する。

調整部９１Ｃ１は、抵抗器９２Ｃ１、及びＮＭＯＳトランジスタ９２Ｃ２を含む。

抵抗器９２Ｃ１は、端子９０Ｃ１と、ＮＭＯＳトランジスタ９２Ｃ２のドレインとの間に接続される。

ＮＭＯＳトランジスタ９２Ｃ２は、ドレインが抵抗器９２Ｃ１に接続され、ゲートが端子９０Ｃ２に接続され、ソースがグランドＶＳＳに接続される。

調整部９１Ｃ２、９１Ｃ３、９１Ｃ４は、調整部９１Ｃ１と同様の構成を有する。調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４の抵抗器９２Ｃ１は、端子９０Ｃ１に対して並列に接続され、調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４のＮＭＯＳトランジスタ９２Ｃ２のゲートは、それぞれ、４つの端子９０Ｃ２に接続される。

終端抵抗部９０Ｃは、４つの端子９０Ｃ２に入力される送信調整コードによって、調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４のＮＭＯＳトランジスタ９２Ｃ２のオン／オフが調整される。

ＮＭＯＳトランジスタ９２Ｃ２がオンにされる調整部（９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４）の数が増えると、並列に接続される抵抗器９２Ｃ１の数が増えるため、終端抵抗部９０Ｃの合成抵抗値は低下する。

ＮＭＯＳトランジスタ９２Ｃ２がオンにされる調整部（９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４）の数が少なくなると、並列に接続される抵抗器９２Ｃ１の数が減るため、終端抵抗部９０Ｃの合成抵抗値は増大する。

調整部９１Ｃ１、９１Ｃ２、９１Ｃ３、９１Ｃ４の各抵抗値と各トランジスタのサイズは、合成抵抗値が短調増減するように設計されていればよい。また、調整部の数はプロセスばらつきの調整範囲を確保するために調整部の数を増減してもよい。

次に、上述のような構成の抵抗調整回路２００の基準電流調整モード、受信側終端抵抗調整モード、及び送信側終端抵抗調整モードにおける回路の動作を図１２乃至１４を用いて説明する。

図１２は、実施の形態２の抵抗調整回路２００の基準電流調整モードにおける接続関係を示す図である。図１３は、実施の形態２の抵抗調整回路２００の受信側終端抵抗調整モードにおける接続関係を示す図である。図１４は、実施の形態２の抵抗調整回路２００の送信側終端抵抗調整モードにおける接続関係を示す図である。

基準電流調整モードにおいて、アナログ部２００Ａでは、図１２に示すように、セレクタ２３０は定電流源１２０を選択し、セレクタ２４０は接地電位点を選択する。また、セレクタ１８０Ａ及び１８０Ｂ（図１０参照）は、それぞれ、端子２０２Ａ及び基準電圧Vref2を選択する。

このため、アナログ部２００Ａでは、図１２に示すように、基準抵抗器７０に定電流源１２０の電流(Iref×1)が流れる。この結果、基準抵抗器７０の両端間には、電圧V21 = Iref × Rref = Iref × １ｋΩが生じる。

このとき、コンパレータ１９０は、電圧V21と基準電圧Vref2との比較結果を表す信号を端子２０１Ｄを介してデジタル部１００Ｄに出力する。

デジタル部１００Ｄは、コンパレータ１９０から入力される比較結果を表す信号に基づき、基準電流生成回路１１０に入力する電流調整コードを調整する。これにより、基準電流Irefの電流値が調整される。

デジタル部１００Ｄは、電圧V21と基準電圧Vref2が等しいかどうか比較し、電圧V21と基準電圧Vref2が等しくなるまで電流調整コードを調整する。これにより、最終的な電流調整コードの値が設定される。

この結果、基準抵抗器７０を用いて調整された基準電流Irefが基準電流生成回路１１０の可変抵抗器１１２に流れ、基準電流Irefをコピーした電流(Iref×1)が定電流源１２０から出力される。また、定電流源２２１、２２２、２２３、２２４の電流も設定される。

受信側終端抵抗調整モードでは、アナログ部２００Ａにおいては、図１３に示すように、セレクタ２３０は定電流源２２１を選択し、セレクタ２４０は電圧バッファ１５０を選択する。また、セレクタ１８０Ａ及び１８０Ｂ（図１０参照）は、それぞれ、端子２０２Ａと、終端抵抗部２６０と定電流源２２３との接続点とを選択する。また、電圧バッファ１５０の出力電圧は、終端抵抗部２６０と基準抵抗器７０とに印加される。

このため、図１３に示すように、基準抵抗器７０には定電流源２２１から出力される電流(Iref×1/2)が流れる。また、終端抵抗部２６０には、定電流源２２３から出力される電流(Iref×10)が流れる。

このとき、コンパレータ１９０は、端子２０２Ａの電圧V22と、終端抵抗部２６０と定電流源２２３との接続点の電圧Vout_Rxとの比較結果を表す信号を端子２０１Ｄを介してデジタル部１００Ｄに出力する。

デジタル部１００Ｄは、コンパレータ１９０から入力される比較結果を表す信号に基づき、終端抵抗部２６０に入力する受信調整コードを調整する。これにより、受信(Rx)側の終端抵抗部２６０の抵抗値が調整される。

デジタル部１００Ｄは、端子２０２Ａの電圧V22と、終端抵抗部２６０及び定電流源２２３の接続点の電圧Vout_Rxとが等しいかどうか比較し、端子２０２Ａの電圧V22と電圧Vout_Rxが等しくなるまで受信調整コードを調整する。これにより、最終的な受信調整コードが決定される。

デジタル部１００Ｄは、電圧V22と電圧Vout_Rxが等しくなると、受信側終端抵抗調整モードを終了する。

ここで、端子２０２Ａの電圧V22と、終端抵抗部２６０及び定電流源２２３の接続点の電圧Vout_Rxとは、次のように求まる。なお、終端抵抗部２６０の終端抵抗値をRRxとする。

端子２０２Ａの電圧V22は、V22 = VDR + Rref × (Iref×1/2)である。また、終端抵抗部２６０及び定電流源２２３の接続点の電圧Vout_Rxは、Vout_Rx = VDR + RRx × Iref × 10である。従って、端子２０２Ａの電圧V22と、終端抵抗部２６０及び定電流源２２３の接続点の電圧Vout_Rxとが等しくなるように、受信調整コードの値を調整して、終端抵抗部２６０の終端抵抗値をRRxを設定すればよい。

換言すれば、受信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部２６０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部２６０での電圧降下とが等しくなるように、受信調整コードを調整する。

定電流源２２１の出力電流(Iref×1/2)と、定電流源２２３の出力電流(Iref×10)との比は、２０倍であるため、終端抵抗部２６０の終端抵抗値をRRxは、基準抵抗器７０の抵抗値Rref（１ｋΩ）に、逆比（１／２０）を乗じた５０Ωに設定される。これは、終端抵抗部２６０の終端抵抗値RRxの目標値である。

受信側終端抵抗調整モードでの処理の結果、終端抵抗部２６０の終端抵抗値RRxは、目標値の５０Ωに設定される。

送信側終端抵抗調整モードでは、アナログ部２００Ａにおいて、図１４に示すように、セレクタ２３０は定電流源２２２を選択し、セレクタ２４０は接地電位点を選択する。また、セレクタ１８０Ａ及び１８０Ｂ（図１０参照）は、それぞれ、端子２０２Ａと、終端抵抗部２７０と定電流源２２４との接続点とを選択する。

このため、図１４に示すように、基準抵抗器７０には定電流源２２２から出力される電流(Iref×1)が流れる。また、終端抵抗部２７０には、定電流源２２４から出力される電流(Iref×20)が流れる。

このとき、コンパレータ１９０は、端子２０２Ａの電圧V23と、終端抵抗部２７０と定電流源２２４との接続点の電圧Vout_Txとの比較結果を表す信号を端子２０１Ｄを介してデジタル部１００Ｄに出力する。

デジタル部１００Ｄは、コンパレータ１９０から入力される比較結果を表す信号に基づき、終端抵抗部２７０に入力する送信調整コードを調整する。これにより、送信(Tx)側の終端抵抗部２７０の抵抗値が調整される。

デジタル部１００Ｄは、端子２０２Ａの電圧V23と、終端抵抗部２７０及び定電流源２２４の接続点の電圧Vout_Txとが等しいかどうか比較し、端子２０２Ａの電圧V23と電圧Vout_Txが等しくなるまで送信調整コードを調整する。これにより、最終的な送信調整コードが決定される。

デジタル部１００Ｄは、電圧V23と電圧Vout_Txが等しくなると、送信側終端抵抗調整モードを終了する。

ここで、端子２０２Ａの電圧V23と、終端抵抗部２７０及び定電流源２２４の接続点の電圧Vout_Txとは、次のように求まる。なお、終端抵抗部２７０の終端抵抗値をRTxとする。

端子２０２Ａの電圧V23は、V23 = Rref × (Iref×1)である。また、終端抵抗部２７０及び定電流源２２４の接続点の電圧Vout_Txは、Vout_Tx = RTx × Iref × 20である。従って、端子２０２Ａの電圧V23と、終端抵抗部２７０及び定電流源２２４の接続点の電圧Vout_Txとが等しくなるように、送信調整コードの値を調整して、終端抵抗部２７０の終端抵抗値をRTxを設定すればよい。

換言すれば、送信側終端抵抗調整モードでは、コンパレータ１９０は、基準抵抗器７０での電圧降下と、終端抵抗部２７０での電圧降下とを比較することになり、デジタル部１００Ｄは、基準抵抗器７０での電圧降下と、終端抵抗部２７０での電圧降下とが等しくなるように、送信調整コードを調整する。

定電流源２２２の出力電流(Iref×1)と、定電流源２２４の出力電流(Iref×20)との比は、２０倍であるため、終端抵抗部２７０の終端抵抗値をRTxは、基準抵抗器７０の抵抗値Rref（１ｋΩ）に、逆比（１／２０）を乗じた５０Ωに設定される。これは、終端抵抗部２７０の終端抵抗値RTxの目標値である。

送信側終端抵抗調整モードの結果、終端抵抗部２７０の終端抵抗値RTxは、目標値の５０Ωに設定される。

以上、実施の形態２の抵抗調整回路２００によれば、受信側終端抵抗調整モードにおいて、基準電流生成回路１１０の基準電流に基づく電流を出力する定電流源２２１及び２２３と、基準抵抗器７０と、電圧バッファ１５０とを用いることにより、受信側の終端抵抗部２６０の終端抵抗値RRxを目標値の５０Ωに高精度に設定することができる。

従って、実施の形態２によれば、実施の形態１と同様に、受信（Ｒｘ）側の終端抵抗値を高精度に設定できる抵抗調整回路２００及び抵抗調整方法を提供することができる。

また、実施の形態２によれば、実施の形態１と同様に、送信（Ｔｘ）側の終端抵抗値を高精度に設定できる抵抗調整回路２００及び抵抗調整方法を提供することができる。

また、以上で説明した実施の形態２の抵抗調整回路２００は、１つの基準抵抗器７０を用いて、基準電流調整モードにおける基準電流の設定と、受信側終端抵抗調整モードにおける受信側の終端抵抗値の設定とを行うことができる。

従って、実施の形態２によれば、抵抗調整回路２００の製造コストを抑えることができる。

以上、実施の形態２の抵抗調整回路２００によれば、基準電流生成回路１１０の基準電流に基づく電流を出力する定電流源２２１及び２２３と、基準抵抗器７０と、電圧バッファ１５０とを用いることにより、任意の受信側の終端電圧ＶＤＲでの終端抵抗値を目標値の５０Ωに設定することができるので、高品質なデータを受信することができる。

以上、本発明の例示的な実施の形態の抵抗調整回路及び抵抗調整方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記１）
基準抵抗器と、
前記基準抵抗器の一端に接続され、第１電圧を出力する第１電源と、
前記基準抵抗器の他端に接続され、前記基準抵抗器を用いて設定される基準電流に基づく第１電流を出力する第１電流源と、
前記第１電源の出力端子に一端が接続される第１可変抵抗部と、
前記第１可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第１可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と、
前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する制御部と
を含む、抵抗調整回路。
(付記２）
前記基準抵抗器の一端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
前記基準抵抗器の他端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
前記第１選択部の前記第１入力端子に接続される出力端子を有し、前記基準電流を出力する基準電流出力回路と
をさらに含み、
前記第１電源は、前記第１選択部の前記第２入力端子に接続され、前記第１選択部を介して前記基準抵抗器の一端に接続されており、
前記第１電流源は、前記第２選択部の前記第２入力端子に接続され、前記第２選択部を介して前記基準抵抗器の他端に接続されており、
前記第２電流源は、前記第１可変抵抗部の他端と基準電位点との間に接続されており、
前記制御部は、
前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、付記１記載の抵抗調整回路。
(付記３）
前記基準抵抗器の前記一端と前記他端とに接続される一対の入力端子を有する第３選択部と、
前記第１可変抵抗部と前記第２電流源との前記接続点と、前記基準抵抗器の前記一端の前記目標電圧値を出力する第２電源とに接続される一対の入力端子を有する第４選択部と
前記第３選択部の出力と、前記第４選択部の出力とを比較する比較部と、
をさらに含み、
前記制御部は、
前記基準電流の設定時は、前記第３選択部に前記基準抵抗器の前記一端に接続される入力端子を選択させ、前記第４選択部に前記目標電圧値を出力する前記第２電源に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第１可変抵抗部と前記第２電流源との前記接続点に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、付記２記載の抵抗調整回路。
(付記４）
前記第２選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
一端が電源に接続される第２可変抵抗部と、
前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
をさらに含み、
前記第１選択部は、電源に接続される第３入力端子をさらに有し、
前記第２選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、付記２又は３記載の抵抗調整回路。
(付記５）
前記第２選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
一端が電源に接続される第２可変抵抗部と、
前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
をさらに含み、
前記第１選択部は、電源に接続される第３入力端子をさらに有し、
前記第２選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
前記第４選択部は、前記第２可変抵抗部と前記第４電流源との前記接続点に接続される入力端子をさらに有し、
前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させ、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第２可変抵抗部と前記第４電流源との前記接続点に接続される前記入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、付記３記載の抵抗調整回路。
(付記６）
前記基準抵抗器の他端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
前記基準抵抗器の一端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
前記第１選択部の前記第１入力端子に接続される出力端子を有し、前記基準電流を出力する基準電流出力回路と
をさらに含み、
前記第１電源は、前記第２選択部の前記第２入力端子に接続され、前記第２選択部を介して前記基準抵抗器の一端に接続されており、
前記第１電流源は、前記第１選択部の前記第２入力端子に接続され、前記第１選択部を介して前記基準抵抗器の他端に接続されており、
前記第２電流源は、前記第１可変抵抗部の他端と電源との間に接続されており、
前記制御部は、
前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記基準抵抗器の前記他端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、付記１記載の抵抗調整回路。
(付記７）
前記基準抵抗器の前記一端と前記他端とに接続される一対の入力端子を有する第３選択部と、
前記第１可変抵抗部と前記第２電流源との前記接続点と、前記基準抵抗器の前記他端の前記目標電圧値を出力する第２電源とに接続される一対の入力端子を有する第４選択部と
前記第３選択部の出力と、前記第４選択部の出力とを比較する比較部と、
をさらに含み、
前記制御部は、
前記基準電流の設定時は、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記目標電圧値を出力する前記第２電源に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の他端の電圧値と、前記基準抵抗器の前記他端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第１可変抵抗部と前記第２電流源との前記接続点に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、付記６記載の抵抗調整回路。
(付記８）
前記第１選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
一端が基準電位点に接続される第２可変抵抗部と、
前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
をさらに含み、
前記第１選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
前記第２選択部は、電源に接続される第３入力端子をさらに有し、
前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、付記６又は７記載の抵抗調整回路。
(付記９）
前記第１選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
一端が基準電位点に接続される第２可変抵抗部と、
前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
をさらに含み、
前記第１選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
前記第２選択部は、基準電位点に接続される第３入力端子をさらに有し、
前記第４選択部は、前記第２可変抵抗部と前記第４電流源との前記接続点に接続される入力端子をさらに有し、
前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させ、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第２可変抵抗部と前記第４電流源との前記接続点に接続される前記入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、付記７記載の抵抗調整回路。
（付記１０）
前記基準抵抗器は、ＬＳＩチップの外部に設けられる抵抗器である、付記１乃至９のいずれか一項記載の抵抗調整回路。
（付記１１）
基準抵抗器と、
前記基準抵抗器の一端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
前記基準抵抗器の他端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
前記第１選択部の前記第１入力端子に接続される出力端子を有し、基準電流を出力する基準電流出力回路と、
前記第１選択部の前記第２入力端子に接続される出力端子を有し、第１電圧を出力する第１電源と、
前記第２選択部の前記第２入力端子に接続され、前記基準電流に応じた第１電流を出力する第１電流源と、
前記第１電源の出力端子に一端が接続される可変抵抗部と、
前記可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と、
前記基準電流の設定時は、前記第１選択部が前記第１入力端子を選択し、前記第２選択部が前記第１入力端子を選択した状態で、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第１選択部が前記第２入力端子を選択し、前記第２選択部が前記第２入力端子を選択した状態で、前記基準抵抗器の他端の電圧値と、前記可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記可変抵抗部の抵抗値を設定する制御部と
を含む、
抵抗調整回路。
(付記１２）
基準抵抗器と、
前記基準抵抗器の一端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
前記基準抵抗器の他端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
前記第１選択部の前記第１入力端子に接続される出力端子を有し、基準電流を出力する基準電流出力回路と、
前記第１選択部の前記第２入力端子に接続される出力端子を有し、第１電圧を出力する第１電源と、
前記第２選択部の前記第２入力端子に接続され、前記基準電流に応じた第１電流を出力する第１電流源と、
前記第１電源の出力端子に一端が接続される可変抵抗部と、
前記可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と
を含む抵抗調整回路において、
前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
前記基準電流の設定終了後に、前記可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記可変抵抗部の抵抗値を設定する、抵抗調整方法。
(付記１３）
基準抵抗器と、
前記基準抵抗器の一端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
前記基準抵抗器の他端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
前記第１選択部の前記第１入力端子に接続される出力端子を有し、基準電流を出力する基準電流出力回路と、
前記第２選択部の前記第２入力端子に接続される出力端子を有し、第１電圧を出力する第１電源と、
前記第１選択部の前記第２入力端子に接続され、前記基準電流に応じた第１電流を出力する第１電流源と、
前記第１電源の出力端子に一端が接続される可変抵抗部と、
前記可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と
を含む抵抗調整回路において、
前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
前記基準電流の設定終了後に、前記可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記可変抵抗部の抵抗値を設定する、抵抗調整方法。

２０、２０Ａ、２０Ｂ ＬＳＩ
５０、５０Ａ、５０Ｂ 高速シリアルインターフェース
１００、２００ 抵抗調整回路
１００Ａ、２００Ａ アナログ部
１００Ｄ デジタル部
１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅ、２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄ、２０１Ｅ 端子
１０２Ａ、１０２Ｂ、２０２Ａ、２０２Ｂ 端子
１１０ 基準電流生成回路
１２０、１２１、１２２、１２３、１２４、２２１、２２２、２２３、２２４ 定電流源
１３０、１４０、２３０、２４０ セレクタ
１５０ 電圧バッファ
１６０、１７０、２６０、２７０ 終端抵抗部
１８０Ａ、１８０Ｂ セレクタ
１９０ コンパレータ

Claims (11)

1. 基準抵抗器と、
   前記基準抵抗器の一端に接続され、第１電圧を出力する第１電源と、
   前記基準抵抗器の他端に接続され、前記基準抵抗器を用いて設定される基準電流に基づく第１電流を出力する第１電流源と、
   前記第１電源の出力端子に一端が接続される第１可変抵抗部と、
   前記第１可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第１可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と、
   前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する制御部と
   を含む、抵抗調整回路。
2. 前記基準抵抗器の一端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
   前記基準抵抗器の他端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
   前記第１選択部の前記第１入力端子に接続される出力端子を有し、前記基準電流を出力する基準電流出力回路と
   をさらに含み、
   前記第１電源は、前記第１選択部の前記第２入力端子に接続され、前記第１選択部を介して前記基準抵抗器の一端に接続されており、
   前記第１電流源は、前記第２選択部の前記第２入力端子に接続され、前記第２選択部を介して前記基準抵抗器の他端に接続されており、
   前記第２電流源は、前記第１可変抵抗部の他端と基準電位点との間に接続されており、
   前記制御部は、
   前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
   前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、請求項１記載の抵抗調整回路。
3. 前記基準抵抗器の前記一端と前記他端とに接続される一対の入力端子を有する第３選択部と、
   前記第１可変抵抗部と前記第２電流源との前記接続点と、前記基準抵抗器の前記一端の前記目標電圧値を出力する第２電源とに接続される一対の入力端子を有する第４選択部と
   前記第３選択部の出力と、前記第４選択部の出力とを比較する比較部と、
   をさらに含み、
   前記制御部は、
   前記基準電流の設定時は、前記第３選択部に前記基準抵抗器の前記一端に接続される入力端子を選択させ、前記第４選択部に前記目標電圧値を出力する前記第２電源に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
   前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第１可変抵抗部と前記第２電流源との前記接続点に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、請求項２記載の抵抗調整回路。
4. 前記第２選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
   一端が電源に接続される第２可変抵抗部と、
   前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
   をさらに含み、
   前記第１選択部は、電源に接続される第３入力端子をさらに有し、
   前記第２選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
   前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、請求項２又は３記載の抵抗調整回路。
5. 前記第２選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
   一端が電源に接続される第２可変抵抗部と、
   前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
   をさらに含み、
   前記第１選択部は、電源に接続される第３入力端子をさらに有し、
   前記第２選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
   前記第４選択部は、前記第２可変抵抗部と前記第４電流源との前記接続点に接続される入力端子をさらに有し、
   前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させ、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第２可変抵抗部と前記第４電流源との前記接続点に接続される前記入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、請求項３記載の抵抗調整回路。
6. 前記基準抵抗器の他端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
   前記基準抵抗器の一端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
   前記第１選択部の前記第１入力端子に接続される出力端子を有し、前記基準電流を出力する基準電流出力回路と
   をさらに含み、
   前記第１電源は、前記第２選択部の前記第２入力端子に接続され、前記第２選択部を介して前記基準抵抗器の一端に接続されており、
   前記第１電流源は、前記第１選択部の前記第２入力端子に接続され、前記第１選択部を介して前記基準抵抗器の他端に接続されており、
   前記第２電流源は、前記第１可変抵抗部の他端と電源との間に接続されており、
   前記制御部は、
   前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記基準抵抗器の前記他端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
   前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、請求項１記載の抵抗調整回路。
7. 前記基準抵抗器の前記一端と前記他端とに接続される一対の入力端子を有する第３選択部と、
   前記第１可変抵抗部と前記第２電流源との前記接続点と、前記基準抵抗器の前記他端の前記目標電圧値を出力する第２電源とに接続される一対の入力端子を有する第４選択部と
   前記第３選択部の出力と、前記第４選択部の出力とを比較する比較部と、
   をさらに含み、
   前記制御部は、
   前記基準電流の設定時は、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記目標電圧値を出力する前記第２電源に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の他端の電圧値と、前記基準抵抗器の前記他端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
   前記基準電流の設定終了後に、前記第１可変抵抗部の抵抗値を設定するときは、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第１可変抵抗部と前記第２電流源との前記接続点に接続される入力端子を選択させた状態で、前記比較部の比較結果に基づき、前記基準抵抗器の他端の電圧値と、前記第１可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記第１可変抵抗部の抵抗値を設定する、請求項６記載の抵抗調整回路。
8. 前記第１選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
   一端が基準電位点に接続される第２可変抵抗部と、
   前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
   をさらに含み、
   前記第１選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
   前記第２選択部は、電源に接続される第３入力端子をさらに有し、
   前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、請求項６又は７記載の抵抗調整回路。
9. 前記第１選択部の第３入力端子に電流入力端子が接続され、前記基準電流に基づく第３電流を出力する第３電流源と、
   一端が基準電位点に接続される第２可変抵抗部と、
   前記第２可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記第２可変抵抗部の目標抵抗値の逆比倍した第４電流を出力する第４電流源と
   をさらに含み、
   前記第１選択部は、前記第３電流源に接続される第３入力端子をさらに有し、
   前記第２選択部は、基準電位点に接続される第３入力端子をさらに有し、
   前記第４選択部は、前記第２可変抵抗部と前記第４電流源との前記接続点に接続される入力端子をさらに有し、
   前記制御部は、前記基準電流の設定終了後に、前記第２可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第３入力端子を選択させ、前記第２選択部に前記第３入力端子を選択させ、前記第３選択部に前記基準抵抗器の前記他端に接続される入力端子を選択させ、前記第４選択部に前記第２可変抵抗部と前記第４電流源との前記接続点に接続される前記入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記第２可変抵抗部と前記第４電流源との接続点の電圧値とが等しくなるように前記第２可変抵抗部の抵抗値を設定する、請求項７記載の抵抗調整回路。
10. 基準抵抗器と、
    前記基準抵抗器の一端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
    前記基準抵抗器の他端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
    前記第１選択部の前記第１入力端子に接続される出力端子を有し、基準電流を出力する基準電流出力回路と、
    前記第１選択部の前記第２入力端子に接続される出力端子を有し、第１電圧を出力する第１電源と、
    前記第２選択部の前記第２入力端子に接続され、前記基準電流に応じた第１電流を出力する第１電流源と、
    前記第１電源の出力端子に一端が接続される可変抵抗部と、
    前記可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と
    を含む抵抗調整回路において、
    前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
    前記基準電流の設定終了後に、前記可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の他端の電圧値と、前記可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記可変抵抗部の抵抗値を設定する、抵抗調整方法。
11. 基準抵抗器と、
    前記基準抵抗器の一端に出力端子が接続され、第１入力端子又は第２入力端子を選択する第１選択部と、
    前記基準抵抗器の他端に出力端子が接続され、第１入力端子が基準電位点に接続され、前記第１入力端子又は第２入力端子を選択する第２選択部と、
    前記第１選択部の前記第１入力端子に接続される出力端子を有し、基準電流を出力する基準電流出力回路と、
    前記第２選択部の前記第２入力端子に接続される出力端子を有し、第１電圧を出力する第１電源と、
    前記第１選択部の前記第２入力端子に接続され、前記基準電流に応じた第１電流を出力する第１電流源と、
    前記第１電源の出力端子に一端が接続される可変抵抗部と、
    前記可変抵抗部の他端に接続され、前記第１電流を、前記基準抵抗器の抵抗値に対する前記可変抵抗部の目標抵抗値の逆比倍した第２電流を出力する第２電流源と
    を含む抵抗調整回路において、
    前記基準電流の設定時は、前記第１選択部に前記第１入力端子を選択させ、前記第２選択部に前記第１入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記基準抵抗器の前記一端の目標電圧値とが等しくなるように前記基準電流出力回路の前記基準電流を調整し、
    前記基準電流の設定終了後に、前記可変抵抗部の抵抗値を設定するときは、前記第１選択部に前記第２入力端子を選択させ、前記第２選択部に前記第２入力端子を選択させた状態で、前記基準抵抗器の一端の電圧値と、前記可変抵抗部と前記第２電流源との接続点の電圧値とが等しくなるように前記可変抵抗部の抵抗値を設定する、抵抗調整方法。

Images