JP2006074213A - 終端抵抗調整回路 - Google Patents

Abstract

【課題】
終端抵抗の抵抗値の調整誤差分が、出力電圧に影響を与えることのない終端抵抗調整回路を提供する。
【解決手段】
送信回路の出力端に接続され、供給される制御信号に応答して、前記出力端の終端抵抗値を特定する終端抵抗生成部と、前記制御信号に応答して、前記送信回路に供給される基準電流を生成する基準電流補正部とを有する終端抵抗調整回路を構成する。その終端抵抗調整回路は、さらに、外部素子の抵抗値に対応する第１基準電流を生成する第１基準電流生成部と、内部抵抗の抵抗値に対応する第２基準電流を生成する第２基準電流生成部と、前記第１基準電流と前記第２基準電流とに基づいて前記制御信号を生成する終端抵抗制御部とを具備する。
【選択図】 図６

Description

本発明は、半導体装置に関し、特に半導体装置に備えられた終端抵抗の抵抗値を調整する終端抵抗調整回路に関する。

伝送システムのコストダウンおよび基板実装面積の削減を図るために、一般的には半導体デバイス内に終端抵抗を内蔵させる技術が知られている。半導体デバイス内部に内蔵させる終端抵抗が無調整の終端抵抗の場合、量産時の製造ばらつきにより抵抗値が広範囲に分布する可能性が高い。抵抗値が所望の値から外れると反射を起こして伝送品質が劣化してしまい、結果として製造歩留まりを下げることになる。一方で前述の終端抵抗の抵抗値は伝送システムの送信回路の出力信号電圧を決定する要因でもある。終端抵抗値と出力信号電圧の双方の安定化が要求されている。

抵抗値が所望の値から外れた場合でも、回路を適切に動作させるために、抵抗値を調整する調整回路を内蔵させて終端抵抗を調整する技術が知られている（例えば、特許文献１および特許文献２参照。）。

図１は、上記特許文献１（特開２００３−２９８３９５号公報）に記載されている従来の終端抵抗調整回路１００の構成を示すブロック図である。上記特許文献１に記載の技術は、基準電位ＶｒｅｆＨ，ＶｒｅｆＬと外部抵抗１１９によって生成される安定な基準電流Ｉｒｅｆをレプリカ抵抗１３０に与えて、その時に発生する電位Ｖａおよび電位Ｖｂと、基準電位ＶｒｅｆＨおよび基準電位ＶｒｅｆＬとを制御電圧生成部１２０で比較している。その比較結果からレプリカ抵抗１３０と外部抵抗１１９の差を認識し、レプリカ抵抗１３０と外部抵抗１１９が相対的に合致するように調整する技術である。

また、図２は、上記特許文献２（特開２００４−３２７２１号公報）に記載されている従来のインピーダンス可変回路２００の構成を示すブロック図である。図２に示されるインピーダンス可変回路は、スイッチ（ＳＷ１〜ＳＷ９）を開閉する事により抵抗素子（２０１〜２０９）の合成抵抗値を変化させて、その合成抵抗値を終端抵抗として用いるものである。

図３は、上述の終端抵抗調整回路１００、インピーダンス可変回路２００によって構成された終端抵抗調整回路３００の具体的な回路構成を例示する回路図である。図３に示されているように、終端抵抗調整回路３００は、終端抵抗生成部１０１と、送信回路１０２と、第１基準電流生成部１０４と、第２基準電流生成部１０５と、終端抵抗制御部１０６とを含んで構成されている。終端抵抗調整回路３００は、基準電位Ｖｒｅｆと外部抵抗１０９によって生成される安定な基準電流Ｉｒｅｆ１をレプリカ抵抗１３０に与えて、その時に発生する電圧Ｖ１と基準電圧Ｖ２を比較している。その比較によって内部抵抗値と外部抵抗値の差を認識し、その結果を用いて抵抗素子１５０を分離・合成して抵抗値を制御し、内部抵抗値を外部抵抗値に相対的に合致させている。

終端抵抗値を抵抗値Ｒ１５０、基準電流値を基準電流Ｉｒｅｆ２とした時の送信回路出力電圧値Ｖｏは、
送信回路出力電圧値Ｖｏ＝抵抗値Ｒ１５０×基準電流をＩｒｅｆ２…（１）
で表される。

図３において、従来の終端抵抗調整回路３００は、電圧Ｖ１と電圧Ｖ２を比較している。電圧Ｖ２は、電流Ｉｒｅｆ４を内部抵抗１３１に与えた時に発生する電圧である。電流Ｉｒｅｆ４は、基準電位Ｖｒｅｆと内部抵抗１０８によって生成した電流である。基準電位Ｖｒｅｆは、温度変動や電源電圧変動などの外的要因による出力電圧変動の少ないバンドギャップ電源回路等で与えられる電位である。

電圧Ｖ１は、電流Ｉｒｅｆ１を内部抵抗１３０に与えた時に発生する電圧である。電流Ｉｒｅｆ１は、基準電位Ｖｒｅｆと絶対精度がデバイス内部抵抗より極めて安定な外部抵抗１０９によって生成した電流である。基準電位Ｖｒｅｆは、前述のバンドギャップ電源回路等で与えられる基準電位である。

ここで比較される電圧Ｖ１および電圧Ｖ２は、内部抵抗１０８、内部抵抗１３１の抵抗値をそれぞれ内部抵抗値Ｒ１０８、内部抵抗値Ｒ１３１とし、同様に外部抵抗１０９、内部抵抗１３０の抵抗値をそれぞれ内部抵抗値Ｒ１０９、内部抵抗値Ｒ１３０とした場合、次式で表される。

電圧Ｖ２＝（基準電位Ｖｒｅｆ／内部抵抗値Ｒ１０８）×内部抵抗値Ｒ１３１…（２）
電圧Ｖ１＝（基準電位Ｖｒｅｆ／外部抵抗値Ｒ１０９）×内部抵抗値Ｒ１３０…（３）
ここで、内部抵抗１３１と内部抵抗１０８は同じ構造の内部抵抗なので相対精度が保証されて、上式の“内部抵抗値Ｒ１３１／内部抵抗値Ｒ１０８”の項は、定数と同義になる。したがって電圧Ｖ２は基準電位Ｖｒｅｆと同等の安定電位となる。

また、外部抵抗１０９は内部抵抗に比べて極めて安定なので、上式の“基準電位Ｖｒｅｆ／外部抵抗値Ｒ１０９”の項は定数と見なす事ができる。したがって電圧Ｖ１は内部抵抗１３０に比例した電位となる。この様子を示したものが図４で、電圧Ｖ１、電圧Ｖ２を比較して電圧Ｖ２よりも電圧Ｖ１の方が高すぎる（すなわち内部抵抗値が高すぎる）と判定したら制御信号Ｖｃｏｎｔによって内部抵抗で構成される終端抵抗の抵抗値Ｒ１５０を低く抑えるように調整する。これにより、調整後の終端抵抗１５０は外部抵抗１０９と同等の精度が得られるようになる。

しかし、実際の調整は無段階でなく有限値間隔での調整になるため、理想的に調整された状態であっても切り替わり前後の抵抗値は不連続になり、終端抵抗１５０の調整分解能に依存した誤差が残ってしまう。特に切り替わり付近で最大の誤差（ＥＲＲ）を生じている事が判る。そして終端抵抗が調整されているという前提で、安定電源Ｖｒｅｆと外部抵抗１０９とで生成した固定電流Ｉｒｅｆ２が送信回路１０２に供給されているので、送信回路出力電圧値Ｖｏは下記（４）式で表されるように終端抵抗１５０の関数となる。
送信回路出力電圧値Ｖｏ＝固定電流Ｉｒｅｆ２×抵抗値Ｒ１５０…（４）

図５は、終端抵抗調整回路３００から出力される送信回路出力波形を示す図である。図５に示されている波形を参照すると、前記終端抵抗１５０の調整誤差分＋ＥＲＲ、−ＥＲＲが出力電圧の誤差として残っていることが表されている。調整誤差分＋ＥＲＲ、−ＥＲＲが出力電圧の誤差として残ることで、測定再現性が悪くなったり、送信回路１０２の出力電圧値の偏差が無調整のシステムよりも大きくなる場合もある。これを回避するために調整分解能を上げる方法がある。この方法を採用する場合、終端抵抗制御部１０６を高精度化する必要が生じて回路規模が大きくなる。また、終端抵抗生成部１０１のスイッチ回路の接続数が増加することにより送信回路１０２から見た容量性負荷が大きくなり周波数帯域が制限されることになる。

調整分解能を上げることによる回路規模を増大や周波数帯域の制限を考慮することなく、終端抵抗の抵抗値の調整誤差分が、出力電圧に影響を与えることのない終端抵抗調整回路が望まれている。

特開２００３−２９８３９５号公報 特開２００４−３２７２１号公報

本発明が解決しようとする課題は、終端抵抗の抵抗値の調整誤差分が、出力電圧に影響を与えることのない終端抵抗調整回路を提供することにある。

以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

上記課題を解決するために、以下のような終端抵抗調整回路を構成する。その終端抵抗調整回路は、送信回路（２）の出力端に接続され、供給される制御信号（Ｖｃｏｎｔ）に応答して、前記出力端の終端抵抗値（Ｒ５０）を特定する終端抵抗生成部（１）と、前記制御信号（Ｖｃｏｎｔ）に応答して、前記送信回路（２）に供給される基準電流を生成する基準電流補正部（３）と、外部素子（１９）の抵抗値に対応する第１基準電流（Ｉｒｅｆ１）を生成する第１基準電流生成部（４）と、内部抵抗（１８）の抵抗値に対応する第２基準電流（Ｉｒｅｆ４）を生成する第２基準電流生成部（５）と、前記第１基準電流（Ｉｒｅｆ１）と前記第２基準電流（Ｉｒｅｆ４）とに基づいて前記制御信号（Ｖｃｏｎｔ）を生成する終端抵抗制御部（６）とを具備するように構成されることが好ましい。

その終端抵抗調整回路において、前記基準電流補正部（３）は、さらに、基準抵抗生成部（７）と、その基準抵抗生成部（７）に接続され、前記基準電流を生成する基準電流生成部（８）とを備えて構成されることが好ましい。そして、前記基準抵抗生成部（７）は、前記制御信号（Ｖｃｏｎｔ）に応答して前記終端抵抗生成部（１）が特定する前記終端抵抗値（Ｒ５０）に対応する基準抵抗値（Ｒ５１）を特定し、前記基準電流生成部（８）は、特定された前記基準抵抗値（Ｒ５１）に対応する基準電流を生成して、前記送信回路（２）に供給する終端抵抗調整回路を構成する。

その終端抵抗調整回路において、前記基準電流生成部（８）は、さらに、カレントミラー回路と、正転入力が第１基準電源に接続される負帰還型増幅器（ＯＰ１）と、前記負帰還型増幅器（ＯＰ１）の出力端に接続される第１トランジスタとを備える構成であることが好ましい。そして、前記第１トランジスタのドレインは、前記負帰還型増幅器（ＯＰ１）の反転入力と、前記基準抵抗生成部（７）に接続され、前記第１トランジスタのソースは、前記カレントミラー回路を形成するトランジスタ対のゲートに接続され、前記基準電流生成部（８）は、前記カレントミラー回路の出力電流を前記基準電流として前記送信回路（２）に供給する終端抵抗調整回路を構成する。

その終端抵抗調整回路において、前記終端抵抗生成部（１）は、さらに、基準終端抵抗（１３）と、前記終端抵抗制御部（６）に接続され、前記制御信号（Ｖｃｏｎｔ）に応答してＯＮ状態になるスイッチング素子と、前記スイッチング素子に接続される補正終端抵抗（１２）とを備える構成であることが好ましい。そして、前記終端抵抗生成部（１）は、前記制御信号（Ｖｃｏｎｔ）に応答して前記補正終端抵抗（１２）と前記基準終端抵抗（１３）とを並列に接続することで、前記終端抵抗値（Ｒ５０）を特定し、前記基準抵抗生成部（７）は、特定される前記終端抵抗値（Ｒ５０）に対応する基準抵抗値（Ｒ５１）を生成する終端抵抗調整回路を構成する。

その終端抵抗調整回路において、前記基準抵抗生成部（７）は、さらに、基準抵抗（７３）と、前記終端抵抗制御部（６）に接続され、前記制御信号（Ｖｃｏｎｔ）に応答してＯＮ状態になる第１スイッチング素子と、前記第１スイッチング素子に接続される補正基準抵抗（７２）とを備える構成であることが好ましい。そして、前記基準抵抗生成部（７）は、前記制御信号（Ｖｃｏｎｔ）に応答して前記補正基準抵抗（７２）と前記基準抵抗（７３）とを並列に接続することで、合成抵抗を形成し、前記合成抵抗の抵抗値を、前記基準抵抗値（Ｒ５１）として特定する終端抵抗調整回路を構成する。

その終端抵抗調整回路において、前記基準終端抵抗（１３）の抵抗値と前記補正終端抵抗（１２）の抵抗値との比と、前記基準抵抗（７３）の抵抗値と前記補正基準抵抗（７２）の抵抗値との比が、
基準終端抵抗値（Ｒ５０）：補正終端抵抗値（Ｒ５０）
＝基準抵抗値（Ｒ５１）：補正基準抵抗値（Ｒ５１）
を満たすことが好ましい。

その終端抵抗調整回路において、前記終端抵抗制御部（６）は、さらに、前記第１基準電流生成部（４）に接続される第１抵抗素子（２０）と、前記第２基準電流生成部（５）に接続される第２抵抗素子（２１）と、前記第１抵抗素子（２０）と前記第２抵抗素子（２１）との各々に接続される制御信号生成部（６１）とを備える構成であることが好ましい。そして、前記制御信号生成部（６１）は、前記第１抵抗素子（２０）に供給される第１基準電流（Ｉｒｅｆ１）に基づいて特定される第１電位（Ｖ１）と、前記第２抵抗素子（２１）に供給される第２基準電流（Ｉｒｅｆ４）に基づいて特定される第２電位（Ｖ２）との比較に基づいて、前記制御信号（Ｖｃｏｎｔ）を生成する終端抵抗調整回路を構成する。

その終端抵抗調整回路において、前記第１基準電流生成部（４）は、さらに、第１特定カレントミラー回路と、正転入力が基準電源に接続される第１負帰還型増幅回路と、前記第１負帰還型増幅回路の出力端に接続されるゲートを有する第１特定トランジスタとを備える構成であることが好ましい。そして、前記第１特定トランジスタのドレインは、前記第１負帰還型増幅回路の反転入力と、前記外部素子（１９）に接続されており、前記第１特定トランジスタのソースは、前記第１特定カレントミラー回路を形成するトランジスタのゲートに接続されていることが好ましい。さらに、前記第１基準電流生成部（４）は、前記第１特定カレントミラー回路の出力を前記第１基準電流（Ｉｒｅｆ１）として出力するものであることが好ましい。また、前記第２基準電流生成部（５）は、さらに、第２特定カレントミラー回路と、正転入力が前記基準電源に接続される第２負帰還型増幅回路と、前記第２負帰還型増幅回路の出力端に接続されるゲートを有する第２特定トランジスタとを備えて構成されていることが好ましい。そして、前記第２特定トランジスタのドレインは、前記第２負帰還型増幅回路の反転入力と、前記内部抵抗（１８）に接続されており、前記第２特定トランジスタのソースは、前記第２特定カレントミラー回路を形成するトランジスタのゲートに接続されていることが好ましい。さらに、前記第２基準電流生成部（５）は、前記２カレントミラー回路の出力を前記第２基準電流（Ｉｒｅｆ４）として出力する構成であることが好ましい。

その終端抵抗調整回路において、前記送信回路（２）は、差動増幅回路を含むように構成されていることが好ましい。そして、前記差動増幅回路を形成する差動トランジスタ対の各々は、前記基準電流補正部（３）に接続され、前記基準電流補正部（３）から供給される前記基準電流に対応する出力信号電圧を生成して出力する終端抵抗調整回路を構成する。

さらに、上記課題を解決するために、以下のような終端抵抗調整方法を実行する。その方法は、
（ａ）外部素子（１９）の抵抗値に対応する第１基準電流（Ｉｒｅｆ１）を生成するステップと、
（ｂ）内部抵抗（１８）の抵抗値に対応する第２基準電流（Ｉｒｅｆ４）を生成するステップと、
（ｃ）前記第１基準電流（Ｉｒｅｆ１）と前記第２基準電流（Ｉｒｅｆ４）とに基づいて制御信号（Ｖｃｏｎｔ）を生成するステップと、
（ｄ）前記制御信号（Ｖｃｏｎｔ）に応答して、送信回路（２）の出力端の終端抵抗値（Ｒ５０）を特定するステップと、
（ｅ）前記制御信号（Ｖｃｏｎｔ）に応答して、前記送信回路（２）に供給する基準電流を生成するステップを具備する終端抵抗の抵抗値調整方法であることが好ましい。

その終端抵抗の抵抗値調整方法において、前記（ｄ）ステップは、さらに、
前記制御信号（Ｖｃｏｎｔ）に応答して特定された前記終端抵抗値（Ｒ５０）に対応する基準抵抗値（Ｒ５１）を特定するステップと、
特定された前記基準抵抗値（Ｒ５１）に対応する基準電流を生成して、前記送信回路（２）に供給するステップ
を具備する終端抵抗の抵抗値調整方法であることが好ましい。

本発明によると、終端抵抗の抵抗値の調整誤差分が、出力電圧に影響を与えることのない終端抵抗調整回路を構成することが可能になる。

以下に、図面を使用して本発明を実施するための形態について説明を行う。図６は、本発明の実施の形態における、終端抵抗調整回路１０の構成を示す回路図である。図６に示されているように、終端抵抗調整回路１０は、終端抵抗生成部１と、基準電流補正部３と、第１基準電流生成部４と、第２基準電流生成部５と、終端抵抗制御部６とを含んで構成されている。基準電流補正部３は、さらに、基準抵抗生成部７と基準電流生成部８とを有している。

第１基準電流生成部４は、基準電位Ｖｒｅｆと基準抵抗１９により基準電流Ｉｒｅｆ１を生成している。第１基準電流生成部４は、生成する基準電流Ｉｒｅｆ１を終端抵抗制御部６へ供給している。同様に第２基準電流生成部５は、基準電位Ｖｒｅｆと基準抵抗１８によりＩｒｅｆ４を生成している。第２基準電流生成部５は、生成する基準電流Ｉｒｅｆ４を第１基準電流生成部４と同様に終端抵抗制御部６へ供給している。終端抵抗制御部６は、供給された基準電流Ｉｒｅｆ１を内部抵抗２０に印加している。それによりノードＮ１の電位が電位Ｖ１となり、その電位Ｖ１が制御信号生成回路６１に供給される。同様に、終端抵抗制御部６は、基準電流Ｉｒｅｆ４を内部抵抗２１に印加してしている、それによりノードＮ２の電位が電位Ｖ２となり、その電位Ｖ２が制御信号生成回路６１に供給されている。制御信号生成回路６１は、供給される電位Ｖ１と電位Ｖ２とを比較している。終端抵抗制御部６はその比較結果を制御信号Ｖｃｏｎｔとして終端抵抗生成部１および、基準電流補正部３へ出力している。終端抵抗生成部１は制御信号Ｖｃｏｎｔを受け取って終端抵抗１１および終端抵抗１４を調整する。以下の説明において終端抵抗１４の構成、動作は終端抵抗１１と同様なので、終端抵抗１１を主体に説明を進めていく。

基準抵抗生成部７は、終端抵抗制御部６の出力信号Ｖｃｏｎｔを受け取って基準抵抗７１の抵抗値を補正し、その補正された抵抗値Ｒ５１を基準電流生成部８へ与えている。基準電流生成部８は、その補正された抵抗値Ｒ５１に基準電位Ｖｒｅｆ２を印加して得られる基準電流Ｉｒｅｆ３を生成し、その基準電流Ｉｒｅｆ３を送信回路２へ供給している。基準抵抗生成部７は、基準抵抗７１を含んで構成され、基準抵抗７１は、基本抵抗素子７３と、その基本抵抗素子７３に並列に接続された補正抵抗素子７２とで構成されている。図６に示されているように、補正抵抗素子７２は、スイッチ回路Ｓ１に接続され、スイッチ回路Ｓ１は、終端抵抗制御部６から出力された制御信号Ｖｃｏｎｔを制御信号として動作している。そして基準抵抗生成部７を構成するスイッチ回路Ｓ１と基本抵抗素子７３および補正抵抗素子７２は、終端抵抗生成部１と整合するように終端抵抗生成部１を構成する物と同じ構造を備えていることが好ましい。

基準電流生成部８は、オペアンプＯＰ１と、トランジスタＭＰ１と、トランジスタＭＮ１と、トランジスタＭＮ２とを含んで構成されている。図６に示されているように、トランジスタＭＰ１のゲートは、オペアンプＯＰ１の出力端に接続されている。トランジスタＭＰ１のソースは、基準抵抗生成部７に接続されている。また、トランジスタＭＰ１のソースは、オペアンプＯＰ１の負帰還入力端に接続されている。トランジスタＭＮ１とトランジスタＭＮ２とはカレントミラーを構成し、トランジスタＭＰ１のドレインとトランジスタＭＮ１とが接続されている。基準電流生成部８は、このカレントミラーの出力を出力端としている。

図７は、本発明の実施の形態における送信回路の構成を例示する回路図である。図７に示されているように、送信回路２は差動増幅回路を構成している。その出力は差動信号出力になっており、安定な基準電流が供給されている。送信回路２の送信出力レベルＶｏは、終端抵抗１１の抵抗値を抵抗値Ｒ５０とし、基準電流Ｉｒｅｆ３とした場合、
出力信号電圧Ｖｏ＝抵抗値Ｒ５０×基準電流Ｉｒｅｆ３
で表される。

第１基準電流生成部４は、前述のバンドギャップ等から得られる安定化電源を有し、その安定化電源から供給される電圧Ｖｒｅｆを外部抵抗Ｒ１９に与えることにより基準電流Ｉｒｅｆ１を生成している。また、第２基準電流生成部５も第１基準電流生成部４と同様の安定化電源を有し、その安定化電源から供給される電圧Ｖｒｅｆを、外部抵抗Ｒ１９と同一の期待値を持つ内部抵抗Ｒ１８に与えることにより基準電流Ｉｒｅｆ４を生成している。従って、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ４は、下記の式で表すことができる。
基準電流Ｉｒｅｆ１＝電圧Ｖｒｅｆ／外部抵抗Ｒ１９
基準電流Ｉｒｅｆ４＝電圧Ｖｒｅｆ／内部抵抗Ｒ１８

生成された基準電流Ｉｒｅｆ１は、内部抵抗２０に供給され、基準電流Ｉｒｅｆ４は、内部抵抗２１に供給される。終端抵抗制御部６では、内部抵抗２０に発生する電圧Ｖ１と、内部抵抗２１に発生する電圧Ｖ２とを比較して大小判定を行う。比較される電圧Ｖ１と電圧Ｖ２は次式で表すことができる。
電圧Ｖ１＝基準電流Ｉｒｅｆ１×内部抵抗２０
＝基準電流Ｖｒｅｆ／外部抵抗Ｒ１９×内部抵抗２０ … （５）
電圧Ｖ２＝基準電流Ｉｒｅｆ４×内部抵抗２１
＝基準電圧Ｖｒｅｆ／内部抵抗Ｒ１８×内部抵抗２１ … （６）

終端抵抗生成部１では、終端抵抗制御部６から出力される制御信号Ｖｃｏｎｔを受け取ってスイッチ回路を駆動する。スイッチ回路が導通する事により基本終端抵抗１３と補正用の補正終端抵抗１２とが並列接続される。補正終端抵抗１２の抵抗値を抵抗値Ｒ１２とし、基本終端抵抗１３の抵抗値を抵抗値Ｒ１３とすると、その合成抵抗値Ｒ５０が次式のように変化する。
抵抗値Ｒ５０＝抵抗値Ｒ１３×抵抗値Ｒ１２／（抵抗値Ｒ１３＋抵抗値Ｒ１２）
…（７）

ここで、基準抵抗生成部７も同様に、終端抵抗制御部６から出力される制御信号Ｖｃｏｎｔを受け取ってスイッチ回路を駆動する。スイッチ回路が導通する事により基本抵抗素子７３と補正用の補正抵抗素子７２が並列接続される。基本抵抗素子７３の抵抗値を抵抗値Ｒ７３とし、補正抵抗素子７２の抵抗値を抵抗値Ｒ７２とすると、その合成抵抗値Ｒ５１が次式のように変化する。
抵抗値Ｒ５１＝抵抗値Ｒ７３×抵抗値Ｒ７２／（抵抗値Ｒ７３＋抵抗値Ｒ７２）
…（８）

基準電流生成部８では、基準抵抗生成部７が提供する基準抵抗値Ｒ５１に基準電圧Ｖｒｅｆ２を印加して基準電流Ｉｒｅｆ３が生成される。基準電流生成部８は、その電流Ｉｒｅｆ３を送信回路に供給する。基準抵抗値Ｒ５１が調整されれば基準電流Ｉｒｅｆ３も同時に補正される。図８は、本実施の形態における終端抵抗調整回路１０の内部動作波形を示す図である。図８に示されているように、基準電流Ｉｒｅｆ３の動作波形は基準抵抗Ｒ５１（および終端抵抗Ｒ５０）と相補関係になり、下記の式で表すことができる。
基準電流Ｉｒｅｆ３＝基準電圧Ｖｒｅｆ２／抵抗値Ｒ５１
そのため、送信回路２の出力信号電圧Ｖｏは基準電流Ｉｒｅｆ３と終端抵抗１１の抵抗値Ｒ５０の積で表され次式のようになる。
出力信号電圧Ｖｏ＝基準電流Ｉｒｅｆ３×抵抗値Ｒ５０
＝基準電圧Ｖｒｅｆ２×抵抗値Ｒ５０／抵抗値Ｒ５１ …（９）

このとき、終端抵抗生成部１と基準抵抗生成部７は、同時に調整されるので、補正終端抵抗１２の抵抗値Ｒ１２と基本終端抵抗１３の抵抗値Ｒ１３と、基本抵抗素子７３の抵抗値Ｒ７３と補正抵抗素子７２の抵抗値Ｒ７２との比を、
抵抗値Ｒ１３：抵抗値Ｒ１２＝抵抗値Ｒ７３：抵抗値Ｒ７２
に設定する。各々の抵抗値をこのように設定することにより前述の（７）式で示される合成抵抗値Ｒ５０および（８）式で示される合成抵抗値Ｒ５１は、常に
抵抗値Ｒ５０ ∝ 抵抗値Ｒ５１
で表される関係が成立する。したがって前述の（９）式の” 抵抗値Ｒ５０／抵抗値Ｒ５１”の項は、定数と同義になり、
出力信号電圧Ｖｏ ∝ 基準電圧Ｖｒｅｆ２
のように抵抗値を含まない関数として表される。図９は、本発明の実施の形態における終端抵抗調整回路を備えた場合の送信回路出力波形を示す図である。図９を参照すると、本実施の形態の終端抵抗調整回路１０を備えることにより、出力信号電圧Ｖｏが一定の値で出力されることが示されている。これは内部抵抗Ｒ５０，内部抵抗Ｒ５１の被制御状態に関わらず、一定の出力信号電圧Ｖｏが得られることを意味している。

図１は、従来の終端抵抗調整回路の構成を示すブロック図である。 図２は、従来のインピーダンス可変回路の構成を示す回路図である。 図３は、従来の終端抵抗調整回路の具体的構成を示す回路図である。 図４は、従来の終端抵抗調整回路の内部動作波形を示す図である。 図５は、従来の終端抵抗調整回路を備えた場合の送信回路出力波形を示す図である。 図６は、本発明の実施の形態における終端抵抗調整回路の具体的構成を示す回路図である。 図７は、本発明の実施の形態における送信回路の構成を例示する回路図である。 図８は、本発明の実施の形態における終端抵抗調整回路の内部動作波形を示す図である。 図９は、本発明の実施の形態における終端抵抗調整回路を備えた場合の送信回路出力波形を示す図である。

符号の説明

１０…終端抵抗調整回路
１…終端抵抗生成部
２…送信回路
３…基準電流補正部
４…第１基準電流生成部
５…第２基準電流生成部
６…終端抵抗制御部
６１…制御信号生成回路
７…基準抵抗生成部
８…基準電流生成部
１１、１４…終端抵抗
１２…補正終端抵抗素子
１３…基本終端抵抗素子
７１…基準抵抗
７２…補正抵抗素子
７３…基本抵抗素子
１００…終端抵抗調整回路
１２０…制御電圧生成部
１３０…レプリカ抵抗
１０８…内部抵抗
１０９…外部抵抗
２００…インピーダンス変換回路
ＳＷ１〜ＳＷ９…スイッチ
２０１〜２０９…抵抗素子
３００…終端抵抗調整回路
１０１…終端抵抗生成部
１０２…送信回路
１０４…第１基準電流生成部
１０５…第２基準電流生成部
１０６…終端抵抗制御部

Claims (11)

1. 送信回路の出力端に接続され、供給される制御信号に応答して、前記出力端の終端抵抗値を特定する終端抵抗生成部と、
   前記制御信号に応答して、前記送信回路に供給される基準電流を生成する基準電流補正部と、
   外部素子の抵抗値に対応する第１基準電流を生成する第１基準電流生成部と、
   内部抵抗の抵抗値に対応する第２基準電流を生成する第２基準電流生成部と、
   前記第１基準電流と前記第２基準電流とに基づいて前記制御信号を生成する終端抵抗制御部と
   を具備する
   終端抵抗調整回路。
2. 請求項１に記載の終端抵抗調整回路において、
   前記基準電流補正部は、さらに、
   基準抵抗生成部と、
   前記基準抵抗生成部に接続され、前記基準電流を生成する基準電流生成部と
   を備え、
   前記基準抵抗生成部は、前記制御信号に応答して前記終端抵抗生成部が特定する前記終端抵抗値に対応する基準抵抗値を特定し、
   前記基準電流生成部は、特定された前記基準抵抗値に対応する基準電流を生成して、前記送信回路に供給する
   終端抵抗調整回路。
3. 請求項２に記載の終端抵抗調整回路において、
   前記基準電流生成部は、さらに、
   カレントミラー回路と、
   正転入力が第１基準電源に接続される負帰還型増幅器と、
   前記負帰還型増幅器の出力端に接続される第１トランジスタと、
   を備え、
   前記第１トランジスタのドレインは、前記負帰還型増幅器の反転入力と、前記基準抵抗生成部に接続され、
   前記第１トランジスタのソースは、前記カレントミラー回路を形成するトランジスタ対のゲートに接続され、
   前記基準電流生成部は、前記カレントミラー回路の出力電流を前記基準電流として前記送信回路に供給する
   終端抵抗調整回路。
4. 請求項３に記載の終端抵抗調整回路において、
   前記終端抵抗生成部は、さらに、
   基準終端抵抗と、
   前記終端抵抗制御部に接続され、前記制御信号に応答してＯＮ状態になるスイッチング素子と、
   前記スイッチング素子に接続される補正終端抵抗と
   を備え、
   前記終端抵抗生成部は、前記制御信号に応答して前記補正終端抵抗と前記基準終端抵抗とを並列に接続することで、前記終端抵抗値を特定し、
   前記基準抵抗生成部は、特定される前記終端抵抗値に対応する基準抵抗値を生成する
   終端抵抗調整回路。
5. 請求項４に記載の終端抵抗調整回路において、
   前記基準抵抗生成部は、さらに、
   基準抵抗と、
   前記終端抵抗制御部に接続され、前記制御信号に応答してＯＮ状態になる第１スイッチング素子と、
   前記第１スイッチング素子に接続される補正基準抵抗と
   を備え、
   前記基準抵抗生成部は、前記制御信号に応答して前記補正基準抵抗と前記基準抵抗とを並列に接続することで、合成抵抗を形成し、前記合成抵抗の抵抗値を、前記基準抵抗値として特定する
   終端抵抗調整回路。
6. 請求項５に記載の終端抵抗調整回路において、
   前記基準終端抵抗の抵抗値と前記補正終端抵抗の抵抗値との比と、前記基準抵抗の抵抗値と前記補正基準抵抗の抵抗値との比が、
   基準終端抵抗値：補正終端抵抗値＝基準抵抗値：補正基準抵抗値
   を満たす
   終端抵抗調整回路。
7. 請求項６に記載の終端抵抗調整回路において、
   前記終端抵抗制御部は、さらに、
   前記第１基準電流生成部に接続される第１抵抗素子と、
   前記第２基準電流生成部に接続される第２抵抗素子と、
   前記第１抵抗素子と前記第２抵抗素子との各々に接続される制御信号生成部と
   を備え、
   前記制御信号生成部は、前記第１抵抗素子に供給される第１基準電流に基づいて特定される第１電位と、前記第２抵抗素子に供給される第２基準電流に基づいて特定される第２電位との比較に基づいて、前記制御信号を生成する
   終端抵抗調整回路。
8. 請求項７に記載の終端抵抗調整回路において、
   前記第１電流生成部は、さらに、
   第１特定カレントミラー回路と、
   正転入力が基準電源に接続される第１負帰還型増幅回路と、
   前記第１負帰還型増幅回路の出力端に接続されるゲートを有する第１特定トランジスタと
   を備え、
   前記第１特定トランジスタのドレインは、前記第１負帰還型増幅回路の反転入力と、前記外部素子に接続され、
   前記第１特定トランジスタのソースは、前記第１特定カレントミラー回路を形成するトランジスタのゲートに接続され、
   前記第１電流生成部は、前記第１特定カレントミラー回路の出力を前記第１基準電流として出力し、
   前記第２電流生成部は、さらに、
   第２特定カレントミラー回路と、
   正転入力が前記基準電源に接続される第２負帰還型増幅回路と、
   前記第２負帰還型増幅回路の出力端に接続されるゲートを有する第２特定トランジスタと
   を備え、
   前記第２特定トランジスタのドレインは、前記第２負帰還型増幅回路の反転入力と、前記内部抵抗に接続され、
   前記第２特定トランジスタのソースは、前記第２特定カレントミラー回路を形成するトランジスタのゲートに接続され、
   前記第２電流生成部は、前記２カレントミラー回路の出力を前記第２基準電流として出力する
   終端抵抗調整回路。
9. 請求項１から８の何れか１項に記載の終端抵抗調整回路において、
   前記送信回路は、差動増幅回路を含み、
   前記差動増幅回路を形成する差動トランジスタ対の各々は、前記基準電流補正部に接続され、前記基準電流補正部から供給される前記基準電流に対応する出力信号電圧を生成して出力する
   終端抵抗調整回路。
10. （ａ）外部素子の抵抗値に対応する第１基準電流を生成するステップと、
    （ｂ）内部抵抗の抵抗値に対応する第２基準電流を生成するステップと、
    （ｃ）前記第１基準電流と前記第２基準電流とに基づいて制御信号を生成するステップと、
    （ｄ）前記制御信号に応答して、送信回路の出力端の終端抵抗値を特定するステップと、
    （ｅ）前記制御信号に応答して、前記送信回路に供給する基準電流を生成するステップ
    を具備する終端抵抗の抵抗値調整方法。
11. 請求項１０に記載の終端抵抗の抵抗値調整方法において、
    前記（ｄ）ステップは、さらに、
    前記制御信号に応答して特定された前記終端抵抗値に対応する基準抵抗値を特定するステップと、
    特定された前記基準抵抗値に対応する基準電流を生成して、前記送信回路に供給するステップ
    を具備する終端抵抗の抵抗値調整方法。

Images