KR101148596B1 - 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법 - Google Patents

커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법 Download PDF

Info

Publication number
KR101148596B1
KR101148596B1 KR1020100129876A KR20100129876A KR101148596B1 KR 101148596 B1 KR101148596 B1 KR 101148596B1 KR 1020100129876 A KR1020100129876 A KR 1020100129876A KR 20100129876 A KR20100129876 A KR 20100129876A KR 101148596 B1 KR101148596 B1 KR 101148596B1
Authority
KR
South Korea
Prior art keywords
tap
signal
voltage
main
emphasis
Prior art date
Application number
KR1020100129876A
Other languages
English (en)
Inventor
전정훈
최은지
송정현
권기원
석 김
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020100129876A priority Critical patent/KR101148596B1/ko
Application granted granted Critical
Publication of KR101148596B1 publication Critical patent/KR101148596B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명에 따른 프리앰퍼시스 기능을 수행하는 전압모드 송신 드라이버는 전압모드로 변환된 데이터를 송신하는 드라이버부(100), 커패시터를 통해 커플링된 탭을 포함하고, 드라이버부(100)에 신호를 전달하는 프리앰퍼시스부(200) 및 프리앰퍼시스부(200)에 인가되는 전압을 조절하는 전압조절부(300)를 포함한다.
본 발명에 따른 전압모드 송신 드라이버는 커패시터를 통해 병렬로 연결된 구조를 사용하여 임피던스 매칭에 영향을 주지 않고, 커패시터를 통해 메인탭과 포스트탭이 연결되어, 프리앰퍼시스를 효율적으로 수행한다.

Description

커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법{VOLTAGE-MODE DRIVER WITH CAPACITIVE COUPLING EQUALIZER AND PRE-EMPHASIS METHOD IN THE VOLTAGE-MODE DRIVERS}
본 발명은 전압모드 송신 드라이버 및 커패시티브 커플링을 통해 프리앰퍼시스(Pre-Emphasis)를 수행하여 등화 하는 방법에 관한 것이다. 특히 본 발명은 커패시터(capacitor)를 통해 메인 탭과 포스트 탭이 연결되어 프리앰퍼시스를 수행하고 등화하는 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하고 등화하는 방법에 관한 것이다.
디지털 기기에서 송신기(Transmitter)는 '0' 또는 '1'로 구성되는 디지털 데이터를 다른 칩으로 보내기 위하여 전압이나 전류로 변환시키는 역할을 한다. 데이터를 전압으로 바꿔주는 드라이버를 전압모드 송신 드라이버(Voltage Mode Driver)라 하고, 전류로 바꾸는 경우를 전류모드 드라이버(Current Mode Driver)라 한다.
수 Gbps의 시리얼 인터페이스에서 신호 무결점성을 보장하기 위해 양방향 터미네이션된 전류모드의 신호전송 방법이 널리 사용되고 있다. 전류모드에서는 터미네이션 저항에 흐르는 전류의 조절을 통해 신호의 진폭이 비교적 쉽게 조절이 가능하다.
그러나 전압모드에서는 신호의 진폭을 조절하기 위해서 추가적인 전압 조절기가 필요하고, 드라이버 자체의 저항값이 터미네이션 저항에 큰 영향을 주기 때문에, 터미네이션 저항값 조절이 어렵다는 문제점이 있다.
또한 신호 간 간섭(ISI: Inter Symbol Interference)의 효과를 보상하기 위한 프리앰퍼시스의 구현도 복잡하다는 문제점이 있다.
그럼에도 불구하고 전압모드 송신 드라이버는 전력소모 측면에서 이점이 있기 때문에, 저전력 응용분야에서 많이 사용되고 있다. 이에 터미네이션 저항값 조절이 쉽고, 프리앰퍼시스의 구현도 용이한 전압모드 송신 드라이버의 필요성이 대두 된다.
본 발명에 따른 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법은 다음과 같은 해결과제를 목적으로 한다.
첫째, 전압모드 송신 드라이버에서 커패시티브 커플링을 통하여 프리앰퍼시스를 효과적으로 수행하고자 한다.
둘째, 전압모드 송신 드라이버에서 커패시티브 커플링으로 등화를 수행하여 본래 N-ON-N 드라이버에 의해 결정되는 DC(직류) 임피던스에 영향을 주지 않는 등화를 수행하고자 한다.
셋째, 전압모드 송신 드라이버에서 간단한 회로를 통해 복잡성을 간소화시키고 전력소모 역시 줄이고자 한다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
본 발명에 따른 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버는 전압모드로 변환된 데이터를 송신하는 드라이버부, 커패시터를 통해 커플링된 탭을 포함하고, 드라이버부에 신호를 전달하는 프리앰퍼시스부 및 프리앰퍼시스부에 인가되는 전압을 조절하는 전압조절부를 포함한다.
본 발명에 따른 프리앰퍼시스부는 드라이버부에 메인 신호를 전송하는 메인탭 및 드라이버부에 메인탭에서 전송되는 메인 신호의 위상을 반전시키고, 반전된 신호를 기준 지연값 만큼 지연시킨 신호를 전송하는 포스트탭을 포함하는 원신호탭부를 포함한다.
본 발명에 따른 프리앰퍼시스부는 메인 신호 출력의 에지 레이트(edge rate)를 조절하기 위하여 메인탭에서 전송되는 메인 신호 및 포스트탭에서 전송되는 신호가 커패시터를 통해 피드포워드(feedforward)되는 경로부를 포함한다.
본 발명에 따른 프리앰퍼시스부는 메인 신호를 반전시키는 반전 메인탭 및 반전 메인탭에서 반전된 신호의 위상을 반전시키고, 반전된 신호를 기준 지연값 만큰 지연시킨 신호를 전송하는 반전 포스트탭을 포함하는 반전탭부를 포함한다.
본 발명에 따른 프리앰퍼시스부는 반전탭부의 신호가 커패시터를 통해 피드포워드되는 경로부를 포함한다.
본 발명에 따른 프리앰퍼시스부의 원신호탭부 및 반전탭부은 하나 이상의 세그먼트로 구성된 탭을 포함하는 것을 특징으로 한다.
본 발명에 따른 원신호탭부 및 반전탭부의 탭 웨이트는 세그먼트의 개수를 통해 조절되는 것을 특징으로 한다.
본 발명에 따른 전압조절부는 원신호탭부 및 반전탭부에 인가되는 전압을 조절하여 프리앰퍼시스를 위한 탭 웨이트를 조절하는 것을 특징으로 한다.
본 발명에 따른 전압조절부는 외부 전압조절기 또는 온 칩(On-Chip) 전압조절기를 포함하는 것을 특징으로 한다.
본 발명에 따른 커패시터는 100fF 용량 미만인 커패시터인 것을 특징으로 한다.
본 발명에 따른 원신호탭부에서 전송되는 메인 신호는 드라이버부의 풀업(pull-up) 또는 풀다운(pull-down) NMOS 게이트에 전달되는 것을 특징으로 한다.
본 발명에 따른 기준 지연값은 1 UI(unit interval)인 것을 특징으로 한다.
본 발명에 따른 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법은 메인 신호가 드라이버부의 풀업(pull-up) 또는 풀다운(pull-down) NMOS 게이트에 전송되는 S1 단계를 포함한다.
본 발명에 따른 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법은 메인 신호에서 출력의 에지 레이트를 조절하고 목표하는 피킹(peaking)을 인가하기 위하여 메인 신호에서 위상이 반전되고 기준 지연값 만큼 지연되는 신호가 병렬로 연결된 커패시터를 통해 드라이버부에 피드포워드되는 S2 단계를 포함한다.
본 발명에 따른 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법은 메인 신호가 위상이 반전되고, 반전된 신호가 재차 반전되면서 기준 지연값 만큼 지연된 신호가 병렬로 연결된 커패시터를 통해 드라이버부에 피드포워드되는 S3 단계를 포함한다.
본 발명에 따른 S1 단계 및 S3 단계의 신호는 하나 이상의 세그먼트로 구성된 탭을 통해 생성되는 것을 특징으로 한다.
본 발명에 따른 탭의 웨이트는 세그먼트의 개수를 통해 조절되는 것을 특징으로 한다.
본 발명에 따른 S1 단계 및 S3 단계는 인가되는 전압을 조절하여 프리앰퍼시스를 위한 탭 웨이트를 조절하는 것을 특징으로 한다.
본 발명에 따른 전압 조절은 외부 전압조절기 또는 온 칩(On-Chip) 전압조절기를 이용하여 수행되는 것을 특징으로 한다.
본 발명에 따른 전압모드 송신 드라이버 및 프리앰퍼시스 수행방법은 커패시터를 통해 메인과 기준 지연값 만큼 지연된 신호가 병렬로 연결된 구조를 사용하여한 드라이버로 신호를 등화 시켜준다.
본 발명에 따른 전압모드 송신 드라이버는 커패시터를 통해 메인 탭와 포스트 탭이 연결되어, 프리앰퍼시스를 효율적으로 수행한다.
본 발명은 아래의 두가지 방법으로 프리앰퍼시스의 탭 웨이트를 조절한다. 첫째, 본 발명에 따른 전압모드 송신 드라이버가 복수 개의 세그먼트로 구성된 경우, 신호가 통과하는 세그먼트의 숫자를 조절하여 프리앰퍼시스의 탭 웨이트(weight)를 효과적으로 조절한다. 둘째, 본 발명에 따른 전압모드 송신 드라이버에 등화기를 위한 별도의 전압제어기를 사용하거나 별도의 외부 전원을 사용하여 프리앰퍼시스를 위한 탭 웨이트를 효과적으로 조절한다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 종래의 전압모드 송신 드라이버에 대한 개략적인 회로 구성도이다.
도 2는 본 발명의 일 실시예에 따른 전압모드 송신 드라이버에 대한 개략적인 회로 구성도이다.
도 3은 본 발명의 다른 실시예에 따른 전압모드 송신 드라이버에 대한 개략적인 회로 구성도이다.
도 4는 본 발명의 프리앰퍼시스 방법에 대한 개략적인 순서도이다.
도 5(a)는 본 발명에 따른 프리앰퍼시스를 사용한 예와 사용하지 않은 대조군에 대한 송신단에서 출력되는 신호를 도시한 그래프이고, 도 5(b)는 수신단에서 관찰되는 신호를 도시한 그래프이다.
도 6은 본 발명에 따른 프리앰퍼시스를 사용한 경우, 수신단에서 관찰되는 SBR(Single Bit Response) 파형을 나타낸다.
도 7(a)는 프리앰퍼시스를 사용하지 않은 경우, 수신단에서 관찰되는 신호에 대한 아이 다이어그램(eye diagram)을 도시하고, 도 7(b)는 프리앰퍼시스를 사용한 경우, 수신단에서 관찰되는 신호에 대한 eye diagram을 도시한다.
이하에서는 도면을 참조하면서 본 발명에 따른 프리앰퍼시스가 수행되고, 등화(equalization)를 수행하는 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스 및 등화를 수행하는 방법에 관하여 구체적으로 설명하겠다.
고속으로 전송선을 통하여 데이터를 전송할 경우, 전송선의 특성에 기인하여 신호 간 간섭(ISI: Inter Symbol Interference)이 발생한다. 신호간 간섭(ISI)으로 인하여 수신된 신호의 진폭과 위상은 심하게 왜곡되며, 수신단에서 비트(bit) 오류를 일으키는 주된 원인이 된다. 전송선의 길이가 길어지고 데이터 전송 속도가 증가함에 따라 수신단에서 수신된 신호의 진폭과 위상은 더욱 심하게 왜곡된다.
이러한 신호 간 간섭(ISI)으로 인한 왜곡을 보상하기 위해 수신기에서는 등화를 수행한다.
송신기에서도 수신단에서의 수신된 신호의 신호 간 간섭(ISI)을 줄이기 위해, 전송선의 길이 및 전송 속도 등의 전송 조건에 따라서 프리앰퍼시스의 강도를 조절하여 신호를 전송할 수 있다. 즉, 높은 주파수성분이 낮은 주파수 성분에 비하여 전송선을 통하여 감쇠가 더 많이 되므로 송신단에서는 높은 주파수성분에 상응하는 데이터를 강조(pre-emphasis)한 후 전송하는 것이다.
도 1은 종래의 전압모드 송신 드라이버에 대한 개략적인 회로 구성도이다. 도 1에 도시된 바와 같이, 종래의 드라이버 각 탭들은 단위 세그먼트 N-on-N 드라이버로 구성된다. 각 탭의 웨이트(weight)는 이 세그먼트의 개수로만 정해진다.
신호의 진폭을 결정하는 전압(Vd)은 별도의 전압 조절부로부터 공급된다. 전압조절부(300)는 외부 전압조절기로 구성되거나, 온 칩(On-Chip) 전압조절기로 구성될 수 있다.
종래의 전압모드 송신 드라이버에서 각 탭의 웨이트를 채널의 특성에 반영하여 조절하고자 할 때, 출력 임피던스를 채널의 특성 저항과 동일하게 유지시키기 위해서는 각 탭에 여유분의 드라이버 세그먼트들이 존재해야 한다. 그러나, 경우에 따라 이용되지 않는 회로들이 불필요한 부하로 작용하여 추가적인 전력소모가 발생하며, 설계과정에 복잡성을 가져오는 문제점이 있다.
이에 본 발명은 설계가 간단한 커패시터(capacitor)를 이용하여 프리앰퍼시스 방법을 제공하고자 한다.
도 2는 본 발명의 일 예에 따른 전압모드 송신 드라이버의 개략적인 회로 구성도이다. 도 2에 표기된 OUTP 및 OUTN은 최종단의 출력 시그널을 의미한다.
본 발명의 특징은 드라이버부(100)에 신호를 인가하는 원신호탭부(210) 및 반전탭부(220)이다. 원신호탭부(210) 및 반전탭부(220)은 커패시터를 통해 병렬로 연결되어 있는 것이 핵심이다. 원신호탭부(210)는 메인 신호가 전송되는 메인탭(211) 및 메인신호가 기준 지연값만큼 늦게 전송되고 위상이 반대인 신호가 전송되는 포스트탭(212)을 포함하고, 반전탭부(220)는 메인신호의 위상이 반전되어 전송되는 반전 메인탭(221) 및 반전 메인탭(221)에 전송되는 신호에서 위상이 반전되고 기준 지연값 만큼 지연된 신호가 전송되는 반전 포스트탭(222)을 포함한다.
메인 탭부(210) 및 반전 탭부(220)은 커패시터를 통해 병렬로 연결되어 있는 것이 핵심이다. 따라서 드라이버부(100)가 상이하게 구성되었다고 해도 본 발명의 커패시터 커플링 구조가 동일하다면, 본 발명의 목적 및 효과를 달성하게 된다. 도 1에는 일 예로 차동 드라이버를 도시하고 있으나, 단동드라이버에도 동일한 방식으로 사용이 가능하며, 해당분야의 통상의 지식을 가진 자가 대체할 수 있는 다른 종류의 드라이버가 사용가능한 것은 자명하다.
본 발명에 따른 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버는 전압모드로 변환된 데이터를 송신하는 드라이버부(100), 커패시터를 통해 커플링된 탭을 포함하고, 드라이버부(100)에 신호를 전달하는 프리앰퍼시스부(200) 및 프리앰퍼시스부(200)에 인가되는 전압을 조절하는 전압조절부(300)를 포함한다. 도 2에는 전압조절부(300)를 Vmain과 Vpost로 각 각 나타내었고 자세한 전압조절 인가 부분은 별도로 도시하지 않았다.
본 발명의 전압모드 송신 드라이버에서는 크게 3개의 신호전달 경로부를 갖고 있다. 첫째는 메인탭(211)에서 전송되는 메인 신호는 직접적으로 드라이버의 풀다운(pull-down) 또는 풀업(pull-up) NMOS가 쌓인(stack)구조를 갖는 드라이버부(100)에 연결된다. 둘째는 드라이버의 메인 신호 출력의 에지 레이트(edge rate)를 조절하고 의도된 피킹(peaking)을 인가하기 위하여 매인탭 및 포스트탭에서 전송되는 신호가 병렬로 연결된 커패시터를 통해 피드포워드(feedforward)되는 경로부이다. 셋째는 반전된 메인 신호 및 반전된 메인신호의 위상이 재차 반전되고 기준 지연값만큼 지연된 신호를 전송하는 반전탭부(220) 및 반전탭부(220)의 신호가 커패시터를 통해 피드포워드되는 경로부이다. 이를 통해 프리앰퍼시스 기능을 수행한다. 기준 지연값은 1UI(unit interval)인 것을 특징으로 한다.
프리앰퍼시스부(200)는 원신호탭부(210), 반전탭부(220) 및 커패시터를 통해 피드포워드 되는 경로부를 포함한다.
각 각의 전압조절부(300)인 Vmain과 Vpost를 조절해줌으로써 효과적으로 프리앰퍼시스의 탭 웨이트를 조절할 수 있다.
각 탭의 신호들이 100fF 미만의 작은 커패시터를 통해 연결되어 있는 구조이기 때문에, 탭 웨이트를 조절하는 경우에도 I/O 패드에서의 임피던스 매칭에 영향을 주지않아, 설계의 복잡성을 크게 개선 시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 전압모드 송신 드라이버에 대한 개략적인 회로 구성도이다. 프리앰퍼시스부(200)의 경로부로 어떻게 설정될 수 있는가를 보여주는 일예에 해당한다. 한편, 도 2과 도 3의 드라이버부(100)의 구조는 상이하나, 전술한 바와 같이 드라이버주의 구조가 상이해도 본 발명에 따른 프리앰퍼시스부(200)가 구현된다면, 본 발명의 목적을 달성할 수 있다.
도 3에서 프리앰퍼시스부(200)는 메인 신호가 전송되는 메인 탭(211), 메인 신호와 위상이 반대이고 기준 지연값만큼 늦게 전송되는 하나 이상의 포스트 탭(212), 메인 신호가 위상이 반전되어 전송되는 반전 메인 탭(221) 및 반전 메인 탭(211)에서 전송되는 신호와 위상이 반대이고 기준 지연값만큼 늦게 전송되는 하나 이상의 반전 포스트 탭(222)을 포함한다.
도 3에서 메인 탭(210)은 메인 신호를 전송하고, 포스트 탭(212)은 메인 신호와 진폭 등 파형이 동일하나, 메인 신호와 위상이 반대이고 메인 신호보다 일정한 기준 시간 간격만큼 늦게 전달되는 신호를 전송한다.
도 3에서 반전 메인 탭(221)은 메인 탭(211)에서 전달되는 메인 신호와 동일하나 위상만 반대인 신호를 전송하고, 반전 포스트 탭(222)은 반전 메인 탭(221)에서 전달되는 신호와 진폭 등 파형이 동일하나, 위상이 반대이고 일정한 기준 시간 간격만큼 늦게 전달되는 신호를 전송한다. 다른 말로 표현하면 상기 포스트 탭에서 전달되는 신호와 위상만이 반대인 신호를 전송한다. 이때 일정한 기준 시간 간격을 기준 지연값이라 한다.
본 발명에서는 메인 탭(211), 포스트 탭(212), 반전 메인 탭(221) 및 반전 포스트 탭(222)이 복수 개의 세그먼트로 구성되는 것이 바람직하다. 본 발명에 따른 메인 탭(211)과 포스트 탭(212)은 커패시터(capacitor)를 통해 연결되어 있고, 반전 메인 탭(221)과 반전 포스트 탭(222)도 커패시터를 통해 연결되어 있는 것이 바람직하다.
또한 도 3에서 예시한 구조는 1개의 에지 레이트 제어 경로부와 1개의 포스트 탭을 갖고 있는 구조이나, 탭의 개수는 필요에 따라 확장될 수 있다.
본 발명의 전압모드 송신 드라이버에서 수행되는 프리앰퍼시스에 대해 살펴보고자 한다.
원신호탭부(210) 및 반전 탭(220)의 탭 웨이트는 세그먼트의 개수를 통해 조절되고, 전압조절부(300)는 원신호탭부(210) 및 반전 탭(220)에 인가되는 전압을 조절하여 프리앰퍼시스를 위한 탭 웨이트를 조절한다. 전압 조절을 통해서는 탭 웨이트의 진폭이 조절된다.
전압조절부(300)는 외부 전압조절기를 포함하거나, 온 칩(On-Chip) 전압조절기를 포함할 수 있다.
도 4는 본 발명의 커패시티브 커플링을 통한 프리앰퍼시스 방법에 대한 개략적인 순서도이다. 이하에는 본 발명에 따른 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법에 관하여 설명한다. 다만 전술한 본 발명의 전압모드 송신 드라이버와 공통되는 내용은 생략하고 핵심적인 내용만을 설명하고자 한다.
본 발명에 따른 프리앰퍼시스 수행 방법은 메인 신호가 드라이버부의 풀업(pull-up) 또는 풀다운(pull-down) NMOS 게이트에 전송되는 S1 단계, 메인 신호에서 출력의 에지 레이트를 조절하고 목표하는 피킹(peaking)을 인가하기 위하여 메인 신호에서 위상이 반전되고 기준 지연값 만큼 지연되는 신호가 병렬로 연결된 커패시터를 통해 상기 드라이버부에 피드포워드되는 S2 단계 및 메인 신호가 위상이 반전되고, 반전된 신호가 재차 반전되면서 기준 지연값 만큼 지연된 신호가 병렬로 연결된 커패시터를 통해 상기 드라이버부에 피드포워드되는 S3 단계를 포함한다.
여기서, 커패시터는 100fF 용량 미만인 커패시터인 것을 특징으로 한다.
S1 단계 및 S3 단계에서 프리엠파시스의 탭 웨이트 조절은 두가지의 방법으로 구성된다.
도 2에 도시된 바와 같이, 메인 탭부(210) 및 반전 탭부(220)에 인가되는 전압을 조절하여 프리앰퍼시스를 위한 탭 웨이트를 조절할 수 있다. 전압 조절부에 의해 전압이 조절되어 탭 웨이트의 진폭이 조절된다. 또한 전압 조절은 외부 전압조절기 또는 온 칩(On-Chip) 전압조절기를 이용하여 수행된다.
도 3에 도시된 바와 같이, 세그먼트가 복수 개인 경우, 신호가 통과하는 세그먼트의 개수를 조절하여 각 탭의 웨이트를 조절할 수 있다. 각 세그먼트에 멀티플렉서(multiplexer, MUX)가 배치되어 신호가 통과하는 세그먼트의 개수를 조절 가능하다.
에지 레이트를 조절하고 프리앰퍼시스 기능 수행하는 신호들은 멀티플렉서에 의해 차단될 수 있기 때문에, 채널의 특성에 따라 그 사용 여부를 결정할 수 있다. 또한 각각을 병렬로 연결된 세그먼트로 구성하고, 실제 신호가 통과하는 세그먼트의 숫자를 조절함으로써, 효과적으로 프리앰퍼시스의 탭 웨이트를 조절할 수 있다.
이하 본 발명에 따른 프리앰퍼시스를 수행에 따른 효과를 보이고자, 실험을 통해 증명된 각종 데이터를 설명하고자 한다.
도 5(a)는 본 발명에 따른 프리앰퍼시스를 사용한 예와 사용하지 않은 대조군에 대한 송신단에서 출력되는 신호를 도시한 그래프이고, 도 5(b)는 수신단에서 관찰되는 신호를 도시한 그래프이다. 각 도면은 수신단에서 관찰되는 10 Gb/s 신호를 도시한다.
도 5(a) 및 도 5(b)는 모두 등화기를 사용한 경우와 사용하지 않은 경우를 비교한다. 도 5(a)에 도시된 바와 같이, 등화를 수행할 경우, 데이터 변환이 있을 때 뚜렷하게 피킹(peaking)이 인가되고, 추가적인 ISI가 포스트 탭에 의해 어느 정도 상쇄되는 것을 확인할 수 있다.
도 5(b)에 도시된 바와 같이, 등화를 수행하지 않는 경우, 수신된 신호의 왜곡이 심각하나, 등화를 수행할 경우, 신호가 비교적 양호하게 전달되는 것을 확인 할 수 있다.
도 6는 본 발명에 따른 프리앰퍼시스를 사용한 경우, 수신단에서 관찰되는 SBR(Single Bit Response) 파형을 나타낸다. 도 5 및 6에서 x 축은 시간을 의미하고, y 축은 진폭을 의미한다.
등화되지 않은 파형의 경우, 피크 값을 갖는 곳에서 1 UI(100 ps) 떨어진 시각에 ISI 영향이 심각하게 나타난다. 그러나, 피드포워드 등화를 통해서 메인 신호의 진폭을 증가시켰을 뿐만 아니라 ISI 를 상당부분 감쇄시킨 것을 확인할 수 있다.
도 7(a)는 프리앰퍼시스를 사용하지 않은 경우, 수신단에서 관찰되는 신호에 대한 아이 다이어그램(eye diagram)을 도시하고, 도 7(b)는 프리앰퍼시스를 사용한 경우, 수신단에서 관찰되는 신호에 대한 eye diagram을 도시한다.
도 7(a)는 10 Gb/s의 27-1 PRBS 패턴을 인가하고, 송신단에서는 신호를 등화해주지 않은 경우, 수신단에서 관찰되는 차동신호에 대한 아이 다이어그램(eye diagram)을 나타낸다.
도 6에서 살펴본 바와 같이, ISI 에 의한 신호 간섭이 심하여 전압 마진이 30 mV 이하로 매우 낮음을 확인할 수 있다. 그러나, 등화 한 경우는 ISI 을 효과적으로 감쇄시켜 120 mV 이상의 전압 마진을 가지며 타이밍 마진 또한 약 0.75 UI 를 확보하였다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
100 : 드라이버부 200: 프리앰퍼시스부
210 : 원신호탭부 211 : 메인 탭
212 : 포스트 탭 220 : 반전탭부
221 : 반전 메인 탭 222 : 반전 포스트 탭
300 : 전압조절부

Claims (16)

  1. 전압모드 송신 드라이버에 있어서,
    전압모드로 변환된 데이터를 송신하는 드라이버부;
    커패시터를 통해 커플링된 탭을 포함하고, 상기 드라이버부에 신호를 전달하는 프리앰퍼시스부; 및
    상기 프리앰퍼시스부에 인가되는 전압을 조절하는 전압조절부를 포함하는 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  2. 제1항에 있어서,
    상기 프리앰퍼시스부는
    상기 드라이버부에 메인 신호를 전송하는 메인탭 및 상기 드라이버부에 상기 메인탭에서 전송되는 메인 신호의 위상을 반전시키고, 상기 반전된 신호를 기준 지연값 만큼 지연시킨 신호를 전송하는 포스트탭을 포함하는 원신호탭부;
    상기 메인 신호 출력의 에지 레이트(edge rate)를 조절하기 위하여 상기 메인탭에서 전송되는 메인 신호 및 상기 포스트탭에서 전송되는 신호가 커패시터를 통해 피드포워드(feedforward)되는 경로부;
    상기 메인 신호를 반전시키는 반전 메인탭 및 상기 반전 메인탭에서 반전된 신호의 위상을 반전시키고, 상기 반전된 신호를 기준 지연값 만큰 지연시킨 신호를 전송하는 반전 포스트탭을 포함하는 반전탭부;
    상기 반전탭부의 신호가 커패시터를 통해 피드포워드되는 경로부를 포함하는 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  3. 제2항에 있어서,
    상기 프리앰퍼시스부의 원신호탭부 및 반전탭부은 하나 이상의 세그먼트로 구성된 탭을 포함하는 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  4. 제3항에 있어서,
    상기 원신호탭부 및 반전탭부의 탭 웨이트는 상기 세그먼트의 개수를 통해 조절되는 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  5. 제2항에 있어서,
    상기 전압조절부는 상기 원신호탭부 및 반전탭부에 인가되는 전압을 조절하여 프리앰퍼시스를 위한 탭 웨이트를 조절하는 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  6. 제5항에 있어서,
    상기 전압조절부는 외부 전압조절기 또는 온 칩(On-Chip) 전압조절기를 포함하는 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  7. 제1항 또는 제2항에 있어서,
    상기 커패시터는 100fF 용량 미만인 커패시터인 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  8. 제2항에 있어서,
    상기 원신호탭부에서 전송되는 메인 신호는 드라이버부의 풀업(pull-up) 또는 풀다운(pull-down) NMOS 게이트에 전달되는 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  9. 제2항에 있어서,
    상기 기준 지연값은 1 UI(unit interval)인 것을 특징으로 하는 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버.
  10. 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법에 있어서,
    메인 신호가 드라이버부의 풀업(pull-up) 또는 풀다운(pull-down) NMOS 게이트에 전송되는 S1 단계;
    상기 메인 신호에서 출력의 에지 레이트를 조절하고 목표하는 피킹(peaking)을 인가하기 위하여 상기 메인 신호에서 위상이 반전되고 기준 지연값 만큼 지연되는 신호가 병렬로 연결된 커패시터를 통해 상기 드라이버부에 피드포워드되는 S2 단계;
    상기 메인 신호가 위상이 반전되고, 반전된 신호가 재차 반전되면서 기준 지연값 만큼 지연된 신호가 병렬로 연결된 커패시터를 통해 상기 드라이버부에 피드포워드되는 S3 단계를 포함하는 것을 특징으로 하는 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법.
  11. 제10항에 있어서,
    상기 S1 단계 및 상기 S3 단계의 신호는 하나 이상의 세그먼트로 구성된 탭을 통해 생성되는 것을 특징으로 하는 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법.
  12. 제11항에 있어서,
    상기 탭의 웨이트는 상기 세그먼트의 개수를 통해 조절되는 것을 특징으로 하는 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법.
  13. 제10항에 있어서,
    상기 S1 단계 및 S3 단계는 인가되는 전압을 조절하여 프리앰퍼시스를 위한 탭 웨이트를 조절하는 것을 특징으로 하는 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법.
  14. 제13항에 있어서,
    상기 전압 조절은 외부 전압조절기 또는 온 칩(On-Chip) 전압조절기를 이용하여 수행되는 것을 특징으로 하는 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법.
  15. 제10항에 있어서,
    상기 커패시터는 100fF 용량 미만인 커패시터인 것을 특징으로 하는 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법.
  16. 제10항에 있어서,
    상기 기준 지연값은 1 UI(unit interval)인 것을 특징으로 하는 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법.


KR1020100129876A 2010-12-17 2010-12-17 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법 KR101148596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100129876A KR101148596B1 (ko) 2010-12-17 2010-12-17 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129876A KR101148596B1 (ko) 2010-12-17 2010-12-17 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법

Publications (1)

Publication Number Publication Date
KR101148596B1 true KR101148596B1 (ko) 2012-05-21

Family

ID=46272500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129876A KR101148596B1 (ko) 2010-12-17 2010-12-17 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법

Country Status (1)

Country Link
KR (1) KR101148596B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141025A1 (en) * 2015-11-13 2017-05-18 SK Hynix Inc. Semiconductor device and semiconductor package
CN109104183A (zh) * 2018-09-25 2018-12-28 深圳讯达微电子科技有限公司 一种利用esd保护器件实现预加重的高速接口电路
US10629246B2 (en) 2018-03-06 2020-04-21 SK Hynix Inc. Data output buffer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080159412A1 (en) 2006-12-27 2008-07-03 Drost Robert J Conductive DC biasing for capacitively coupled on-chip drivers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080159412A1 (en) 2006-12-27 2008-07-03 Drost Robert J Conductive DC biasing for capacitively coupled on-chip drivers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141025A1 (en) * 2015-11-13 2017-05-18 SK Hynix Inc. Semiconductor device and semiconductor package
CN106711129A (zh) * 2015-11-13 2017-05-24 爱思开海力士有限公司 半导体器件和半导体封装体
US9953921B2 (en) 2015-11-13 2018-04-24 SK Hynix Inc. Semiconductor device and semiconductor package
CN106711129B (zh) * 2015-11-13 2020-06-16 爱思开海力士有限公司 半导体器件和半导体封装体
US10629246B2 (en) 2018-03-06 2020-04-21 SK Hynix Inc. Data output buffer
CN109104183A (zh) * 2018-09-25 2018-12-28 深圳讯达微电子科技有限公司 一种利用esd保护器件实现预加重的高速接口电路

Similar Documents

Publication Publication Date Title
US20220103405A1 (en) High-speed signaling systems with adaptable pre-emphasis and equalization
US8443223B2 (en) Method and system for balancing receive-side supply load
JP4267655B2 (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機)
US10880133B2 (en) Voltage-mode transmitter driver
US20150312060A1 (en) Decision feedback equalization slicer with enhanced latch sensitivity
CN101595699A (zh) 用于校准第一后体isi的自适应连续时间均衡器
EP1752882B1 (en) Circuitry and methods for programmably adjusting the duty cycles of serial data signals
US20080061826A1 (en) Signal History Controlled Slew-Rate Transmission Method and Bus Interface Transmitter
CN110301096B (zh) 非对称光噪声阈值调整补偿的方法、电路及系统
CN104333524A (zh) 一种新型的高速串行接口发射机
KR101139633B1 (ko) 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버
US7974304B2 (en) Out of band signaling enhancement for high speed serial driver
US8457186B2 (en) Transceiver system and associated methods and systems
KR101148596B1 (ko) 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법
Chae et al. Data-dependent selection of amplitude and phase equalization in a quarter-rate transmitter for memory interfaces
US10659089B2 (en) Differential data transmitter with pre-emphasis
US10305705B2 (en) Signal receiver circuit and method for adjusting weight of compensator
TWI669918B (zh) 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置
US10447506B1 (en) Dual-duplex link with independent transmit and receive phase adjustment
Lee et al. A low-power DRAM transmitter with phase and current-mode amplitude equalization to improve impedance matching
US8941411B2 (en) Signal transmission circuit
US20120188031A1 (en) Programmable high-frequency high-gain equalizer for digital display interfaces
US9705499B1 (en) System and method for interchangeable transmission driver output stage and low-power margining mode
US20240333559A1 (en) Adaptive Preset-Based Feed-Forward Equalization
US20040131128A1 (en) Impedance controlled transmitter with adaptive compensation for chip-to-chip communication

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee