JP7149813B2

JP7149813B2 - 信号処理装置及びその制御方法、撮像装置、プログラム、記憶媒体

Info

Publication number: JP7149813B2
Application number: JP2018209927A
Authority: JP
Inventors: 篤義伊藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2018-11-07
Filing date: 2018-11-07
Publication date: 2022-10-07
Anticipated expiration: 2038-11-07
Also published as: JP2020077972A

Description

本発明は、外部から入力される信号を受信処理する信号処理装置に関する。

撮像装置では様々な機能を実現するために、多くの情報を用いて演算を行っている。その中でも例えば複数のセンサからの情報を用いて演算を行う際、それら複数のセンサからの信号を受信するために、受信用の回路が複数用意されていることも少なくない。しかし近年、カメラの小型化が進み、それに伴って小規模な回路で多くの役割を果たすことが求められるようになってきている。

例えば、特許文献１では受信回路の内部構成を切り替えることによって、小規模な回路の単一の入力端子対とその受信回路しかない場合でも、コモン電圧が異なる複数の差動信号を受信できる方法が開示されている。

特開２０１５－１９５４３５号公報

上述の特許文献１に開示された従来技術は、単一の入力端子対及び受信回路の構成に関する技術であった。しかし、実際の撮像装置では多くのデータのやり取りが求められているため、入力端子対を複数備える信号処理装置も存在する。そしてこのような信号処理装置では、すでに述べたように、単一の信号処理装置に対して複数の信号源が接続されることがある。この複数の信号源のコモン電圧は同じ場合もあるし、異なる場合もある。

特許文献１では、受信回路の製造過程で発生する個体差等に起因するオフセットを解消するために、オフセット調整を行う方法が開示されている。一般的にこのオフセット調整は、異なるコモン電圧の信号に対しては異なる調整値になる。また、同じ構成をとっていても、物理的に異なる受信回路では異なる調整値になる。

複数の信号源が接続された入力端子対は、それぞれに適切なオフセット調整を施さなければならない。そのような動作は、受信回路のそれぞれに対して調整機構を持てば実現できるものの、そのような構成をとると受信回路が大きくなってしまって入力端子対の数を増やすことが難しい。

一方で、複数の入力端子対の全体に対して１つのオフセット調整機構を持つ構成では、複数の信号源が異なるコモン電圧で動作する場合に、オフセット調整を適切に行うことができなくなってしまう。また、複数の信号源のコモン電圧が同じレベルであっても複数の信号源が独立してデータを送信する場合、１つの信号源とある入力端子対でデータのやりとりをしていると、他の入力端子対の調整動作を開始できない。この時、他の信号源が接続されている入力端子対はオフセット調整ができなくなってしまう。

このようにオフセット調整機構を共有する信号処理回路においては、データ通信の前には必ず対象デバイスのオフセット調整動作を行わなければならない。それにも関わらず、動作状態によってはオフセット調整動作ができない場合がある。

本発明は上述した課題に鑑みてなされたものであり、その目的は、小規模な回路構成においても信号源に応じてレーン毎のオフセット調整をすることを可能にした信号処理装置を提供することである。

本発明に係わる信号処理装置は、第１のコモン電圧の第１の差動信号を受信する複数の第１の受信回路を有する第１の受信部群と、前記第１のコモン電圧とは異なる第２のコモン電圧の第２の差動信号を受信する複数の第２の受信回路を有する第２の受信部群と、前記第１及び第２の受信部群に共通に設けられ、前記第１及び第２の受信回路のオフセットを調整する調整手段と、前記調整手段により得られる、前記第１及び第２の受信回路ごとのオフセットの調整値を記憶する記憶手段と、撮影の前の時点において、前記第１及び第２の受信回路ごとのオフセットの調整値を前記記憶手段に記憶させ、撮影の時点において、前記記憶手段に記憶されている前記第１の受信回路ごとのオフセットの調整値を前記第１の受信回路に設定する動作と、前記記憶手段に記憶されている前記第２の受信回路ごとのオフセットの調整値を前記第２の受信回路に設定する動作との少なくとも一方を行うように、前記調整手段と前記記憶手段とを制御する制御手段と、を備えることを特徴とする。

本発明によれば、小規模な回路構成においても信号源に応じてレーン毎のオフセット調整をすることを可能にした信号処理装置を提供することができる。

第１の実施形態の撮像装置の構成を示すブロック図。第１の実施形態における信号処理装置のブロック図。受信回路のブロック図。第１の実施形態における信号処理装置の制御フローチャート。第１の実施形態における動作タイミングチャート。第２の実施形態の撮像装置の構成を示すブロック図。第２の実施形態における信号処理装置のブロック図。第２の実施形態における動作タイミングチャート。

以下、本発明の実施形態について、添付図面を参照して詳細に説明する。なお、以下の実施形態において示す構成は一例にすぎず、本発明は図示された構成に限定されるものではない。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係わる撮像装置１０００の構成を示すブロック図である。図１において、第１レンズ１００は被写体像を結像させる撮影光学系１２０の先端に配置されている。絞り１０１は、その開口径を調節することにより撮影時の光量調節を行う。第２レンズ１０２、第３レンズ１０３は、不図示のフォーカスアクチュエータによって駆動され、光軸に沿う方向に進退することにより、撮影光学系１２０の焦点を調節する。

ミラー１０４は撮影光学系１２０の光軸中心に配置されている。画像撮影を行わない場合、ミラー１０４は撮影光学系１２０からの光をファインダースクリーン１０７に向けて反射している。ファインダースクリーン１０７は、画像撮影時に撮像素子１０６に結像する像と同じ像が結像する位置に配置されている。画像撮影時にはミラー１０４は例えばミラー１０４の図中右上端を中心に回転し、光をフォーカルプレーンシャッター１０５と撮像素子１０６に導く位置に移動する。フォーカルプレーンシャッター１０５は静止画撮影時に露光秒時を調節する。撮像素子１０６は撮影光学系１２０で形成された被写体の光学像を電気信号に光電変換する。

ペンタプリズム１０８は、ファインダースクリーン１０７に結像した像を反射する。自動露出（以下ＡＥ）用プリズム１０９はペンタプリズム１０８からの光を反射し、反射された光は、ＡＥ用レンズ１１０によりＡＥ用撮像素子１１１に結像される。ＡＥ用撮像素子１１１はＡＥ用レンズ１１０で形成された被写体の光学像を電気信号に変換する。接眼レンズ１１２はペンタプリズムで反射された光を、不図示のファインダー部へと導く。

ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）１１３は撮像素子１０６及びＡＥ用撮像素子１１１からのデータを受信し、その一部または全部をＲＡＭ１１４に格納し、後段のＣＰＵ１１５へと送信する。ＲＡＭ１１４はＤＳＰ１１３からの出力データを保持する信号保持機能と、後述のＣＰＵ１１５が動作を行う際のワークメモリの機能と、後述の調整値を保持するためのメモリ機能とを兼備する。なお、本実施形態では、これらの機能をＲＡＭ１１４を用いて実現する構成であるが、アクセス速度が十分に速くて動作上問題のないレベルのメモリであれば、他の種類のメモリを用いることも可能である。また本実施形態では、ＲＡＭ１１４は、ＤＳＰ１１３、ＣＰＵ１１５の外部に配置されているが、その一部または全部の機能をＤＳＰ１１３やＣＰＵ１１５に内蔵する構成であってもよい。

ＣＰＵ１１５は、撮像装置１０００の動作を統括的に制御する。撮像装置１０００の各部を制御するためのプログラムを実行する。また、ＤＳＰ１１３から出力されるＡＥ用撮像素子１１１からのデータに基づいて演算を行い、各種撮影における露出条件を定める機能も有する。表示部１１６は、ＤＳＰ１１３によって処理された静止画像や動画像およびメニュー等の表示を行う。操作部１１７は、撮影命令や撮影条件等の設定をＣＰＵ１１５に対して行う。記録媒体１１８は、静止画データ及び動画データを記録する着脱可能な記録媒体である。ＲＯＭ１１９は、ＣＰＵ１１５が各部の動作を制御するためにロードして実行するプログラムを格納する。

次に、ＤＳＰ１１３に内蔵されている信号処理装置の構成について、図２を参照しながら説明する。データ受信部２００は、撮像素子１０６とＡＥ用撮像素子１１１からの信号を受信する。調整回路２０１は、各受信回路２０３のオフセット調整を実施するために、参照電圧発生回路２０２と受信回路２０３を制御する。この調整回路２０１と参照電圧発生回路２０２は、データ受信部２００全体に１つだけ設けられている。このことにより信号処理装置全体の回路設置面積を低減することができる。このとき、受信回路の調整動作は受信回路全体で行わなければならなくなる。

撮像素子１０６からの信号は低コモン電圧の差動信号２レーンである。ここで例えば、低コモン電圧の差動信号とはＳＬＶＳ（ＳｃａｌａｂｌｅＬｏｗＶｏｌｔａｇｅＳｉｇｎａｌｉｎｇ）である。異なるレーンの出力は、異なる受信回路２０３で受信する。撮像素子１０６の信号を受信する受信回路全体をまとめて第１の受信部群２０４とする。

また同様に、ＡＥ用撮像素子１１１からの信号は高コモン電圧の差動信号２レーンである。ここで例えば、高コモン電圧の差動信号とはＳｕｂＬＶＤＳ（ＳｕｂＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）である。これを受信する受信回路全体をまとめて第２の受信部群２０５とする。

続いて、図３を用いて受信回路２０３の詳細な動作について解説する。受信回路２０３に入力された差動信号入力は、スイッチ（以下ＳＷ）ａ３００とＳＷｃ３０２に接続される。差動信号入力のコモン電圧が高い場合、ＳＷａ３００をＯＮにし、差動信号入力を高コモン電圧用電圧電流変換器３０４に接続する。また逆に、差動信号入力のコモン電圧が低い場合、ＳＷｃ３０２をＯＮにし、差動信号入力を低コモン電圧用電圧電流変換器３０５に接続する。これらのセレクタの切り替えは、例えばＣＰＵ１１５からの指令によってなされる。なお、各受信回路は共通の回路構成を有する。

電圧電流変換器３０４，３０５によって電流信号に変換された差動信号入力は、電流電圧変換器３０９によって、シングルエンドの電圧値に変換される。その後、波形整形回路３１０によって整形されて受信回路２０３の外部に出力される。

トランジスタの製造過程で発生する個体差などによって、電圧電流変換器３０４，３０５や電流電圧変換器３０９の特性に個体差が生じ、同じ入力値に対しても受信回路２０３の出力値が回路毎に異なる値になる可能性がある。そこで回路を正常に動作させるために、ずれを補正するためのオフセット調整を行わなければならない。

各受信回路２０３の高コモン電圧用電圧電流変換器３０４を調整する場合は、高コモン電圧用電圧電流変換器３０４用の参照電圧を、参照電圧発生回路２０２から発生させる。続いてＳＷｂ３０１をＯＮにし、参照電圧を高コモン電圧用電圧電流変換器３０４に供給する。また、オフセット電流の大きさと符号を決める電流設定値３０６の値に応じて、電流デジタルアナログ変換器３０７から電流を発生させ、電流設定値３０６の符号ビットの値によってセレクタ３０８の接続先を変更する。こうすると、電流設定値３０６の設定に応じたオフセット電流が差動信号の電流値に重畳される。

このとき、波形整形回路３１０の出力は、デジタル表現におけるＨｉレベルかＬｏｗレベルのいずれかになる。調整回路２０１は、この出力を観測しながら、電流設定値３０６を動かして、ＨｉレベルとＬｏｗレベルが切り替わる直前の電流設定値３０６を見つける。この変曲点における電流設定値３０６が、この受信回路の高コモン電圧用電圧電流変換器３０４のオフセット調整値となる。この電流設定値３０６は、例えばＣＰＵ１１５で読み取ってＲＡＭ１１４に保存することによって、メモリに保存することが可能である。

各受信回路２０３の低コモン電圧用電圧電流変換器３０５を調整する場合は、低コモン電圧用電圧電流変換器３０５用の参照電圧を、参照電圧発生回路２０２から発生させる。続いてＳＷｄ３０３をＯＮにし、参照電圧を低コモン電圧用電圧電流変換器３０５に供給する。あとは高コモン電圧用の調整と同様にして、低コモン電圧用電圧電流変換器３０５のオフセット調整値を得る。この時の電流設定値３０６は、高コモン電圧用の調整値と同様にＣＰＵ１１５で読み取ってＲＡＭ１１４に保存することによって、メモリに保存することが可能である。

本構成においては、データ受信部２００に含まれる受信回路２０３全体で単一の調整回路２０１と参照電圧発生回路２０２を共有しているため、それぞれの受信回路を別々のコモン電圧用に調整することができない。そこで、本実施形態では、図４（ａ）に示したフローチャートに従って、第１の受信部群２０４には低コモン電圧用の調整値を設定し、第２の受信部群２０５には高コモン電圧用の調整値を設定する。以下、図４のフローチャートの動作について説明する。

ステップＳ４００において撮影準備が開始されると、ステップＳ４０１においてメモリに調整値が保存されているか否かを判定する。この判定は、直接メモリを探索する必要はなく、撮影準備開始がなされる前の状態を基準にして判定してもよい。例えば、撮像装置の電源の投入直後にはＲＡＭ１１４は不定状態になっているため、調整値が保存されていないと判定してもよい。

ステップＳ４０１において、メモリに調整値が保存されていないと判定されると、ステップＳ４０２において高コモン電圧用の調整が開始される。調整完了後、ステップＳ４０３において各受信回路の調整値をメモリに保存する。次にステップＳ４０４において低コモン電圧用の調整が開始される。調整完了後、ステップＳ４０５において各受信回路の調整値をメモリに保存する。

ステップＳ４０１でメモリに調整値が保存されていると判定された場合、もしくはステップＳ４０５までの各ステップの内容を実施した場合、メモリには高コモン電圧用の調整値と低コモン電圧用の調整値の両方が保持されている。ステップＳ４０６では、高コモン電圧を出力するＡＥ用撮像素子１１１に接続された第２の受信部群２０５の各受信回路２０３に、高コモン電圧用の調整値をメモリから読み出して設定する。続くステップＳ４０７では、低コモン電圧を出力する撮像素子１０６に接続された第１の受信部群２０４の各受信回路２０３に、低コモン電圧用の調整値をメモリから読み出して設定する。すると状態が遷移して、ステップＳ４０８では撮影準備完了となる。

図４（ａ）に示したフローチャートでは、高コモン電圧用の調整値と、低コモン電圧用の調整値の両方がメモリに保存された後、その両方の設定値を受信回路２０３に設定した。しかし、必ずしもそうする必要はなく、その時点においてＡＥ用撮像素子１１１の撮影準備だけを行いたい場合は、高コモン電圧用調整値のみを設定すればよい。図４（ｂ）に、高コモン電圧用の調整値だけを設定する場合のフローチャートを示す。なお、図４（ａ）と同じ動作をするステップには同じ符号を付した。

ステップＳ４１０においてＡＥ用撮像素子１１１用の撮影準備が開始されると、ステップＳ４０１において、メモリに調整値が保存されているか否かを判定する。ここで、調整値が保存されていない場合には、図４（ａ）において説明した手順と同じ手順によって、高コモン電圧用の調整値と、低コモン電圧用の調整値の両方をメモリに保存する。

ステップＳ４１１では、高コモン電圧用の調整値のみをメモリから読み出して受信回路２０３に設定する。このように各部を制御することによって、必要最低限の設定のみでステップＳ４１２に示したＡＥ用撮像素子１１１の撮影準備完了状態に移行することができる。

図４（ｂ）のフローチャートでは、低コモン電圧用の調整値を使用していないが低コモン電圧用の調整は実施している。これは、ＡＥ用撮像素子１１１が光電変換を行っている間に、撮像素子１０６が動作する必要が発生した場合に、低コモン電圧用の調整値を設定できるようにするためである。先に説明したように調整動作を全レーン共通で行う構成において、ＡＥ用撮像素子１１１とのデータのやりとりを行っている最中に低コモン電圧用の調整動作をすることができない。しかし後述するように、ＡＥ用撮像素子１１１が光電変換動作を行っている間にも撮像素子１０６の撮影準備を行いたい場合が存在する。そのためある時点において、高コモン電圧の信号だけが必要である場合においても、低コモン電圧用の調整値も取得しておいて、調整結果をメモリに保存しておく。そうすることで、それ以降の任意のタイミングにおける撮像素子１０６の撮影準備において低コモン電圧用の調整値を設定することができる。

撮像素子１０６の撮影準備だけを行いたい場合は、図４（ｃ）のフローチャートに従って低コモン電圧用の調整値だけを設定する（高コモン電圧用の調整値と低コモン電圧用の調整値の少なくとも一方を設定する）ことができる。なお、図４（ａ）と同じ動作をするステップには同じ符号を付した。

ステップＳ４２０において撮像素子１０６用の撮影準備を開始すると、ステップＳ４０１において、メモリに調整値が保存されているか否かを判定する。ここで、調整値が保存されていない場合には、図４（ａ）において説明した手順と同じ手順によって、高コモン電圧用調整値と、低コモン電圧用の調整値の両方をメモリに保存する。

ステップＳ４２１では、低コモン電圧用調整値のみをメモリから読み出して受信回路２０３に設定する。このように各部を制御することによって、必要最低限の設定のみでステップＳ４２２に示した撮像素子１０６の撮影準備完了状態に移行することができる。

以上説明した複数の場合におけるフローチャートを、タイミングチャートによって説明する。図５（ａ）は、図４（ａ）のフローチャートの動作に相当するタイミングチャートである。

まず、時刻ｔ５００では、メモリは初期状態である。これは例えば、撮像装置１０００の電源の投入直後の状態や、メモリのリセット解除直後の状態である。時刻ｔ５０１では、ＡＥ用の撮影が指示され、ＡＥ用の撮影準備が開始される。これは、図４（ａ）のフローチャートではステップＳ４００の段階である。メモリは初期状態であることがわかっているため、時刻ｔ５０２で高コモン電圧の差動信号の調整動作を開始し、時刻ｔ５０３で調整を完了し、時刻ｔ５０４で高コモン電圧用の調整値をメモリに保存する。この時点では、高コモン電圧用の調整値のみがメモリに保存された状態となる。

時刻ｔ５０４では低コモン電圧の差動信号の調整動作を開始し、時刻ｔ５０５で調整を完了し、時刻ｔ５０６で低コモン電圧用の調整値をメモリに保存する。時刻ｔ５０６から時刻ｔ５０７にかけて、第１の受信部群２０４には低コモン電圧用の調整値を設定し、第２の受信部群２０５には高コモン電圧用の調整値を設定する。こうすることによって、撮影準備が完了する。これは、図４（ａ）のフローチャートにおいて、ステップＳ４０６、ステップＳ４０７の動作を経て、ステップＳ４０８の状態へと遷移する経過に相当する。

その後、時刻ｔ５０７でＡＥ用の読み出しが開始されると、第２の受信部群２０５はデータの受信を開始する。このＡＥ用の読み出しが時刻ｔ５０８に終了すると、そのデータに基づいて画像用の撮影の撮影条件が決まる。時刻ｔ５０８では、その撮影条件に基づいて画像用（画像作成用）の撮影準備が開始される。画像用の撮影準備が開始されても、すでに第１の受信部群２０４にも適切な調整値が設定されているので、撮影準備完了直後である時刻ｔ５０９において画像用の読み出しを開始することができる。このとき第１の受信部群２０４もデータの読み出しを開始する。この画像用の読み出しが行われているときは、撮像素子１０６は露光されている必要はない。そのため、ミラー１０４を下げ、ＡＥ用の読み出しを開始することができる。

時刻ｔ５１０では、次コマのＡＥ用の撮影準備を開始する。この時には、既に第２の受信部群２０５に適切な調整値が設定されているので、撮影準備完了直後である時刻ｔ５１１においてＡＥ用の読み出しを開始する。この時、画像用の読み出しに使われている受信回路の設定を変える必要がないので、画像用の読み出しは中断されることがない。続く時刻ｔ５１２では画像用の読み出しが完了し、それと同時にＡＥ用の読み出しも完了する。こうすることによって、次のコマの撮影準備もできるようになるため、次の画像用読み出しの露出設定を計算することができる。ここでは、２コマ目以降の画像用読み出し、及びＡＥ用読み出しのタイミングは不図示である。

一連の撮影が終了すると、もう調整値を保持する必要がなくなるので、時刻ｔ５１３でメモリも含めた各部分のリセットを行い、クロックを止めて消費電力を抑制する。以上が図５（ａ）のタイミングチャートの動作である。

図５（ｂ）は、図４（ｂ）と図４（ｃ）のフローチャートの動作に相当するタイミングチャートである。時刻ｔ５２０から時刻ｔ５２６までの動作は、図５（ａ）のタイミングチャートにおける時刻ｔ５００から時刻ｔ５０６までの動作と同じであるので、説明を省略する。

時刻ｔ５２６から時刻ｔ５２７にかけて、第２の受信部群２０５に高コモン電圧用の調整値を設定する。こうすることによって、ＡＥ用撮像素子の撮影準備が完了する。これは、図４（ｂ）のフローチャートにおいて、ステップＳ４１１の動作を経て、ステップＳ４１２の状態へと遷移する経過に相当する。

その後、時刻ｔ５２７でＡＥ用の読み出しが開始されると、第２の受信部群２０５はデータの受信を開始する。このＡＥ用の読み出しが時刻ｔ５２８に完了すると、そのデータに基づいて画像用の撮影の撮影条件が決まる。時刻ｔ５２８に画像用の撮影準備が開始されると、図４（ｃ）のフローチャートに従ってステップＳ４０１の判断が開始される。このタイミングチャートにおいて、時刻ｔ５２８ではメモリに調整値が保存された状態となっている。そのため、ステップＳ４０１ではＹＥＳの方へと遷移する。すると、ステップＳ４２１では低コモン電圧調整値をメモリから読み出して受信回路に設定するので、時刻ｔ５２９から時刻ｔ５３０にかけてその動作を行う。するとステップＳ４２２の撮影準備完了状態へ遷移したことになるので、時刻ｔ５３０から画像用の読み出しを開始する。この画像用の読み出しが行われているときは、撮像素子１０６は露光されている必要はない。そのため、ミラー１０４を下げ、ＡＥ用の読み出しを開始することができる。

時刻ｔ５３１では、次コマのＡＥ用の撮影準備を開始する。この時点で、第２の受信部群２０５には既に適切な調整値が設定されている。しかし、１コマ目の動作と２コマ目の動作を変更せずに共通化することによって制御の簡略化を図る場合には、あえてここで調整値の設定を行っても構わない。図５（ｂ）のタイミングチャートでは、時刻ｔ５３２から時刻ｔ５３３にかけて、第２の受信部群２０５に、高コモン電圧用の調整値をメモリから読み出して再設定する。

時刻ｔ５３３ではＡＥ用の読み出しが開始される。この時、画像用の読み出しに使われている受信回路の設定を変える必要がないので、画像用の読み出しは中断されることがない。時刻ｔ５３４で画像用の読み出しが完了し、続く時刻ｔ５３５でＡＥ用の読み出しを完了する。こうすることによって、次のコマの撮影準備もできるようになるため、次の画像用読み出しの露出設定を計算することができる。ここでは、２コマ目以降の画像用読み出し、及びＡＥ用読み出しのタイミングは不図示である。

一連の撮影が終了すると、もう調整値を保持する必要がなくなるので、時刻ｔ５３６でメモリも含めた各部分のリセットを行い、クロックを止めて消費電力を抑制する。以上が図５（ｂ）のタイミングチャートの動作である。

ここで、消費電力の抑制のためにメモリを初期化する構成を示したが、メモリを初期化せずに消費電力を抑制できる場合、必ずしもメモリを初期化する必要はない。例えば、メモリに不揮発性メモリを用いる構成をとることによって、メモリに電源を供給していない場合でも値を保持し続けることも可能である。

このように、不揮発性メモリを使用する構成の場合、例えばカメラ出荷時に一度だけ調整を行って不揮発性メモリに値を保存し、ユーザーが使用するときには調整値を読み出して設定するだけでもよい。こうすることによって、使用時に撮影が開始されるまでの時間を短縮することができる。

以上説明したように、本実施形態の構成を用いれば、信号処理装置内に複数の受信回路があって、それらの受信回路が調整機構を共有している場合においても、それぞれの受信回路を異なるコモン電圧に向けて別々の値に調整することが可能となる。

なお、前述のように本発明は本実施形態で説明した内容に限定されるものではなく、例えば低コモン電圧をもつ撮像素子１０６と高コモン電圧を持つＡＥ用撮像素子１１１の電圧の関係が逆であってもよい。低コモン電圧と高コモン電圧の具体的な電圧値にも特に制約はない。

また、コモン電圧の種類は２種類に限定されるものではなく、何種類でもよい。例えば、３種類以上の場合も２種類の場合と同様に実施可能である。

さらに、本発明は撮像装置における信号処理回路に限定されるものでもない。

＜第２の実施形態＞
第１の実施形態では、異なる素子から異なる種類の差動信号が送信される場合について説明したが、単一の素子から複数の信号を受信する場合もある。

図６は、第２の実施形態における撮像装置のブロック構成を示す図である。第１の実施形態と同一の構成要素には同一の符号を付した。撮像素子６００は、ＣＰＵ１１５からの制御信号によって、複数の種類のデータをＤＳＰ１１３に送信する。

図７は、第２の実施形態における撮像素子６００と信号処理装置のブロック図である。撮像素子６００には、第１の出力部７００と第２の出力部７０１が備えられている。第１の出力部７００は低コモン電圧の差動信号２レーンを出力する。第２の出力部７０１は高コモン電圧の差動信号２レーンを出力する。

例えば撮像素子６００は、撮影された画像信号に基づいて、オートフォーカス（以下ＡＦ）情報を演算することができ、その演算結果は第２の出力部７０１から出力することができる。また、その画像信号のデータの転送は、第１の出力部７００から出力することができる。このような構成をとることによって、静止画像の転送を行いつつも、次フレームの撮影のためのＡＦ情報も同時に送信することができる。なお、さらにＡＥ情報を送信するようにしてもよい。

第１の受信部群２０４に含まれる受信回路２０３の調整と、第２の受信部群２０５に含まれる受信回路２０３の調整は、第１の実施形態のフローチャート図４（ａ）、図４（ｂ）、図４（ｃ）で開示した通りに進めることができる。

図８は、第２の実施形態における撮像装置の動作のタイミングチャートである。このタイミングチャートでは、図４（ｂ）と図４（ｃ）のフローチャートを利用する方法を示している。

まず、時刻ｔ８００では、メモリは初期状態である。これは例えば、撮像装置の電源の投入直後の状態や、メモリのリセット解除直後の状態である。時刻ｔ８０１では、画像用の撮影が指示され、画像用の撮影準備が開始される。これは、図４（ｃ）のフローチャートではステップＳ４２０の段階である。メモリは初期状態であることがわかっているため、時刻ｔ８０２で高コモン電圧の差動信号の調整動作を開始し、時刻ｔ８０３で調整を完了し、時刻ｔ８０４で高コモン電圧用の調整値をメモリに保存する。この時点では、高コモン電圧用の調整値のみがメモリに保存された状態となる。時刻ｔ８０４では低コモン電圧の差動信号の調整動作を開始し、時刻ｔ８０５で調整を完了し、時刻ｔ８０６で低コモン電圧用の調整値をメモリに保存する。

時刻ｔ８０６から時刻ｔ８０７にかけて、第１の受信部群２０４に低コモン電圧用の調整値を設定する。こうすることによって、第１の出力部７００からのデータの転送準備が完了する。これは、図４（ｃ）のフローチャートにおいて、ステップＳ４２１の動作を経て、ステップＳ４２２の状態へと遷移する経過に相当する。

その後、時刻ｔ８０７で画像信号の転送が開始されると、第１の受信部群２０４はデータの受信を開始する。この画像信号の転送中である時刻ｔ８０８にＡＦ演算データ用の転送準備が開始されると、図４（ｂ）のフローチャートに従ってステップＳ４０１の判断が開始される。このタイミングチャートにおいて、時刻ｔ８０８ではメモリに調整値が保存された状態となっている。そのため、ステップＳ４０１ではＹＥＳの方へと遷移する。すると、ステップＳ４１１では高コモン電圧調整値をメモリから読み出して受信回路に設定するので、時刻ｔ８０９から時刻ｔ８１０にかけてその動作を行う。するとステップＳ４１２の撮影準備完了状態へ遷移したことになるので、時刻ｔ８１０からＡＦ演算データの転送を開始する。その後、時刻ｔ８１１で画像信号の転送が完了し、続く時刻ｔ８１２でＡＦ演算データ用の転送が完了し、これで一連の撮影が終了する。

時刻ｔ８１２から時刻ｔ８１３では、例えばＤＳＰ１１３からＣＰＵ１１５にＡＦ用演算データを送信することによって、第２レンズ１０２、第３レンズ１０３を駆動し、ＡＦ動作を行う。時刻ｔ８１３では、２コマ目の画像データの転送を開始し、時刻ｔ８１４では、画像信号に基づくＡＦ演算結果の転送を開始する。時刻ｔ８１５では画像信号の転送が完了し、続く時刻ｔ８１６ではＡＦ用演算データの転送が完了する。

以上のように、画像信号の転送とＡＦ用演算データの転送を交互に繰り返すことによって、高速に連写を行うことが可能になる。

以上説明したように第２の実施形態によれば、単一の素子から複数のコモン電圧を持つ差動信号が出力される場合にも、小面積の信号処理装置で受信することが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

（その他の実施形態）
また本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現できる。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現できる。

１０６：撮像素子、１１１：ＡＥ用撮像素子、１１４：ＲＡＭ、１１５：ＣＰＵ、２０１：調整回路、２０３：受信回路、２０４：第１の受信部群、２０５：第２の受信部群、６００：撮像素子、７００：第１の出力部、７０１：第２の出力部

Claims

第１のコモン電圧の第１の差動信号を受信する複数の第１の受信回路を有する第１の受信部群と、
前記第１のコモン電圧とは異なる第２のコモン電圧の第２の差動信号を受信する複数の第２の受信回路を有する第２の受信部群と、
前記第１及び第２の受信部群に共通に設けられ、前記第１及び第２の受信回路のオフセットを調整する調整手段と、
前記調整手段により得られる、前記第１及び第２の受信回路ごとのオフセットの調整値を記憶する記憶手段と、
撮影の前の時点において、前記第１及び第２の受信回路ごとのオフセットの調整値を前記記憶手段に記憶させ、撮影の時点において、前記記憶手段に記憶されている前記第１の受信回路ごとのオフセットの調整値を前記第１の受信回路に設定する動作と、前記記憶手段に記憶されている前記第２の受信回路ごとのオフセットの調整値を前記第２の受信回路に設定する動作との少なくとも一方を行うように、前記調整手段と前記記憶手段とを制御する制御手段と、
を備えることを特徴とする信号処理装置。
前記第１及び第２の受信回路は、共通の回路構成を有し、該共通の回路構成は、前記第１の差動信号に対して設けられた第１の電圧電流変換器と、前記第２の差動信号に対して設けられた第２の電圧電流変換器と、入力された差動信号が前記第１の差動信号である場合に、該差動信号を前記第１の電圧電流変換器に接続し、入力された差動信号が前記第２の差動信号である場合に、該差動信号を前記第２の電圧電流変換器に接続する切り替え手段とを有することを特徴とする請求項１に記載の信号処理装置。
前記第１及び第２の差動信号は、異なる素子から出力されることを特徴とする請求項１または２に記載の信号処理装置。
前記第１及び第２の差動信号は、同じ素子から出力される異なる種類の差動信号であることを特徴とする請求項１または２に記載の信号処理装置。
前記第１の差動信号は画像の作成に使用され、前記第２の差動信号は、露出の計算に使用されることを特徴とする請求項３または４に記載の信号処理装置。
前記第１の差動信号は画像の作成に使用され、前記第２の差動信号は、オートフォーカスに使用されることを特徴とする請求項３または４に記載の信号処理装置。
前記記憶手段は不揮発性メモリであることを特徴とする請求項１乃至６のいずれか１項に記載の信号処理装置。
前記第１及び第２の受信回路ごとのオフセットの調整値は、前記信号処理装置の出荷時に前記不揮発性メモリに記憶されることを特徴とする請求項７に記載の信号処理装置。
前記第１の差動信号と前記第２の差動信号のいずれも入力されていない場合に、前記記憶手段を初期化することを特徴とする請求項１乃至８のいずれか１項に記載の信号処理装置。
前記第１の差動信号はＳＬＶＳであり、前記第２の差動信号はＳｕｂＬＶＤＳであることを特徴とする請求項１乃至９のいずれか１項に記載の信号処理装置。
被写体像を撮像する撮像素子と、
請求項１乃至１０のいずれか１項に記載の信号処理装置と、
を備えることを特徴とする撮像装置。
第１のコモン電圧の第１の差動信号を受信する複数の第１の受信回路を有する第１の受信部群と、前記第１のコモン電圧とは異なる第２のコモン電圧の第２の差動信号を受信する複数の第２の受信回路を有する第２の受信部群と、前記第１及び第２の受信部群に共通に設けられ、前記第１及び第２の受信回路のオフセットを調整する調整手段と、前記調整手段により得られる、前記第１及び第２の受信回路ごとのオフセットの調整値を記憶する記憶手段と、を備える信号処理装置を制御する方法であって、
撮影の前の時点において、前記第１及び第２の受信回路ごとのオフセットの調整値を前記記憶手段に記憶させ、撮影の時点において、前記記憶手段に記憶されている前記第１の受信回路ごとのオフセットの調整値を前記第１の受信回路に設定する動作と、前記記憶手段に記憶されている前記第２の受信回路ごとのオフセットの調整値を前記第２の受信回路に設定する動作との少なくとも一方を行うように、前記調整手段と前記記憶手段とを制御する制御工程を有することを特徴とする信号処理装置の制御方法。
請求項１２に記載の制御方法をコンピュータに実行させるためのプログラム。
請求項１２に記載の制御方法をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。