CN103997324B - 模拟最小或最大电压选择器电路 - Google Patents

模拟最小或最大电压选择器电路 Download PDF

Info

Publication number
CN103997324B
CN103997324B CN201410055199.8A CN201410055199A CN103997324B CN 103997324 B CN103997324 B CN 103997324B CN 201410055199 A CN201410055199 A CN 201410055199A CN 103997324 B CN103997324 B CN 103997324B
Authority
CN
China
Prior art keywords
circuit
voltage
input
output
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410055199.8A
Other languages
English (en)
Other versions
CN103997324A (zh
Inventor
S·赫雷拉
M·格斯滕哈伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN103997324A publication Critical patent/CN103997324A/zh
Application granted granted Critical
Publication of CN103997324B publication Critical patent/CN103997324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

一种电路包括耦接到共同输出节点的多个输入子电路。每个输入子电路包括跨导单元。二极管耦接于所述跨导单元的输出与共同输出节点之间。反馈电路耦接于所述共同输出节点与所述跨导单元的第二输入之间。电压随耦器耦接于所述共同输出节点与参考电压之间，其中输入耦接到所述跨导单元的所述输出。

Description

模拟最小或最大电压选择器电路
技术领域
本公开涉及模拟控制系统，更具体地，涉及模拟最小或最大电压选择器电路
背景技术
在模拟控制系统中，可能需要允许不同电路路径在不同时间，于共同输出处设置控制电压。因此，电路可能需要可以探测每个电路路径的控制电压来确定总控制电压。例如，在负反馈系统中，总控制电压可以从多个控制电压之中设置为最小电压。最小电压可以在其它应用中使用。
作为模拟控制系统的实例应用，在电池调节系统中，两个单独电路路径可以用于控制给电池充电和放电的电源转换器。一个回路可以是电流受控的电路路径，而另一个可以是电压受控的电路路径。在充电过程期间，这些回路可以竞争来通过尝试设置电源转换器的控制电压控制电池的充电电流。最小选择器电路可以选择哪个电路路径控制电源转换器。
各种最小选择器电路或最大选择器电路是已知的。常规最小或最大电压探测电路可能具有以下缺点：从电路的任何输入到输出的传递函数不易于改变。因而，需要对额外电路实施任何不同传递函数，因此增加整个电路和系统的复杂性和成本。
一些电路架构可能具有较长瞬变时间。其可以具有被驱动到供应轨道(例如，+/-15V)的中间输出，所述供应轨道增加从最小或最大电压的先前输出切换到新的输出最小或最大电压所需的瞬变时间。瞬变时间上的增加可能在选择器电路的输出处引起电压误差，这可能使整个系统的性能变差。
因此，可能需要新的最小或最大电压探测电路和系统可以在其反馈电路中实施任何传递函数，同时具有切换上的较低瞬变时间和较好的总速度性能。
发明内容
根据本发明的一个方面，提供一种电压选择器电路系统。该系统可以包括：多个输入子电路，其耦接到共同输出节点。每个输入子电路可以包括：跨导单元，其具有用于多个输入信号中的各自输入信号的第一输入和用于输出电流信号的输出；二极管，其耦接于所述跨导单元的输出与所述共同输出节点之间；反馈电路，其耦接于所述共同输出节点与所述跨导单元的第二输入之间；和电压随耦器，其具有耦接到所述共同输出节点的输出、耦接到所述跨导单元的所述输出的输入和耦接到参考电压的共同端子。
根据本发明的另一个方面，提供一种电压选择器电路系统。该系统可以包括：至少两个输入子电路，其耦接到共同输出节点。每个输入子电路可以包括：跨导单元，其具有用于多个输入信号中的各自输入信号的第一输入和用于输出电流信号的输出；反馈电路，其耦接于所述共同输出节点与所述跨导单元的第二输入之间；和电压随耦器，其具有耦接到所述共同输出节点的输出、耦接到所述跨导单元的所述输出的输入和耦接到参考电压的共同端子。该系统还可以包括：多个二极管，其彼此并联连接且相对于彼此相反地定向、耦接于每对输入子电路之中的所述跨导单元的输出之间。
附图说明
图1A图示根据本公开的实施方案的电路。
图1B图示根据本公开的实施方案的图1A的电路的电压切换特性的图。
图2A图示根据本公开的实施方案的电路。
图2B图示根据本公开的实施方案的图2A的电路的电压切换特性的图。
图3A图示根据本公开的实施方案的电路。
图3B图示根据本公开的实施方案的图3A的电路的电压切换特性的图。
图4A图示根据本公开的实施方案的电路。
图4B图示根据本公开的实施方案的图4A的电路的电压切换特性的图。
图5图示根据本公开的实施方案的示例性跨导单元。
图6图示根据本公开的实施方案的另一示例性跨导单元。
具体实施方式
本发明的实施方案提供一种电路，其包括具有耦接到共同输出节点的输出的多个输入子电路。每个输入子电路包括跨导单元，其具有差分输入电压信号和输出电流信号。二极管可以耦接于跨导单元的输出与共同输出节点之间。反馈电路可以耦接于共同输出节点与跨导单元的输入之间。电压随耦器可以耦接于共同输出节点，跨导单元的输出与参考电压之间，其中电压输入耦接到跨导单元的输出，电压输出耦接到共同输出节点且共同端子耦接到参考电压。
本发明的其它实施方案提供一种电路，其包括耦接到共同输出节点的多个输入子电路。每个输入子电路包括跨导单元，其具有差分输入电压信号和输出电流信号。反馈电路可以耦接于共同输出节点与跨导单元的输入之间。电压随耦器可以耦接于共同输出节点，跨导单元的输出与参考电压之间，其中电压输入耦接到跨导单元的输出，电压输出耦接到共同输出节点且共同端子耦接到参考电压。对于每对输入子电路，一对二极管可以并联连接且相对于彼此反向定向来耦接于跨导单元的输出之间。
每个输入子电路可以执行可对局部反馈电路设置的预定传递函数。因此，最小或最大选择器电路的行为可以在数学上通过下述描述：
VOUT＝MIN[F1(VIN1，IIN1)，F2(VIN2，IIN2)，F3(VIN3，IIN3)，...，FN(VINN，IINN)]，方程1
VOUT＝MAX[F1(VIN1，IIN1)，F2(VIN2，IIN2)，F3(VIN3，IIN3)，...，FN(VINN，IINN)] 方程2
其中VIN1-VINN是电压输入，IIN1-IINN是电流输入且F1-FN是输入子电路的传递函数。
图1A图示根据本公开的实施方案的多输入最小输出电压选择器电路100。在实施方案中，电路100可以包括多个共同构造的输入子电路110.1-110.N，每个耦接到各自输入电压信号VIN1-VINN。每个输入子电路110.1-110.N可以包括各自输入电流信号IIN1-IINN。输入子电路110.1-110.N可以具有耦接到共同输出节点VOUT的输出(分别示出为N1.1，...，NN.1)。偏压电流源120可以耦接到共同输出节点VOUT。在图1A的实例中，只详细示出了两个输入子电路，但是本发明的原理可以包括任意数量的N个输入子电路(未示出)。
每个输入子电路(例如，级110.1)可以包括跨导单元116.1、二极管114.1、反馈电路112.1和电压随耦器118.1。跨导单元116.1可以具有耦接到用于输入电压信号VIN1的端子的非反相输入和耦接到用于输入电流信号IIN1的端子的反相输入。跨导单元的输出(示出为节点N1.2)可以耦接到电压随耦器118.1的电压输入且耦接到二极管114.1的阳极。二极管114.1的阴极(节点N1.1)可以连接到输出节点VOUT，连接到反馈电路112.1且连接到电压随耦器118.1的电压输出。反馈电路112.1的第二端子可以连接到跨导单元116.1的反相输入。电压随耦器118.1可以将注入到输入子电路的输出N1.1中的电流返回到示出为VEE的参考电压。
输入子电路110.1-110.N的反馈电路112.1-112.N可以确定施加到输入信号VIN1-VINN和IIN1-IINN的每个输入子电路110.1-110.N的传递函数。因此，反馈电路112.1-112.N和输入信号VIN1-VINN与IIN1-IINN可以确定由输入子电路在输出节点VOUT上驱动的电压。每个输入子电路的传递函数可以包括延迟、乘法、箝位、放大、积分、微分、滤波等等。
考虑根据方程1操作的电路100，其中输入子电路110.1将其输出节点N1.1朝着低于由其它输入子电路驱动的输出电压的电势输出电压驱动。因为输入子电路的所有输出节点在节点VOUT处耦接在一起，所以输入子电路将竞争来设置共同节点VOUT的总输出电压。由于电压随耦器的高电流吸收性质，每个电压随耦器118.1-118.N可以只主动地将共同节点VOUT的电压朝着输入子电路的各自电势输出电压下拉。因此，节点VOUT处的电压可以只是由输入子电路驱动的输出电压的最小值(在此情况下，由输入子电路110.1驱动的输出电压)。因为除了110.1之外的所有输入子电路可能尝试将节点VOUT处的电压驱动到较高电势输出电压，所以除了110.1之外的所有输入子电路的各自跨导单元可以供给有限电流以上拉其各自电压随耦器的输入电压。结果，电压随耦器118.1可以接通，而所有其它可以断开，二极管114.1可以反向偏压，而所有其它二极管可以正向偏压。因此，输入子电路110.1可以被认作作用中，而所有其它子电路可以被认作非作用中。正向偏压二极管114.1-114.N可以使非作用中输入子电路中的各自电压随耦器118.1-118.N的电压输入箝位于大约输出VOUT+VF(其中VF表示各自二极管114.1-114.N的正向偏压电压)且可以将由跨导单元116.N供给(且来自所有其它非作用中输入子电路的其它跨导单元)的有限电流传输到输出节点VOUT和电压随耦器118.1的输出。电压随耦器118.1可以将正向偏压二极管114.1-114.N中的电流传输到电压节点VEE。
图1B图示根据本公开的实施方案的图1A的电路100的电压切换特性的示例图，其中反馈电路可以是导线且存在两个子电路，N＝2。因此，电路执行两个输入电压(分别VIN1和VINN)的较低者的选择的功能。
图1B的顶部图图示从1伏特扫掠到3伏特的输入电压VIN1和恒定保持于2伏特的VINN。图1B的中间图图示在输入电压VIN1与输入电压VINN相交之后中间输出(分别N1.2、NN.2)在电压上快速彼此相交且在电压上转变。因为二极管的操作，中间输出(分别N1.2、NN.2)还不会在供应电压电势附近上升或下降，且可能大致上箝位于共同输出节点VOUT的电压附近。图1B的下图图示共同节点VOUT的电压在输入电压VIN1与输入电压VINN相交之后的一小段瞬变时期(两个垂直虚线之间)之后稳定于VIN1与VINN之间的最小电压。
例如，在0微秒与5微秒之间VIN1从1伏特朝着2伏特上升时，中间输出N1.2的电压可以从0.3伏特朝着1.3伏特上升以大致上追踪到VIN1。在那个时期期间，因为VINN高于VIN1，所以电压随耦器118.1可以接通，电压随耦器118.N断开，中间输出NN.2的电压可以由二极管114.N箝位于大约VOUT+VF，且输出VOUT可以设置于大约VIN1。由于二极管114.N的正向偏压电压VF，中间输出NN.2的电压可以上升到高于VINN。
在5微秒与7微秒之间，在VIN1上升到VINN之上时，跨导单元116.N的非反相端子处的电压下降到其反相端子处的电压之下。因此，跨导单元116.N下拉节点NN.2的电压。相对于VOUT减少NN.2处的电压会开启电压随耦器118.N且关闭二极管114.N。电压随耦器118.N将节点VOUT的电压下拉到大约等于VINN。在电压VOUT下降到VIN1之下时，跨导单元116.1的反相端子处的电压下降到其非反相端子处的电压之下。因此，跨导单元116.1上拉中间输出N1.2的电压，电压随耦器118.1关闭，且二极管114.1正向偏压。
在7微秒之后，在VIN1进一步上升到VINN之上时，中间输出NN.2的电压开始追踪VOUT和VINN。在二极管114.1正向偏压且输入子电路110.N控制输出VOUT时，中间输出N1.2的电压由二极管114.1箝位于大约VOUT+VF。
根据实施方案，电压随耦器118.1-118.N可以包括PNP双极性结型晶体管(PNP晶体管、晶体管、BJT)。跨导单元的输出(分别N1.2、NN.2)可以连接到二极管(分别114.1、114.N)的阳极和PNP双极性结型晶体管(分别118.1、118.N)的基极。BJT的集电极可以连接到低电势电压供应器(VEE)。二极管(分别114.1、114.N)的阴极可以连接到反馈网络(分别112.1、112.N)的另一个端子，连接到BJT的发射极，连接到子电路的输出(分别N1.1、NN.1)且连接到共同输出(VOUT)。
在另一实施方案中，电压随耦器(分别118.1、118.N)可以包括P型金属氧化物半导体场效应晶体管(PMOSFET)或P沟道结型场效应晶体管(P-JFET)或其它类型的场效应晶体管(FET)，其中MOSFET或JFET晶体管的栅极可以连接到跨导单元的输出，源极可以连接到共同输出节点且漏极可以连接到参考电压VEE。
在另一实施方案中，二极管(分别114.1、114.N)可以各由二极管连接的晶体管提供。例如，每个二极管可以是P型MOSFET或P沟道JFET(其中漏极连接到作为二极管的阴极的栅极和作为二极管的阳极的源极)，或另一选择为，N型MOSFET或N沟道JFET(其中漏极连接到作为二极管的阳极的栅极和作为二极管的阴极的源极)。每个二极管可以是PNP双极性结型晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)，或另一选择为，NPN双极性晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)。
根据本公开的实施方案的电路的MOS晶体管实施可以通过使用CMOS半导体制造工艺允许半导体芯片上电路组件的整合以减少电路和整个系统的大小和成本。
每个跨导单元(分别116.1、116.N)可以在其输出节点(分别N1.1、NN.1)产生与呈现给其，至多到设计限制的差分输入电压成比例的输出电流且可以限制电流供给，即，将流出跨导单元的产生的输出电流限于明显低于晶体管(分别118.1、118.N)的最大发射极电流。在存在多于两个子电路的情况下，每个跨导单元的电流供给能力可能受到限制，使得所有子电路中的所有跨导单元的电流供给限制减去控制输出的跨导单元的电流供给限制的和可以小于驱动输出电压的晶体管(这里118.1)的最大发射极电流。
图2A图示根据本公开的实施方案的多输入最大输出电压选择器电路200。在实施方案中，电路200可以包括多个共同构造的输入子电路210.1-210.N，每个耦接到各自输入电压信号VIN1-VINN。每个输入子电路210.1-210.N可以包括各自输入电流信号IIN1-IINN。输入子电路210.1-210.N可以具有耦接到共同输出节点VOUT的输出(分别示出为N1.1，...，NN.1)。偏压电流源220可以耦接到共同输出节点VOUT。在图2A的实例中，只详细示出了两个输入子电路，但是本发明的原理可以包括任意数量的N个输入子电路(未示出)。
每个输入子电路(例如，级210.1)可以包括跨导单元216.1、二极管214.1、反馈电路212.1和电压随耦器218.1。跨导单元216.1可以具有耦接到用于输入电压信号VIN1的端子的非反相输入和耦接到用于输入电流信号IIN1的端子的反相输入。跨导单元的输出(示出为节点N1.2)可以耦接到电压随耦器218.1的电压输入且耦接到二极管214.1的阴极。二极管214.1的阳极(节点N1.1)可以连接到输出节点VOUT，连接到反馈电路212.1且连接到电压随耦器218.1的电压输出。反馈电路212.1的第二端子可以连接到跨导单元216.1的反相输入。电压随耦器218.1可以将注入到输入子电路的输出N1.1中的电流返回到示出为VCC的参考电压。
输入子电路210.1-210.N的反馈电路212.1-212.N可以确定施加到输入信号VIN1-VINN和IIN1-IINN的每个输入子电路210.1-210.N的传递函数。因此，反馈电路212.1-212.N和输入信号VIN1-VINN与IIN1-IINN可以确定由输入子电路在输出节点VOUT上驱动的电压。每个输入子电路的传递函数可以包括延迟、乘法、箝位、放大、积分、微分、滤波等等。
考虑根据方程2操作的电路200，其中输入子电路210.1将其输出节点N1.1朝着高于由其它输入子电路驱动的输出电压的电势输出电压驱动。因为输入子电路的所有输出节点在节点VOUT处耦接在一起，所以输入子电路将竞争来设置共同节点VOUT的总输出电压。由于电压随耦器的高电流供给性质，每个电压随耦器218.1-218.N可以只主动地将共同节点VOUT的电压朝着输入子电路的各自电势输出电压上拉。因此，节点VOUT处的电压可以只是由输入子电路驱动的输出电压的最大值(在此情况下，由输入子电路210.1驱动的输出电压)。因为除了210.1之外的所有输入子电路可能尝试将节点VOUT处的电压驱动到较低电势输出电压，所以除了210.1之外的所有输入子电路的各自跨导单元可以吸收有限电流以下拉其各自电压随耦器的输入电压。结果，电压随耦器218.1可以接通，而所有其它可以断开，二极管214.1可以反向偏压，而所有其它二极管可以正向偏压。因此，输入子电路210.1可以被认作作用中，而所有其它子电路可以被认作非作用中。正向偏压二极管214.1-214.N可以使非作用中输入子电路中的各自电压随耦器218.1-218.N的电压输入箝位于大约输出VOUT-VF(其中VF表示各自二极管214.1-214.N的正向偏压电压)且可以将由跨导单元216.N吸收(且来自所有其它非作用中输入子电路的其它跨导单元)的有限电流传输到输出节点VOUT和电压随耦器218.1的输出。电压随耦器218.1可以将正向偏压二极管214.1-214.N中的电流传输到电压节点VCC。
图2B图示根据本公开的实施方案的图2A的电路200的电压切换特性的示例图，其中反馈电路可以是导线且存在两个子电路，N＝2。因此，电路执行两个输入电压(分别VIN1和VINN)的较低者的选择的功能。
图2B的顶部图图示从3伏特扫掠到1伏特的输入电压VIN1和恒定保持于2伏特的VINN。图2B的中间图图示在输入电压VIN1与输入电压VINN相交之后中间输出(分别N1.2、NN.2)在电压上快速彼此相交且在电压上转变。因为二极管的操作，中间输出(分别N1.2、NN.2)还不会在供应电压电势附近上升或下降，且可能大致上箝位于共同输出节点VOUT的电压附近。图2B的下图图示共同节点VOUT的电压在输入电压VIN1与输入电压VINN相交之后的一小段瞬变时期(两个垂直虚线之间)之后稳定于VIN1与VINN之间的最大电压。
例如，在0微秒与5微秒之间VIN1从3伏特朝着2伏特下降时，中间输出N1.2的电压可以从3.7伏特朝着2.7伏特下降以大致上追踪到VIN1。在那个时期期间，因为VINN低于VIN1，所以电压随耦器218.1可以接通，电压随耦器218.N断开，中间输出NN.2的电压可以由二极管214.N箝位于大约VOUT-VF，且输出VOUT可以设置于大约VIN1。由于二极管214.N的正向偏压电压VF，中间输出NN.2的电压可以下降到低于VINN。
在5微秒与7微秒之间，在VIN1下降到VINN之下时，跨导单元216.N的非反相端子处的电压上升到其反相端子处的电压之上。因此，跨导单元216.N上拉节点NN.2的电压。相对于VOUT增加NN.2处的电压会开启电压随耦器218.N且关闭二极管214.N。电压随耦器218.N将节点VOUT的电压上拉到大约等于VINN。在电压VOUT上升到VIN1之上时，跨导单元216.1的反相端子处的电压上升到其非反相端子处的电压之上。因此，跨导单元216.1下拉中间输出N1.2的电压，电压随耦器218.1关闭，且二极管214.1正向偏压。
在7微秒之后，在VIN1进一步下降到VINN之下时，中间输出NN.2的电压开始追踪VOUT和VINN。在二极管214.1正向偏压且输入子电路210.N控制输出VOUT时，中间输出N1.2的电压由二极管214.1箝位于大约VOUT-VF。
根据实施方案，电压随耦器218.1-218.N可以包括NPN双极性结型晶体管(NPN晶体管、晶体管、BJT)。跨导单元的输出(分别N1.2、NN.2)可以连接到二极管(分别214.1、214.N)的阴极和NPN双极性结型晶体管(分别218.1、218.N)的基极。BJT的集电极可以连接到高电势电压供应器(VCC)。二极管(分别214.1、214.N)的阳极可以连接到反馈电路(分别212.1、212.N)的另一个端子，连接到BJT的发射极，连接到子电路的输出(分别N1.1、NN.1)且连接到共同输出(VOUT)。
在另一实施方案中，电压随耦器(分别218.1、218.N)可以包括N型金属氧化物半导体场效应晶体管(NMOSFET)或N沟道结型场效应晶体管(N-JFET)或其它类型的场效应晶体管(FET)，其中MOSFET或JFET晶体管的栅极可以连接到跨导单元的输出，源极可以连接到共同输出节点且漏极可以连接到参考电压VCC。
在另一实施方案中，二极管(分别214.1、214.N)可以各由二极管连接的晶体管提供。例如，每个二极管可以是P型MOSFET或P沟道JFET(其中漏极连接到作为二极管的阴极的栅极和作为二极管的阳极的源极)，或另一选择为，N型MOSFET或N沟道JFET(其中漏极连接到作为二极管的阳极的栅极和作为二极管的阴极的源极)。每个二极管可以是PNP双极性结型晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)，或另一选择为，NPN双极性晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)。
根据本公开的实施方案的电路的MOS晶体管实施可以通过使用CMOS半导体制造工艺允许半导体芯片上电路组件的整合以减少电路和整个系统的大小和成本。
每个跨导单元(分别216.1、216.N)可以在其输出节点(分别N1.1、NN.1)产生与呈现给其，至多到设计限制的差分输入电压成比例的输出电流且可以限制电流吸收，即，将流入跨导单元中的产生的输出电流限于明显低于晶体管(分别218.1、218.N)的最大发射极电流。在存在多于两个子电路的情况下，每个跨导单元的电流吸收能力可能受到限制，使得所有子电路中的所有跨导单元的电流吸收限制减去控制输出的跨导单元的电流吸收限制的和可以小于驱动输出电压的晶体管(这里218.1)的最大发射极电流。
图3A图示根据本公开的实施方案的多输入最小输出电压选择器电路300。在实施方案中，电路300可以包括多个共同构造的输入子电路310.1-310.N，每个耦接到各自输入电压信号VIN1-VINN。每个输入子电路310.1-310.N可以包括各自输入电流信号IIN1-IINN。输入子电路310.1-310.N可以具有耦接到共同输出节点VOUT的输出(分别示出为N1.1，...，NN.1)。偏压电流源322可以耦接到共同输出节点VOUT。在图3A的实例中，只详细示出了两个输入子电路，但是本发明的原理可以包括任意数量的N个输入子电路(未示出)。
每个输入子电路(例如，级310.1)可以包括跨导单元316.1、反馈电路312.1和电压随耦器318.1。跨导单元316.1可以具有耦接到用于输入电压信号VIN1的端子的非反相输入和耦接到用于输入电流信号IIN1的端子的反相输入。跨导单元的输出(示出为节点N1.2)可以耦接到电压随耦器318.1的电压输入。节点N1.1可以连接到输出节点VOUT，连接到反馈电路312.1且连接到电压随耦器318.1的电压输出。反馈电路312.1的第二端子可以连接到跨导单元316.1的反相输入。电压随耦器318.1可以将注入到输入子电路的输出N1.1中的电流返回到示出为VEE的参考电压。
除了现在多输入选择器电路300包含在子电路的每对组合的跨导单元的各自输出之间并联连接(其中每对中极性与另一个二极管相反)的二极管对(这里是作为一对的320.1、320.2)之外，其可以几乎相同于图1A的电路100。换句话说，如果存在具有三个跨导单元的三个子电路，可以存在连接于三对子电路的跨导单元的输出之间的三对二极管。如果存在四个子电路，可以存在连接于六对子电路的跨导单元的输出之间的六对二极管。
N个数量的子电路所需的二极管对的数量(表示为Xdiode_pair)可以表达为：
Xdiode_pair＝N！/((N-2)！*2)，(N＞＝2，其中a！＝1×2×3×...×a，且0！＝1)。
输入子电路310.1-310.N的反馈电路312.1-312.N可以确定施加到输入信号VIN1-VINN和IIN1-IINN的每个输入子电路310.1-310.N的传递函数。因此，反馈电路312.1-312.N和输入信号VIN1-VINN与IIN1-IINN可以确定由输入子电路在输出节点VOUT上驱动的电压。每个输入子电路的传递函数可以包括延迟、乘法、箝位、放大、积分、微分、滤波等等。
考虑根据方程1操作的电路300，其中输入子电路310.1将其输出节点N1.1朝着低于由其它输入子电路驱动的输出电压的电势输出电压驱动。因为输入子电路的所有输出节点在节点VOUT处耦接在一起，所以输入子电路将竞争来设置共同节点VOUT的总输出电压。由于电压随耦器的高电流吸收性质，每个电压随耦器318.1-318.N可以只主动地将共同节点VOUT的电压朝着输入子电路的各自电势输出电压下拉。因此，节点VOUT处的电压可以只是由输入子电路驱动的输出电压的最小值(在此情况下，由输入子电路310.1驱动的输出电压)。因为除了310.1之外的所有输入子电路可能尝试将节点VOUT处的电压驱动到较高电势输出电压，所以除了310.1之外的所有输入子电路的各自跨导单元可以供给有限电流以上拉其各自电压随耦器的输入电压。结果，电压随耦器318.1可以接通，而所有其它可以断开。因此，输入子电路310.1可以被认作作用中，而所有其它子电路可以被认作非作用中。每个二极管对中的一个二极管可以正向偏压，而每个二极管对中的另一个二极管可以反向偏压。在这里的实例中，在二极管对320.1和320.2中，二极管320.2可以正向偏压，而二极管320.1可以反向偏压。每个二极管对中的正向偏压二极管可以使非作用中输入子电路中的各自非作用中电压随耦器(例如，这里是318.N)的电压输入箝位于大约v(N1.2)+VF(其中VF表示各自二极管320.1和320.2的正向偏压电压)且可以将由跨导单元316.N供给(且来自所有其它非作用中输入子电路的其它跨导单元)的有限电流传输到作用中输入子电路的跨导单元(例如，这里是316.1)的输出。电压随耦器318.1可以驱动共同节点VOUT以追踪作用中输入子电路316.1的N1.2的电压。
图3B图示根据本公开的实施方案的图3A的电路300的电压切换特性的示例图，其中反馈电路可以是导线且存在两个子电路，N＝2。因此，电路执行两个输入电压(分别VIN1和VINN)的较低者的选择的功能。
图3B的顶部图图示从1伏特扫掠到3伏特的输入电压VIN1和恒定保持于2伏特的VINN。图3B的中间图图示在输入电压VIN1与输入电压VINN相交之后中间输出(分别N1.2、NN.2)在电压上快速彼此相交且在电压上转变。因为二极管的操作，中间输出(分别N1.2、NN.2)还不会在供应电压电势附近上升或下降，且可能大致上箝位于共同输出节点VOUT的电压附近。图3B的下图图示共同节点VOUT的电压在输入电压VIN1与输入电压VINN相交之后的一小段瞬变时期(两个垂直虚线之间)之后稳定于VIN1与VINN之间的最小电压。
例如，在0微秒与5微秒之间VIN1从1伏特朝着2伏特上升时，中间输出N1.2的电压可以从0.3伏特朝着1.3伏特上升以大致上追踪到VIN1。在那个时期期间，因为VINN高于VIN1，所以电压随耦器318.1可以接通，电压随耦器318.N可以断开，中间输出NN.2的电压由二极管320.2箝位于大约v(N1.2)+VF，且输出VOUT可以设置于大约VIN1。由于二极管320.2的正向偏压电压VF，中间输出NN.2的电压可以上升到高于VINN。
在5微秒与6.5微秒之间，在VIN1上升到VINN之上时，跨导单元316.N的非反相端子处的电压下降到其反相端子处的电压之下。因此，跨导单元316.N下拉节点NN.2的电压。在电压VOUT下降到VIN1之下时，跨导单元316.1的反相端子处的电压下降到其非反相端子处的电压之下。因此，跨导单元316.1上拉中间输出N1.2的电压。在NN.2处的电压下降到NN.1处的电压之下时，二极管320.2关闭且二极管320.1正向偏压。电压随耦器318.1关闭，且电压随耦器318.N将节点VOUT的电压下拉到大约等于VINN。
在6.5微秒之后，在VIN1进一步上升到VINN之上时，中间输出NN.2的电压开始追踪VOUT和VINN。在二极管320.1正向偏压且输入子电路310.N控制输出VOUT时，中间输出N1.2的电压由二极管320.1箝位于大约v(NN.2)+VF。
根据实施方案，电压随耦器318.1-318.N可以包括PNP双极性结型晶体管(PNP晶体管、晶体管、BJT)。跨导单元的输出(分别N1.2、NN.2)可以连接到二极管对(分别320.1、320.2)的一个端子(还连接到子电路的额外组合对的每对额外二极管的一个端子)和PNP双极性结型晶体管(分别318.1、318.N)的基极。二极管对(分别320.1、320.2)的另一个端子可以连接到另一个输入子电路的跨导单元的输出(分别N1.2、NN.2)。BJT的集电极可以连接到低电势电压供应器(VEE)。反馈电路(分别312.1、312.N)的另一个端可以连接到BJT的发射极，连接到子电路的输出(分别N1.1、NN.1)且连接到共同输出(VOUT)。
在另一实施方案中，电压随耦器(分别318.1、318.N)可以包括P型金属氧化物半导体场效应晶体管(PMOSFET)或P沟道结型场效应晶体管(P-JFET)或其它类型的场效应晶体管(FET)，其中MOSFET或JFET晶体管的栅极可以连接到跨导单元的输出，源极可以连接到共同输出节点且漏极可以连接到参考电压VEE。
在另一实施方案中，二极管(分别320.1、320.2)可以各由二极管连接的晶体管提供。例如，每个二极管可以是P型MOSFET或P沟道JFET(其中漏极连接到作为二极管的阴极的栅极和作为二极管的阳极的源极)，或另一选择为，N型MOSFET或N沟道JFET(其中漏极连接到作为二极管的阳极的栅极和作为二极管的阴极的源极)。每个二极管可以是PNP双极性结型晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)，或另一选择为，NPN双极性晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)。
根据本公开的实施方案的电路的MOS晶体管实施可以通过使用CMOS半导体制造工艺允许半导体芯片上电路组件的整合以减少电路和整个系统的大小和成本。
每个跨导单元(分别316.1、316.N)可以在其输出节点(分别N1.1、NN.1)产生与呈现给其，至多到设计限制的差分输入电压成比例的输出电流且可以限制电流供给，即，将流出跨导单元的产生的输出电流限于明显低于控制输出电压的作用中输入子电路的跨导单元(这里318.1)的最大电流吸收限制。在存在多于两个子电路的情况下，每个跨导单元的电流供给能力可能受到限制，使得所有子电路中的所有跨导单元的电流供给限制减去控制输出的跨导单元的电流供给限制的和可以小于控制输出电压的作用中输入子电路的跨导单元(这里318.1)的最大电流吸收限制。
图4A图示根据本公开的实施方案的多输入最大输出电压选择器电路400。在实施方案中，电路400可以包括多个共同构造的输入子电路410.1-410.N，每个耦接到各自输入电压信号VIN1-VINN。每个输入子电路410.1-410.N可以包括各自输入电流信号IIN1-IINN。输入子电路410.1-410.N可以具有耦接到共同输出节点VOUT的输出(分别示出为N1.1，...，NN.1)。偏压电流源422可以耦接到共同输出节点VOUT。在图4A的实例中，只详细示出了两个输入子电路，但是本发明的原理可以包括任意数量的N个输入子电路(未示出)。
每个输入子电路(例如，级410.1)可以包括跨导单元416.1、反馈电路412.1和电压随耦器418.1。跨导单元416.1可以具有耦接到用于输入电压信号VIN1的端子的非反相输入和耦接到用于输入电流信号IIN1的端子的反相输入。跨导单元的输出(示出为节点N1.2)可以耦接到电压随耦器418.1的电压输入。节点N1.1可以连接到输出节点VOUT，连接到反馈电路412.1且连接到电压随耦器418.1的电压输出。反馈电路412.1的第二端子可以连接到跨导单元416.1的反相输入。电压随耦器418.1可以将注入到输入子电路的输出N1.1中的电流返回到示出为VCC的参考电压。
除了现在多输入选择器电路400包含在子电路的每对组合的跨导单元的各自输出之间并联连接(其中每对中极性与另一个二极管相反)的二极管对(这里是作为一对的420.1、420.2)之外，其可以几乎相同于图1A的电路100。换句话说，如果存在具有三个跨导单元的三个子电路，可以存在连接于三对子电路的跨导单元的输出之间的三对二极管。如果存在四个子电路，可以存在连接于六对子电路的跨导单元的输出之间的六对二极管。
N个数量的子电路所需的二极管对的数量(表示为Xdiode_pair)可以表达为：
Xdiode_pair＝N！/((N-2)！*2)，(N＞＝2，其中a！＝1×2×3×...×a，且0！＝1)。
输入子电路410.1-410.N的反馈电路412.1-412.N可以确定施加到输入信号VIN1-VINN和IIN1-IINN的每个输入子电路410.1-410.N的传递函数。因此，反馈电路412.1-412.N和输入信号VIN1-VINN与IIN1-IINN可以确定由输入子电路在输出节点VOUT上驱动的电压。每个输入子电路的传递函数可以包括延迟、乘法、箝位、放大、积分、微分、滤波等等。
考虑根据方程2操作的电路400，其中输入子电路410.1将其输出节点N1.1朝着高于由其它输入子电路驱动的输出电压的电势输出电压驱动。因为输入子电路的所有输出节点在节点VOUT处耦接在一起，所以输入子电路将竞争来设置共同节点VOUT的总输出电压。由于电压随耦器的高电流供给性质，每个电压随耦器418.1-418.N可以只主动地将共同节点VOUT的电压朝着输入子电路的各自电势输出电压上拉。因此，节点VOUT处的电压可以只是由输入子电路驱动的输出电压的最大值(在此情况下，由输入子电路410.1驱动的输出电压)。因为除了410.1之外的所有输入子电路可能尝试将节点VOUT处的电压驱动到较低电势输出电压，所以除了410.1之外的所有输入子电路的各自跨导单元可以吸收有限电流以下拉其各自电压随耦器的输入电压。结果，电压随耦器418.1可以接通，而所有其它可以断开。因此，输入子电路410.1可以被认作作用中，而所有其它子电路可以被认作非作用中。每个二极管对中的一个二极管可以正向偏压，而每个二极管对中的另一个二极管可以反向偏压。在这里的实例中，在二极管对420.1和420.2中，二极管420.2可以正向偏压，而二极管420.1可以反向偏压。每个二极管对中的正向偏压二极管可以使非作用中输入子电路中的各自非作用中电压随耦器(例如，这里是418.N)的电压输入箝位于大约v(N1.2)-VF(其中VF表示各自二极管420.1和420.2的正向偏压电压)且可以将由跨导单元416.N吸收(且来自所有其它非作用中输入子电路的其它跨导单元)的有限电流传输到作用中输入子电路的跨导单元(例如，这里是416.1)的输出。电压随耦器418.1可以驱动共同节点VOUT以追踪作用中输入子电路416.1的N1.2的电压。
图4B图示根据本公开的实施方案的图4A的电路400的电压切换特性的示例图，其中反馈电路可以是导线且存在两个子电路，N＝2。因此，电路执行两个输入电压(分别VIN1和VINN)的较低者的选择的功能。
图4B的顶部图图示从3伏特扫掠到1伏特的输入电压VIN1和恒定保持于2伏特的VINN。图4B的中间图图示在输入电压VIN1与输入电压VINN相交之后中间输出(分别N1.2、NN.2)在电压上快速彼此相交且在电压上转变。因为二极管的操作，中间输出(分别N1.2、NN.2)还不会在供应电压电势附近上升或下降，且可能大致上箝位于共同输出节点VOUT的电压附近。图4B的下图图示共同节点VOUT的电压在输入电压VIN1与输入电压VINN相交之后的一小段瞬变时期(两个垂直虚线之间)之后稳定于VIN1与VINN之间的最大电压。
例如，在0微秒与5微秒之间VIN1从3伏特朝着2伏特下降时，中间输出N1.2的电压可以从3.7伏特朝着2.7伏特下降以大致上追踪到VIN1。在那个时期期间，因为VINN低于VIN1，所以电压随耦器418.1可以接通，电压随耦器418.N可以断开，中间输出NN.2的电压由二极管420.1箝位于大约v(N1.2)-VF，且输出VOUT可以设置于大约VIN1。由于二极管420.2的正向偏压电压VF，中间输出NN.2的电压可以下降到低于VINN。
在5微秒与6.5微秒之间，在VIN1下降到VINN之下时，跨导单元416.N的非反相端子处的电压上升到其反相端子处的电压之上。因此，跨导单元416.N上拉节点NN.2的电压。在电压VOUT上升到VIN1之上时，跨导单元416.1的反相端子处的电压上升到其非反相端子处的电压之上。因此，跨导单元416.1下拉中间输出N1.2的电压。在NN.2处的电压上升到NN.1处的电压之上时，二极管420.1关闭且二极管420.2正向偏压。电压随耦器418.1关闭，且电压随耦器418.N将节点VOUT的电压上拉到大约等于VINN。
在7微秒之后，在VIN1进一步下降到VINN之下时，中间输出NN.2的电压开始追踪VOUT和VINN。在二极管420.2正向偏压且输入子电路410.N控制输出VOUT时，中间输出N1.2的电压由二极管420.2箝位于大约v(NN.2)-VF。
根据实施方案，电压随耦器418.1-418.N可以包括NPN双极性结型晶体管(NPN晶体管、晶体管、BJT)。跨导单元的输出(分别N1.2、NN.2)可以连接到二极管对(分别420.1、420.2)的一个端子(还连接到子电路的额外组合对的每对额外二极管的一个端子)和NPN双极性结型晶体管(分别418.1、418.N)的基极。二极管对(分别420.1、420.2)的另一个端子可以连接到另一输入子电路的跨导单元的输出(分别N1.2、NN.2)。BJT的集电极可以连接到高电势电压供应器(VCC)。反馈电路(分别412.1、412.N)的另一个端可以连接到BJT的发射极，连接到子电路的输出(分别N1.1、NN.1)且连接到共同输出(VOUT)。
在另一实施方案中，电压随耦器(分别418.1、418.N)可以包括N型金属氧化物半导体场效应晶体管(NMOSFET)或N沟道结型场效应晶体管(N-JFET)或其它类型的场效应晶体管(FET)，其中MOSFET或JFET晶体管的栅极可以连接到跨导单元的输出，源极可以连接到共同输出节点且漏极可以连接到参考电压VCC。
在另一实施方案中，二极管(分别420.1、420.2)可以各由二极管连接的晶体管提供。例如，每个二极管可以是P型MOSFET或P沟道JFET(其中漏极连接到作为二极管的阴极的栅极和作为二极管的阳极的源极)，或另一选择为，N型MOSFET或N沟道JFET(其中漏极连接到作为二极管的阳极的栅极和作为二极管的阴极的源极)。每个二极管可以是PNP双极性结型晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)，或另一选择为，NPN双极性晶体管(其中集电极和基极连接为二极管的阴极且发射极连接为阳极)。
根据本公开的实施方案的电路的MOS晶体管实施可以通过使用CMOS半导体制造工艺允许半导体芯片上电路组件的整合以减少电路和整个系统的大小和成本。
每个跨导单元(分别416.1、416.N)可以在其输出节点(分别N1.1、NN.1)产生与呈现给其，至多到设计限制的差分输入电压成比例的输出电流且可以限制电流吸收，即，将流出跨导单元的产生的输出电流限于明显低于控制输出电压的作用中输入子电路的跨导单元(这里418.1)的最大电流供给限制。在存在多于两个子电路的情况下，每个跨导单元的电流吸收能力可能受到限制，使得所有子电路中的所有跨导单元的电流吸收限制减去控制输出的跨导单元的电流吸收限制的和可以小于控制输出电压的作用中输入子电路的跨导单元(这里418.1)的最大电流供给限制。
图5图示根据本公开的实施方案的示例性跨导单元。
图5图示根据本公开的实施方案的用于在示例性电路中(诸如图1A和图3A中)使用的示例性两级跨导单元500。
示例性跨导单元500可以由正电压供应器(VCC)和负电压供应器(VEE)供电且可以具有非反相电压输入(VP)和反相电压输入(VN)。跨导单元500可以具有一对PNP BJT(分别518.1、518.N)，其中其各自发射极彼此连接且连接到电流源(5IT)，所述电流源可以连接到VCC。BJT(分别518.1、518.N)的基极可以分别连接到反相和非反相电压输入(VP和VN)。BJT(518.1和518.N)的集电极可以分别连接到电流镜(5MIRROR)的输入和输出端子，所述电流镜可以连接到VEE。
NPN BJT(518.3)可以使其基极连接到电流镜(5MIRROR)的输出端子。BJT(518.3)的发射极可以连接到电流源(5IB)，所述电流源可以连接到VEE。BJT(518.3)的集电极可以连接到VCC。
NPN BJT(518.4)可以使其基极连接到BJT(518.3)的发射极，其发射极连接到VEE且其集电极连接到电流源(5IC)，所述电流源可以连接到VCC。补偿电容器(5C)可以具有连接到BJT(518.3)的基极的一个端子和连接到BJT(518.4)的集电极的另一个端子。BJT(518.4)的集电极可以连接到输出节点(IOUT)。
在这个示例性跨导单元500中，电流源(5IC)可以如图1A和图3A中的示例性电路(100、300)中所描述，根据本公开的实施方案限制电流供给(通过5IC从VCC流动到IOUT的电流)。
图6图示根据本公开的实施方案的另一示例性跨导单元。
图6图示根据本公开的实施方案的用于在示例性电路中(诸如图2A和图4A中)使用的示例性两级跨导单元600。
示例性跨导单元600可以由正电压供应器(VCC)和负电压供应器(VEE)供电且可以具有非反相电压输入(VP)和反相电压输入(VN)。跨导单元600可以具有一对NPN BJT(分别618.1、618.N)，其中其各自发射极彼此连接且连接到电流源(6IT)，所述电流源可以连接到VEE。BJT(分别618.1、618.N)的基极可以分别连接到反相和非反相电压输入(VP和VN)。BJT(618.1和618.N)的集电极可以分别连接到电流镜(6MIRROR)的输入和输出端子，所述电流镜可以连接到VCC。
PNP BJT(618.3)可以使其基极连接到电流镜(6MIRROR)的输出端子。BJT(618.3)的发射极可以连接到电流源(6IB)，所述电流源可以连接到VEE。BJT(618.3)的集电极可以连接到VCC。
PNP BJT(618.4)可以使其基极连接到BJT(618.3)的发射极，其发射极连接到VEE且其集电极连接到电流源(6IC)，所述电流源可以连接到VCC。补偿电容器(6C)可以具有连接到BJT(618.3)的基极的一个端子和连接到BJT(618.4)的集电极的另一个端子。BJT(618.4)的集电极可以连接到输出节点(IOUT)。
在这个示例性跨导单元600中，电流源(6IC)可以如图2A和图4A中的示例性电路(200、400)中所描述，根据本公开的实施方案限制电流吸收(通过6IC从IOUT流动到VEE的电流)。
在另一实施方案中，NPN BJT可以被N型金属氧化物半导体场效应晶体管(NMOSFET)或N沟道结型场效应晶体管(N-JFET)或其它类型的场效应晶体管(FET)替换，且PNP BJT可以被P型金属氧化物半导体场效应晶体管(PMOSFET)或P沟道结型场效应晶体管(P-JFET)或其它类型的场效应晶体管(FET)替换。
根据本公开的实施方案的电路的MOS晶体管实施可以通过使用CMOS半导体制造工艺允许半导体芯片上电路组件的整合以减少电路和整个系统的大小和成本。
应理解，本公开并不限于所描述的实施方案，且可存在任何数量的情景和实施方案。
虽然已参考若干示例性实施方案描述本公开，但是应理解，已使用的词是描述和图示的词，而非限制词。可以在本公开的各方面不脱离于本公开的范畴和精神下，在目前陈述和修改的随附权利要求的范围内作出改变。虽然已参考特定方法、材料和实施方案描述本公开，但是本公开并非旨在限于所公开的细节；而是本公开延伸到诸如在随附权利要求的范畴内的所有功能上等效的结构、方法和用途。
虽然本申请描述可以实施为计算机可读介质中的代码段的特定实施方案，但是应理解，专属硬件实施(诸如专用集成电路、可编程逻辑阵列和其它硬件装置)可以被构造来实施本文描述的一个或多个实施方案。可以包括本文提出的不同实施方案的申请可以广泛地包括各种电子和计算机系统。因此，本申请可以涵盖软件、固件和硬件实施或其组合。
本说明书描述可以参考特定标准和协议实施于特定实施方案中的组件和功能，本公开并不限于这样的标准和协议。这样的标准定期被具有本质上相同功能的更快或更有效的等效物所取代。因此，具有相同或类似功能的替换标准和协议被认作其等效物。
本文描述的实施方案的图示旨在提供不同实施方案的大致理解。图示并非旨在用作利用本文描述的结构或方法的设备和系统的所有元件和特征的完整描述。许多其它实施方案对回顾本公开之后的所属领域的熟练技术人员是显而易见的。其它实施方案可以被利用且源自于本公开，使得可在不脱离于本公开的范畴下作出结构和逻辑替代和改变。此外，图示只具代表性且不能按照比例绘制。图示内的某些比例可以被放大，而其它比例可以被最小化。因此，本公开和图将被视为说明性，而非限制性。
本公开的一个或多个实施方案可以在本文中被个别和/或集体地由术语“公开”指称，此仅仅为了方便起见，而并非旨在自行将本申请的范畴限于任何特定公开或本发明的概念。而且，虽然在本文中已图示和描述了特定实施方案，但是应理解，被设计来实现相同或类似目的任何随后配置可以被所示的特定实施方案所代替。本公开旨在涵盖不同实施方案的任何和所有随后改动或变化。以上实施方案和未在本文中明确描述的其它实施方案的组合对回顾描述之后的所属领域的熟练技术人员将是显而易见的。
此外，在前述具体实施方式中，为了本公开的风格的目的，不同特征可以被聚合在一起或描述于单个实施方案中。本公开将不被解释为反应以下意图：要求的实施方案需要比每条权利要求中明白叙述的更多的特征。相反，如以下权利要求中所反应，本发明的主旨可以涉及少于任何公开的实施方案的所有特征。因此，以下权利要求被并入到具体实施方式中，其中每条权利要求独立地定义单独要求的主旨。
以上公开的主旨将被认作说明性，而非限制性，且随附权利要求旨在涵盖所有这样的修改、增强和属于本公开的真正精神和范畴内的其它实施方案。因此，在由法律所允许的最大范围内，本公开的范畴将由以下权利要求和其等效物的最广泛的可允许解释所确定，且不应由前述具体实施方式限定或限制。

Claims (20)

1.一种电压选择器电路系统，其包括：
多个输入子电路，其耦接到共同输出节点，每个输入子电路包括：
跨导单元，其具有用于多个输入信号中的各自输入信号的第一输入和用于输出电流信号的输出，
二极管，其耦接于所述跨导单元的输出与所述共同输出节点之间，
反馈电路，其耦接于所述共同输出节点与所述跨导单元的第二输入之间，和
电压随耦器，其具有耦接到所述共同输出节点的输出、耦接到所述跨导单元的所述输出的输入和耦接到参考电压的共同端子。
2.根据权利要求1所述的电路系统，其还包括耦接到共同输出节点的电流源；其中所述参考电压是电压供应器，其接收注入到所述共同输出节点的电流。
3.根据权利要求1所述的电路系统，其中每个输入子电路的所述反馈电路在启动时，处理各自所述第一输入和所述第二输入以将所述共同输出节点朝着各自电势输出电压驱动。
4.根据权利要求3所述的电路系统，其中所述二极管被定向来引导电流只从所述跨导单元流动到所述共同输出节点。
5.根据权利要求4所述的电路系统，其中所述电路系统在所有所述各自电势输出电压之中选择最小电压。
6.根据权利要求3所述的电路系统，其中所述二极管被定向来引导电流只从所述共同输出节点流动到所述跨导单元。
7.根据权利要求6所述的电路系统，其中所述电路系统在所有所述各自电势输出电压之中选择最大电压。
8.根据权利要求1所述的电路系统，其中所述电压随耦器是双极性结型晶体管、金属氧化物半导体(MOS)晶体管和结型场效应晶体管(JFET)中的一个。
9.根据权利要求1所述的电路系统，其中所述二极管是结型二极管或二极管连接的晶体管。
10.根据权利要求1所述的电路系统，其中所述跨导单元的所述输出电流信号是受限制的电流。
11.根据权利要求1所述的电路系统，其中所述反馈电路执行延迟、乘法、箝位、放大、积分、微分和滤波中的至少一个。
12.一种电压选择器电路系统，其包括：
至少两个输入子电路，其耦接到共同输出节点，每个输入子电路包括：
跨导单元，其具有用于多个输入信号中的各自输入信号的第一输入和用于输出电流信号的输出，
反馈电路，其耦接于所述共同输出节点与所述跨导单元的第二输入之间，和
电压随耦器，其具有耦接到所述共同输出节点的输出、耦接到所述跨导单元的所述输出的输入和耦接到参考电压的共同端子；和
多个二极管，其彼此并联连接且相对于彼此相反地定向、耦接于每对输入子电路之中的所述跨导单元的输出之间。
13.根据权利要求12所述的电路系统，其还包括耦接到共同输出节点的电流源；其中所述参考电压是电压供应器，其接收注入到所述共同输出节点的电流。
14.根据权利要求12所述的电路系统，其中每个输入子电路的所述反馈电路在启动时，处理各自所述第一输入和所述第二输入以将所述共同输出节点朝着各自电势输出电压驱动。
15.根据权利要求14所述的电路系统，其中所述电路系统在所有所述各自电势输出电压之中选择最小电压。
16.根据权利要求14所述的电路系统，其中所述电路系统在所有所述各自电势输出电压之中选择最大电压。
17.根据权利要求12所述的电路系统，其中所述电压随耦器是双极性结型晶体管、金属氧化物半导体(MOS)晶体管和结型场效应晶体管(JFET)中的一个。
18.根据权利要求12所述的电路系统，其中所述二极管是结型二极管或二极管连接的晶体管。
19.根据权利要求12所述的电路系统，其中所述跨导单元的所述输出电流信号是受限制的电流。
20.根据权利要求12所述的电路系统，其中所述反馈电路执行延迟、乘法、箝位、放大、积分、微分和滤波中的至少一个。
CN201410055199.8A 2013-02-19 2014-02-19 模拟最小或最大电压选择器电路 Active CN103997324B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/770,880 US8872549B2 (en) 2013-02-19 2013-02-19 Analog minimum or maximum voltage selector circuit
US13/770,880 2013-02-19

Publications (2)

Publication Number Publication Date
CN103997324A CN103997324A (zh) 2014-08-20
CN103997324B true CN103997324B (zh) 2017-07-04

Family

ID=51264056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410055199.8A Active CN103997324B (zh) 2013-02-19 2014-02-19 模拟最小或最大电压选择器电路

Country Status (5)

Country Link
US (1) US8872549B2 (zh)
JP (1) JP5781175B2 (zh)
CN (1) CN103997324B (zh)
DE (1) DE102014101840B4 (zh)
TW (1) TWI529398B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306552B1 (en) 2014-09-08 2016-04-05 Linear Technology Corporation High voltage maximum voltage selector circuit with no quiescent current
CN106972848B (zh) * 2016-01-14 2020-04-28 瑞昱半导体股份有限公司 电压选择电路
US10620299B2 (en) 2017-03-21 2020-04-14 Linear Technology Corporation Unity gain buffer with two states
CN114389450A (zh) * 2020-10-21 2022-04-22 圣邦微电子（北京）股份有限公司 自举式开关变换器及其驱动电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609565A (en) * 1969-12-29 1971-09-28 Ibm Extreme level detector
US3758867A (en) * 1971-10-04 1973-09-11 Us Navy Analog voltage selector circuit with selected voltage detection
US3858199A (en) * 1973-01-03 1974-12-31 Westinghouse Electric Corp Tracking level detector
JPH0656394B2 (ja) * 1983-06-03 1994-07-27 株式会社日立製作所 信号選択回路
JPS62114323A (ja) * 1985-11-13 1987-05-26 Omron Tateisi Electronics Co 出力制御回路
JPH01222583A (ja) * 1988-03-02 1989-09-05 Canon Inc 光電変換装置並びに該装置の蓄積動作を制御する蓄積制御装置
JPH01243720A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 半導体回路とその駆動方法
US5432478A (en) * 1994-01-21 1995-07-11 Analog Devices, Inc. Linear interpolation circuit
JP2000050293A (ja) * 1998-07-30 2000-02-18 Canon Inc 撮像センサ、画像信号処理方法、画像信号処理システム、撮像装置及び記録媒体
JP4323599B2 (ja) * 1998-12-16 2009-09-02 キヤノン株式会社 信号処理装置及び撮像装置
US6496525B1 (en) * 1998-09-21 2002-12-17 Matsushita Electric Industrial Co., Ltd. Laser driver and optical transceiver
US6958644B2 (en) * 2001-01-10 2005-10-25 The Trustees Of Columbia University In The City Of New York Active filter circuit with dynamically modifiable gain
KR100804643B1 (ko) * 2006-11-30 2008-02-20 삼성전자주식회사 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법

Also Published As

Publication number Publication date
CN103997324A (zh) 2014-08-20
DE102014101840A1 (de) 2014-08-21
DE102014101840B4 (de) 2021-03-18
TW201502532A (zh) 2015-01-16
JP2014161011A (ja) 2014-09-04
TWI529398B (zh) 2016-04-11
US8872549B2 (en) 2014-10-28
JP5781175B2 (ja) 2015-09-16
US20140232435A1 (en) 2014-08-21
DE102014101840A8 (de) 2014-10-30

Similar Documents

Publication Publication Date Title
CN103997324B (zh) 模拟最小或最大电压选择器电路
CN102208898B (zh) 差动放大电路
CN102033560B (zh) 电压调节器
CN103091526B (zh) 电压检测电路
WO2014078677A1 (en) Wide common mode range transmission gate
CN103986449A (zh) 体偏置开关装置
CN101963819A (zh) 基准电压电路和电子设备
CN102340243A (zh) 电压钳位电路和并入了电压钳位电路的集成电路
TW201330500A (zh) 射頻切換器、應用於射頻切換器的輔助電壓產生單元和得到射頻切換器的輔助電壓的方法
CN105375985B (zh) 光接收电路和光耦合装置
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN207910737U (zh) 功率放大模块
US8502604B2 (en) Layout method for differential amplifier and layout using the same
CN106020315A (zh) 半导体装置
US8106706B2 (en) DC biasing circuit for a metal oxide semiconductor transistor
CN102271300A (zh) 一种集成的麦克风偏置电压控制方法和偏置电压生成电路
USRE47432E1 (en) Output stage circuit
CN102332908B (zh) 具有可变电阻电路的半导体集成电路
CN104170257A (zh) 基于源极跟随器的电压模式发送器
CN103516340A (zh) 一种最大电压选择电路、方法及子选择电路
CN103066976B (zh) 一种低关断态电流晶体管电路
CN102298408A (zh) 稳压电路
US8193835B1 (en) Circuit and method for switching voltage
US8228115B1 (en) Circuit for biasing a well from three voltages
JPH0452654B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant