CN102340243A - 电压钳位电路和并入了电压钳位电路的集成电路 - Google Patents

电压钳位电路和并入了电压钳位电路的集成电路 Download PDF

Info

Publication number
CN102340243A
CN102340243A CN2011102002008A CN201110200200A CN102340243A CN 102340243 A CN102340243 A CN 102340243A CN 2011102002008 A CN2011102002008 A CN 2011102002008A CN 201110200200 A CN201110200200 A CN 201110200200A CN 102340243 A CN102340243 A CN 102340243A
Authority
CN
China
Prior art keywords
voltage
circuit
clamp circuit
mos transistor
voltage clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102002008A
Other languages
English (en)
Inventor
根来宝昭
窪田进一
森野航一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN102340243A publication Critical patent/CN102340243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Logic Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

在此公开电压钳位电路和并入了电压钳位电路的集成电路。所述电压钳位电路包括：电源；第一元件，其与该电源连接以输出恒定电流；第三元件，其配置为在施加了预定值或更大的电压时允许电流经过；以及第二元件，其配置为根据第一和第三元件生成的电压来输出电压。

Description

电压钳位电路和并入了电压钳位电路的集成电路
技术领域
本发明涉及控制输入电压并箝位输出电压的电压钳位电路以及并入了这种电压钳位电路的集成电路。
背景技术
在现有技术中，已知这样的钳位电路：其包含保护性的二极管和MOS晶体管，用以控制输入电压并且防止在施加某一限定量值以上的大输入电压时的错误工作。
例如，日本专利申请公开No.2001-86641揭示了这样的钳位电路，其包含：输入端子，电压输入到该输入端子；第一保护性二极管，其反向连接在该输入端子和第一电源电压Vdd输入到的第一电源端子之间；第二保护性二极管，其反向连接在该输入端子和接地电位GND输入到的第二电源端子之间；以及MOS晶体管，其连接在第一和第二电源端子之间。
通过导通MOS晶体管以连接输入端子和第二电源端子并且将输入电压钳位至大约第一电源电压Vdd的值，即使施加有比对于输入端子的第一电源电压Vdd更高的电压，这种钳位电路也可以在电压超过穿通(击穿)第一保护性晶体管的值之前防止错误工作。
为了防止在施加过量输入电压时的错误工作，这种钳位电路根据输入电压控制输出电压，并且根据预设值的外加电压从输出端子仅输出预设值的电压。
然而，当与通过作为电源的电路的输出电压进行工作的器件连接时，由于这些器件工作所需的电压电平不同，因此对于这种钳位电路出现问题。可能存在器件通过钳位电路的预设输出电压不能正常工作的情况。
尤其是，当与以非常低的电压工作的电源电压监督器IC连接时，要求钳位电路输出不同于该预设电压的非常低的电压。
同时，输入电压还用作各种器件的电源，但是其并不总是适用于处于连接的设备。在输入电压为预设值或更大的情况下，钳位电压可能输出超过器件容限的值的电压，使得器件无法工作。
发明内容
本发明目标在于提供如下的电压钳位电路，其可以输出操作处于连接的器件所需要的任意值的电压，并且即使在施加了预定值或更大的输入电压的时候也可以输出用以正常操作该器件的电压。目标还在于提供并入了这种电压钳位电路的集成电路。
根据本发明的一个方面，电压钳位电路包括：电源；第一元件，其与该电源连接以输出恒定电流；第三元件，其配置为在施加了预定值或更大的电压时允许电流经过；以及第二元件，其配置为根据第一和第三元件生成的电压来输出电压。
附图说明
本发明的特征、实施方式和优点将根据参考附图的下列详细描述而变得显而易见：
图1示出根据本发明第一实施例的电压钳位电路；
图2示出并入了图1中的电压钳位电路的集成电路；
图3是示出图1中的电压钳位电路的电源电压和输出电压之间的关系的曲线图；
图4示出根据第一实施例的、包含作为第三元件的MOS晶体管的电压钳位电路；
图5示出根据本发明第二实施例的集成电路；以及
图6示出根据本发明第三实施例的集成电路。
具体实施方式
下文参照附图，详细描述根据本发明实施例的电压钳位电路。
第一实施例
图1示出根据本发明第一实施例的电压钳位电路10，图2示出并入了图1中的电压钳位电路的集成电路100。
在图1中，根据第一实施例的电压钳位电路10包含电源端子t1、t2，其施加有电源电压Vdd；作为第一元件的MOS晶体管M1，其与电源端子t1连接；作为第二元件的第二MOS晶体管M2，其与电源端子t2连接；输出端子t3，其与第二MOS晶体管M2连接；以及作为第三元件的第一二极管DI1和第二二极管DI2，其提供在MOS晶体管M1的下游，并且连接至第二MOS晶体管M2的栅极。
第一MOS晶体管M1是n沟道耗尽型的晶体管，其在漏极与电源端子t1连接。其栅极和源极相连接以形成恒流源。
第二MOS晶体管M2也是n沟道耗尽型的晶体管，并且其在漏极与电源端子t2连接。其栅极连接至第一MOS晶体管M1下游的中间节点N，而其源极连接至输出端子t3。第二MOS晶体管M2的栅极的扩散电位(沟道扩散的电压)设为处于GND电平。
第一二极管DI1和第二二极管DI2串联连接，并且其阳极接地，其阴极连接至中间节点N。第一二极管DI1的击穿电压BV1和第二二极管DI2的击穿电压BV2设为相同的值(BV1＝BV2＝10V)。
第一和第二二极管DI1、DI2配置为在等于或大于击穿电压BV1、BV2之和(20V)的电源电压Vdd供给电源端子t1时允许电流穿过接地端子(GND)。
此外，将第一和第二MOS晶体管M1、M2以及第一和第二二极管DI1、DI2安置在SOI衬底上以便通过使用氧化膜(绝缘体)相互完全分离。可以通过沟槽隔离或使用LOCOS氧化膜或其它来使得它们分离。
在图2中，集成电路100包含电压钳位电路10以及与输出端子t3连接的电源电压监督器(器件)IC。
电源电压监督器IC包含MOS晶体管M11～M19以及分压电阻R1、R2，并且通过将电压钳位电路10的输出电压Vout用作电源以进行工作。
接下来描述电压钳位电路10的工作。
图3是示出图1中的电压钳位电路10的电源电压Vdd和输出电压Vout之间的关系的曲线图。
在电源电压Vdd低于预定值(20V)时，没有电流流过第一和第二二极管DI1、DI2，并且电源电压不加以变化地输出至与第一MOS晶体管M1和第一二极管DI1连接的中间节点N。
第二MOS晶体管M2是源极跟随器型，其在尺寸上足以使负载电流流过，以使得过驱动电压值(＝(2×I/β)1/2，其中I是负载电流，β＝W/L×Cox×μ)足够小并且比栅极电位低了一阈值的电压被输出至源极。据此，其输出电压随着电源电压增大而增大。此外，第二MOS晶体管M2是n沟道耗尽型晶体管，因此，即使在栅极电位为0V的情况下也能够使电流流动。
由此，如图3中所示，在电源电压Vdd是预定值(20V)或更低的时候，来自输出端子t2的输出电压Vout随同电源电压Vdd的增大一起线性地增大。据此，电压钳位电路10可以输出用以操作电源电压监督器IC所需要的任意值的电压。
同时，当电源电压Vdd超过预定值(20V)时，第一和第二二极管DI1、DI2穿通(击穿)以允许电流穿过接地端GND。
然后，中间节点N的电压固定，并且第二MOS晶体管M2的栅极电位同样固定。
如图3中所示，一旦电源电压Vdd超过预定值，则第二MOS晶体管M2的输出电压Vout恒定，而与电源电压Vdd的增大无关。
输出电压Vout取得比击穿电压BV1、BV2之和(20V)低了第二MOS晶体管M2的阈值电压Vth(M2)的值(BV1+BV2-Vth(M2))。
然而，由于第二MOS晶体管M2也是耗尽型，因此阈值电压Vth(M2)是负的，其可以输出高了阈值电压Vth(M2)的电压。
如上所述，配置根据第一实施例的电压钳位电路10，使得第一MOS晶体管M1根据电源电压Vdd而输出恒定电流，第二MOS晶体管M2根据第一和第二二极管DI1、DI2生成的电压而输出电压。因此，在电源电压Vdd低于预定值(20V)时，MOS晶体管输出的电压随同电源电压Vdd的增大一起线性地增大。因此，电压钳位电路10可以输出用以操作电源电压监督器IC所需要的任意电压。
此外，在电源电压Vdd等于或大于预定值的时候，第一和第二二极管DI1、DI2穿通而使得输出电压Vout恒定。因此，电压钳位电路10可以施加有高电压。
此外，将第一和第二MOS晶体管M1、M2的工作电压极限(双极工作开始的电压)设为所述预定值使得电压钳位电路可以被施加有大约像电源电压Vdd两倍那么大。
此外，由于第一和第二MOS晶体管M1、M2是n沟道耗尽型晶体管，并且第二MOS晶体管M2在栅极连接至第一MOS晶体管M1，因此在电源电压Vdd低于预定值时，从第一MOS晶体管M1的源极供给第二MOS晶体管M2的栅极的电流仅用于操作第二MOS晶体管M2。因此，电压钳位电路的电流消耗量极其低。
即使在施加有超过预定值的电源电压Vdd的情况下，电压钳位电路10也被配置为使得电源电压监督器IC通过已穿过第二MOS晶体管M2的电流进行工作。据此，其电流消耗量可以非常小。
第一和第二MOS晶体管M1、M2以及第一和第二二极管DI1、DI2安置在SOI衬底上以经由氧化膜彼此完全分离。由此，在这些元件之间不存在PN结，并且不需要阱扩散来分离这些元件。这使得可以在较小的面积上布置多级电路。
进一步，并入了这种电压钳位电路10的集成电路100可以在电源电压Vdd较低时供给任意值的电压以运行电源电压监督器IC，而在电源电压Vdd较高时稳定地供给电压以正常运行电源电压监督器IC。
注意，在第一实施例中，第二MOS晶体管M2的栅极的扩散电位设为GND电平。然而，在衬底的地电位不稳定并且超过目标偏置电压的情况下，第二MOS晶体管M2的栅极和源极可以如同第一MOS晶体管M1中那样相连接以稳定衬底电位。
进一步，在第一实施例中，第一和第二MOS晶体管是n沟道耗尽型晶体管，但是本发明不应当受限于这种示例。它们可以是n沟道增强型晶体管。
在使用n沟道增强型晶体管的情况下，电压钳位电路10可以实现如下相同的效果：在电源电压Vdd是预定值或更低时，来自输出端子t2的输出电压Vout随同电源电压Vdd的增大一起线性地增大，当电源电压Vdd超过预定时，第二MOS晶体管M2的输出电压Vout变得恒定，而与电源电压Vdd的增大无关。
图4是根据第一实施例的、包含作为第三元件的MOS晶体管(取代第一和第二二极管DI1、DI2)的电压钳位电路10的另一示例。
在图4中，其包含第三和第四MOS晶体管M3、M4。
该电压钳位电路10被配置为使得第三和第四MOS晶体管在电源电压Vdd为预定值(第三和第四晶体管M3、M4的阈值电压Vth(M3)、Vth(M4)之和)或更大时允许电流从其经过。
因此，从第一MOS晶体管M1供给第二MOS晶体管M2的电流变得恒定，而使得第二MOS晶体管M2的输出电压Vout也变得恒定(Vth(M3)+Vth(M4)-Vth(M2))。
第二实施例
接下来参照图5描述根据本发明第二实施例的集成电路200。根据第二实施例的集成电路200包含两级的电压钳位电路。
图5示出集成电路200，其包含电压钳位电路20和连接至电压钳位电路20的电源电压监督器IC。
电压钳位电路20包含第一电路20A(前级)和第二电路20B(后级)。
在图5中，第一电路20A包含电源端子t21、t22，其施加有电源电压Vdd；作为第一元件的第一MOS晶体管M21A，其与电源端子t21连接；作为第二元件的第二MOS晶体管M22A，其与电源端子t22连接。
第一电路20A进一步包含处于第一MOS晶体管M21A下游的、作为第三元件的第一～第四二极管DI21A～DI24A。
四个二极管DI21A～DI24A的击穿电压BV21A～BV24A设为相同的值(10V)。
第二电路20B包含作为第一元件的第一MOS晶体管M21B；作为第二元件的第二MOS晶体管M22B；作为第三元件的第一和第二二极管DI21B、DI22B，其连接至第一MOS晶体管21B的下游。
第二电路20B的第一和第二MOS晶体管M21B、M22B连接至第一电路20A的第二MOS晶体管M22A的下游，以使得来自第一电路20A的输出电压要成为第二电路20B的输入电压。
电源电压监督器IC与图2所示第一实施例中的相同。
接下来描述根据第二实施例的电压钳位电路20的工作。
在电源电压Vdd为预定值(击穿电压BV21A～BV24A之和(40V))或更低时，第一电路20A向第二电路20B供给的电压随同电源电压Vdd的增大一起线性地增大。
来自第二电路20B的输出电压Vout也随同所供给的电压的增大一起线性地增大，直到所供给的电压超过第二二极管DI21B、DI22B的击穿电压BV21B、BV22B之和为止。
第一和第二二极管DI21B、DI22B在当供给第二电路20B的电压超过第二二极管DI21B、DI22B的击穿电压BV21B、BV22B之和(40V)时穿通，使得来自第二电路20B的输出电压Vout变得恒定。
当电源电压Vdd超过该预定值(40v)时，第一电路20A的第二MOS晶体管M22A的输出电压变得恒定，而与电源电压Vdd的增大无关。
该恒定值是比第一～第四二极管DI21A～DI24A的击穿电压BV21A～BV24A之和低了第二MOS晶体管M22A的阈值电压Vth(M22)的值。
与上面类似地，直到供给第二电路20B的电压超过击穿电压BV21B、BV22B之和为止，来自第二电路20B的输出电压Vout也随同所供给的电压的增大一起线性地增大。然而，即使在所供给的电压超过击穿电压BV21B、BV22B之和的时候，来自第二电路20B的输出电压Vout也变得恒定。
根据第二实施例的电压钳位电路20可以实现与第一实施例中的电压钳位电路10的效果相同的效果。另外，通过将第一电路20A的第一和第二MOS晶体管M21A、22A与第二电路20B的第一和第二MOS晶体管M21B、M22B的工作电压极限设为预定值，可以施加有大约像电源电压Vdd四倍那么大的电压。
第三实施例
接下来参照图6描述根据第三实施例的集成电路300。集成电路300包含三级的电压钳位电路。
在图6中，集成电路300包含电压钳位电路30和连接至电压钳位电路30的电源电压监督器IC。
电压钳位电路30包含第一电路30A、第二电路30B和第三电路30C。
如图6中所示，第一电路30A包含电源端子t31、t32，其施加有电源电压Vdd；作为第一元件的第一MOS晶体管M31A，其与电源端子t31连接；作为第二元件的第二MOS晶体管M32A，其与电源端子t32连接；作为第三元件的第一和第二二极管DI31A、DI32A，其连接至第一MOS晶体管M31A的下游。
第二电路30B包含作为第一元件的第一MOS晶体管M31B；作为第二元件的第二MOS晶体管M32B；以及作为第三元件的第一和第二二极管DI31B、DI32B，其连接至第一MOS晶体管31B的下游。
第三电路30C包含作为第一元件的第一MOS晶体管M31C；作为第二元件的第二MOS晶体管M32C；以及作为第三元件的第一和第二二极管DI31C、DI32C，其连接至第一MOS晶体管31C的下游。
第二电路30B的第一和第二MOS晶体管M31B、M32B连接至第一电路30A的第二MOS晶体管M32A的下游，以使得第一电路30A的输出电压要成为第二电路30B的输入电压。
类似地，第三电路30C的第一和第二MOS晶体管M31C、M32C连接至第二电路30B的第二MOS晶体管M32B的下游，以使得第二电路30B的输出电压要成为第三电路30C的输入电压。
第二电路30B的第二MOS晶体管M32B的下游侧连接至第一电路30A的第二二极管DI32A的下游侧，而第三电路30C的第二MOS晶体管M32C的下游侧连接至第二电路30B的第二二极管DI32B的下游侧。
现在描述电压钳位电路30的工作。
在电源电压Vdd为预定值(第一电路30A的第一和第二二极管DI31A、DI32A的击穿电压BV31A、BV32A之和)或更低时，从第一电路30A向第二电路30B供给的电压随同电源电压Vdd的增大一起线性地增大。
此外，在输入至第二电路30B的电压为预定值(第二电路30B的第一和第二二极管DI31B、DI32B的击穿电压BV31B、BV32B之和)或更低时，从第二电路30B向第三电路30C供给的电压随同输入电压的增大一起线性地增大。
同样地，在第三电路30C的输入电压为预定值(第三电路30C的第一和第二二极管DI31C、DI32C的击穿电压BV31C、BV32C之和)或更低时，来自第三电路30C的输出电压Vout随同输入电压的增大一起线性地增大。
同时，当电源电压Vdd超过预定值时，第一和第二二极管DI31A、DI32A穿通，使得从第一电路30A至第二电路30B的电压变得恒定。
当供给第二电路30B的电压超过预定值(击穿电压BV31B、BV32B之和)时，第一和第二二极管DI31B、DI32B穿通，使得第二电路30B的第二MOS晶体管M32B的下游的电压变得恒定。
然后，已经过第一和第二二极管DI31B、DI32B的电流流入第三电路30C。第二电路30B的第二MOS晶体管M32B的下游与第一电路30A的第二二极管DI32A的下游的电压总和被输入至第三电路30C。
当第三电路30C的输入电压超过预定值(击穿电压BV31C、BV32C之和)时，第一和第二二极管DI31C、DI32C穿通，使得第三电路30C的输出电压Vout变得恒定。
由此，根据第三实施例的电压钳位电路30可以实现与第一实施例中的电压钳位电路10的效果相同的效果。另外，通过将第一～第三电路30A～30C的所有的第一和第二MOS晶体管M31A、M32A、M31B、M32B、M31C和M32C的工作电压极限设为预定值，可以施加有大约像电源电压Vdd六倍那么大的电压。
此外，配置电压钳位电路30以使得第二电路30B的第二MOS晶体管M32B的下游侧连接至第一电路30A的第二二极管DI32A的下游侧以及第三电路30C的第二二极管DI32C的下游侧连接至第二电路30B的第二MOS晶体管M32B的下游侧。据此，已经经过前级电路的二极管的电流可用于操作后级电路，使得能够减小电流消耗。
第三实施例已经描述了将电压钳位电路配置成三级的示例。然而，根据本发明的电压钳位电路应当不限于这种示例。可以将其配置成两级或更多级。
由于来自第二元件的输出电压随同电源电压的增大一起线性地增大(只要电源电压低于预定值)，因此根据任一上述实施例的电压钳位电路可以输出操作处于连接的器件所需要的任意电压。
此外，当电源电压等于或超过预定值时，配置电压钳位电路使得第一和第三元件生成的电压经过第三元件、变得恒定并且输出至第二元件。据此，第二元件可以输出恒定电压。由此，即使在施加有等于或大于预定值的输入电压的情况下，电压钳位电路也可以输出适合于正常运行处于连接的器件的电压。
尽管已经就示例性实施例描述了本发明，但不限于此。应当理解，在不脱离所附权利要求书限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行变型或修改。

Claims (7)

1.一种电压钳位电路，包括：
电源；
第一元件，其与该电源连接以输出恒定电流；
第三元件，其配置为在施加了预定值或更大的电压时允许电流经过；以及
第二元件，其配置为根据第一和第三元件生成的电压来输出电压。
2.如权利要求1所述的电压钳位电路，其中
所述第一和第二元件是n沟道耗尽型晶体管。
3.如权利要求2所述的电压钳位电路，其中
所述第一元件的栅极和源极彼此连接；以及
所述第二元件的栅极连接至第一元件的源极，所述第二元件的漏极连接至所述电源。
4.如权利要求1所述的电压钳位电路，其中
将所述电压钳位电路配置成多级，以使得来自前级的输出电压要成为后级的输入电压。
5.如权利要求4所述的电压钳位电路，其中
后级的第二元件的下游侧连接至前级的第三元件的上游侧。
6.如权利要求1所述的电压钳位电路，其中
所述第一、第二和第三元件布置在SOI衬底上以经由氧化膜彼此完全分离。
7.一种集成电路，其包含如权利要求1所述的电压钳位电路，以便通过使用所述电压钳位电路的输出电压作为电源来进行工作。
CN2011102002008A 2010-07-16 2011-07-18 电压钳位电路和并入了电压钳位电路的集成电路 Pending CN102340243A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010161483A JP5593904B2 (ja) 2010-07-16 2010-07-16 電圧クランプ回路およびこれを用いた集積回路
JP2010-161483 2010-07-16

Publications (1)

Publication Number Publication Date
CN102340243A true CN102340243A (zh) 2012-02-01

Family

ID=45466476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102002008A Pending CN102340243A (zh) 2010-07-16 2011-07-18 电压钳位电路和并入了电压钳位电路的集成电路

Country Status (3)

Country Link
US (1) US8975939B2 (zh)
JP (1) JP5593904B2 (zh)
CN (1) CN102340243A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108304021A (zh) * 2018-01-30 2018-07-20 上海华虹宏力半导体制造有限公司 箝位电路
CN110661417A (zh) * 2018-06-29 2020-01-07 中国科学院微电子研究所 一种电压传输电路及相关电路结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263914B2 (ja) 2013-09-10 2018-01-24 株式会社リコー 撮像装置、撮像装置の駆動方法、および、カメラ
JP6387743B2 (ja) 2013-12-16 2018-09-12 株式会社リコー 半導体装置および半導体装置の製造方法
JP6281297B2 (ja) 2014-01-27 2018-02-21 株式会社リコー フォトトランジスタ、及び半導体装置
JP6372097B2 (ja) 2014-03-07 2018-08-15 株式会社リコー 検出装置、検出回路、センサモジュール及び画像形成装置
JP6354221B2 (ja) 2014-03-12 2018-07-11 株式会社リコー 撮像装置及び電子機器
JP2016025261A (ja) 2014-07-23 2016-02-08 株式会社リコー 撮像装置、撮像装置の制御方法、画素構造
JP2016092178A (ja) 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
CN105892540B (zh) 2014-11-04 2018-11-13 恩智浦美国有限公司 电压钳位电路
JP2016092348A (ja) 2014-11-11 2016-05-23 株式会社リコー 半導体デバイス及びその製造方法、撮像装置
US20230140757A1 (en) * 2020-02-19 2023-05-04 Rohm Co., Ltd. Clamp circuit
CN114578887B (zh) * 2020-12-02 2024-05-10 圣邦微电子（北京）股份有限公司 自适应电源电压钳位电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097303A (en) * 1990-03-30 1992-03-17 Fujitsu Limited On-chip voltage regulator and semiconductor memory device using the same
US6933764B2 (en) * 2002-11-26 2005-08-23 Stmicroelectronics S.A. Integrated circuit comprising a voltage generator and a circuit limiting the voltage supplied by the voltage generator

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853561A (en) * 1987-06-10 1989-08-01 Regents Of The University Of Minnesota Family of noise-immune logic gates and memory cells
US4874967A (en) * 1987-12-15 1989-10-17 Xicor, Inc. Low power voltage clamp circuit
JPH01202023A (ja) * 1988-02-08 1989-08-15 Fujitsu Ltd 論理レベル制御回路
US5585991A (en) * 1994-10-19 1996-12-17 Siliconix Incorporated Protective circuit for protecting load against excessive input voltage
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
JP2000050486A (ja) * 1998-07-27 2000-02-18 Denso Corp 集積回路用保護装置
JP2001086641A (ja) 1999-09-14 2001-03-30 Hitachi Ltd 入力保護回路および半導体集積回路
KR100362700B1 (ko) * 2000-02-03 2002-11-27 삼성전자 주식회사 반도체 메모리 장치의 전압 레귤레이터 회로
JP2002074967A (ja) * 2000-08-29 2002-03-15 Mitsubishi Electric Corp 降圧電源回路
JP3683185B2 (ja) 2001-03-12 2005-08-17 株式会社リコー 定電圧回路
US6433609B1 (en) * 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
JP2004139450A (ja) * 2002-10-18 2004-05-13 Koito Mfg Co Ltd 電圧クランプ回路
JP4458457B2 (ja) 2003-07-04 2010-04-28 株式会社リコー 半導体装置
JP4393152B2 (ja) 2003-10-02 2010-01-06 株式会社リコー 半導体装置
US7071514B1 (en) * 2004-12-02 2006-07-04 Anadigics, Inc. Electrostatic discharge protection device
JP4587804B2 (ja) 2004-12-22 2010-11-24 株式会社リコー ボルテージレギュレータ回路
JP4716887B2 (ja) 2006-02-09 2011-07-06 株式会社リコー 定電流回路
JP4795815B2 (ja) 2006-02-27 2011-10-19 株式会社リコー 定電流回路および定電圧回路
JP2007288882A (ja) * 2006-04-14 2007-11-01 Mitsubishi Electric Corp 自動車用電子機器の電源保護回路
JP4890126B2 (ja) 2006-07-13 2012-03-07 株式会社リコー ボルテージレギュレータ
JP4865504B2 (ja) 2006-10-30 2012-02-01 株式会社リコー 電流検出回路及び電流検出回路を備えたボルテージレギュレータ
JP4965375B2 (ja) 2007-07-31 2012-07-04 株式会社リコー 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097303A (en) * 1990-03-30 1992-03-17 Fujitsu Limited On-chip voltage regulator and semiconductor memory device using the same
US6933764B2 (en) * 2002-11-26 2005-08-23 Stmicroelectronics S.A. Integrated circuit comprising a voltage generator and a circuit limiting the voltage supplied by the voltage generator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108304021A (zh) * 2018-01-30 2018-07-20 上海华虹宏力半导体制造有限公司 箝位电路
CN110661417A (zh) * 2018-06-29 2020-01-07 中国科学院微电子研究所 一种电压传输电路及相关电路结构
CN110661417B (zh) * 2018-06-29 2021-07-27 中国科学院微电子研究所 一种电压传输电路及相关电路结构

Also Published As

Publication number Publication date
US8975939B2 (en) 2015-03-10
US20120013383A1 (en) 2012-01-19
JP2012023912A (ja) 2012-02-02
JP5593904B2 (ja) 2014-09-24

Similar Documents

Publication Publication Date Title
CN102340243A (zh) 电压钳位电路和并入了电压钳位电路的集成电路
CN1992523B (zh) 开关电路
CN102577062B (zh) 驱动电路、具有驱动电路的半导体器件以及采用驱动电路和半导体器件的开关调节器和电子设备
JP2018504818A (ja) 高電圧スイッチ
US9007101B2 (en) Driver circuit for driving power transistors
JP5330560B2 (ja) 制御信号から補助電圧を取得する装置及び方法
CN101826794A (zh) 逆流防止电路以及电源切换装置
CN103529886B (zh) 调压电路
US10128834B2 (en) Bidirectional integrated CMOS switch
CN103038876A (zh) 高压集成电路设备
CN105871049B (zh) 电源切换电路及半导体装置
CN110855130B (zh) 一种供电输入箝位电路及芯片
CN113885644B (zh) 用于ldo防倒灌的衬底切换电路
DE102012207068B4 (de) Übertragungsgatter
CN107453599B (zh) 多电压输出的正压电荷泵
CN101795514A (zh) 温度补偿电流源及其方法
CN103997324B (zh) 模拟最小或最大电压选择器电路
US8836027B2 (en) Switch circuit using LDMOS element
US4503339A (en) Semiconductor integrated circuit device having a substrate voltage generating circuit
DE102018113145B4 (de) Gleichrichtereinrichtung
CN109217242B (zh) 一种具有防反接功能的电源转换电路、集成电路
US10574052B2 (en) High voltage clamp with positive and negative protection
WO2000001070A1 (en) An 'on-chip' higher-to-lower voltage input stage
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RICOH MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RICOH CO. LTD.

Effective date: 20150310

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150310

Address after: Osaka Japan

Applicant after: Ricoh Microelectronics Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Ricoh Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120201