CN107453599B - 多电压输出的正压电荷泵 - Google Patents

多电压输出的正压电荷泵 Download PDF

Info

Publication number
CN107453599B
CN107453599B CN201710579057.5A CN201710579057A CN107453599B CN 107453599 B CN107453599 B CN 107453599B CN 201710579057 A CN201710579057 A CN 201710579057A CN 107453599 B CN107453599 B CN 107453599B
Authority
CN
China
Prior art keywords
voltage
output
positive voltage
charge pump
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710579057.5A
Other languages
English (en)
Other versions
CN107453599A (zh
Inventor
李祖渠
刘芳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710579057.5A priority Critical patent/CN107453599B/zh
Publication of CN107453599A publication Critical patent/CN107453599A/zh
Application granted granted Critical
Publication of CN107453599B publication Critical patent/CN107453599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种多电压输出的正压电荷泵，包括：分压电路、比较器、时钟控制电路、电荷泵和输出电压控制电路；电荷泵的输出端输出第一正电压；第一正电压连接到输出电压控制电路并从输出电压控制电路的输出端输出第二正电压；分压电路连接在第二正电压和地之间并输出第二正电压和地形成的分压；输出电压控制电路包括两种以上的输出模式：第一种输出模式下第一和二正电压大小相等；其它各种输出模式下第一和二正电压之间连接有降压电路。本发明通过降压电路来避免较小的第二正电压从电荷泵的中间抽头输出，从而能提高第二正电压驱动能力；且直接通过较小的第二正电压来提供分压能使得的第二正电压反馈可控从而能减少第二正电压的波纹。

Description

多电压输出的正压电荷泵
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种多电压输出的正压电荷泵。
背景技术
在SONOS非挥发性存储器(NVM)应用中需要采用多个正电压，SONOS表示具有硅，氧化层，氮化层，氧化层和硅的叠层结构，如：SONOS NVM电路中在编程和擦除的高压过程中需要采用7.2V(典型值)的电压；在读时，选择管的栅极连接的字线需要采用2.1V(典型值)左右的电压；同时在测试单元结构(Cell)的工艺余量(Margin)的测试模式下，还需要至少3.4V(典型值)左右的电压。通常，SONOS NVM的多个正电压采用多电压正压电荷泵(Positive Charge Pump)来提供。
现有多电压正压电荷泵通常在电荷泵的中间抽头输出中间的正电压，如图1所示，是现有多电压输出的正压电荷泵的电路图，现有多电压输出的正压电荷泵包括：分压电路1、比较器(COMP)2、时钟控制电路(PCLK BLOCK)3、电荷泵即升压模块(Boost Stage)4。
所述电荷泵4的输出端输出第一正电压VPOS。第二正电压VPOSW从所述电荷泵4的中间抽头输出。
所述分压电路1连接在所述第一正电压VPOS和地vgnd之间并输出所述第一正电压VPOS和地vgnd形成的分压DIV。图1所示结构中，所述分压电路1由第一电阻串组成，图1中所述第一电阻串由多个电阻串联而成。
所述比较器2比较所述分压DIV和参考电压VREF并输出时钟控制信号ENABLE，图1中，所述比较器2的正相输入端连接所述分压DIV、反相输入端连接参考电压VREF。
时钟信号PCLK通过所述时钟控制电路3输入到所述电荷泵4的输入端，所述时钟控制信号ENABLE输入到所述时钟控制电路3的控制端。所述时钟控制信号ENABLE调节所述时钟信号PCLK输入到所述电荷泵4的幅度，通过对所述时钟信号PCLK的幅度的调节来调节所述第一正电压VPOS和所述第二正电压VPOSW的大小；图1中所述时钟信号PCLK经过所述时钟控制电路3转换为幅度调节过的互为反相的时钟信号CLK和CLKB，其中，时钟信号CLK和时钟信号PCLK同相。
图1中，滤波电容5a连接在所述第一正电压VPOS的输出端和地vgnd之间，滤波电容5b连接在所述第二正电压VPOSW的输出端和地vgnd之间。
图1所示的结构在应用时具有如下缺点：
VPOSW的负载会比VPOS的负载大，引起boost stage即电荷泵4内电压不正常；
VPOSW的纹波很大，无法灵敏得控制。
需要较大的滤波电容
发明内容
本发明所要解决的技术问题是提供一种多电压输出的正压电荷泵，能提高低正电压的驱动能力，同时减少波纹。
为解决上述技术问题，本发明提供的多电压输出的正压电荷泵包括：分压电路、比较器、时钟控制电路、电荷泵和输出电压控制电路。
所述电荷泵的输出端输出第一正电压。
所述第一正电压连接到所述输出电压控制电路的输入端；所述输出电压控制电路的输出端输出第二正电压。
所述分压电路连接在所述第二正电压和地之间并输出所述第二正电压和地形成的分压。
所述比较器比较所述分压和参考电压并输出时钟控制信号。
时钟信号通过所述时钟控制电路输入到所述电荷泵的输入端，所述时钟控制信号输入到所述时钟控制电路的控制端，所述时钟控制信号调节所述时钟信号输入到所述电荷泵的幅度，通过对所述时钟信号的幅度的调节来调节所述第一正电压和所述第二正电压的大小。
所述输出电压控制电路包括两种以上的输出模式：
第一种输出模式下所述输出电压控制电路的输入端和输出端短接，所述第一正电压和所述第二正电压大小相等。
其它各种输出模式下所述第一正电压和所述第二正电压之间连接有降压电路，所述降压电路设定所述第一正电压大于所述第二正电压的值，通过所述降压电路来避免较小的所述第二正电压从所述电荷泵的中间抽头输出，从而能提高所述第二正电压驱动能力；且直接通过较小的所述第二正电压来提供分压能使得的所述第二正电压反馈可控从而能减少所述第二正电压的波纹。
进一步的改进是，所述输出电压控制电路包括两条以上的连接路径，每一种输出模式对应于一条连接路径的导通、其它连接路径的断开。
第一条连接路径中仅设置有一个MOS开关；其它各条连接路径中设置有一个MOS开关和一个对应的降压电路。
进一步的改进是，所述正压电荷泵应用于SONOS NVM中，所述输出电压控制电路包括两种输出模式；所述SONOS NVM包括高压模式(HV MODE)和读模式(Read MODE)，所述高压模式包括编程模式和擦除模式。
在所述高压模式下，所述输出电压控制电路工作于第一种输出模式下，所述第一正电压和所述第二正电压都等于第一值。
在所述读模式下，所述输出电压控制电路工作于第二种输出模式下，所述第一正电压为第二值，所述第二正电压为第三值，第二值大于第三值。
进一步的改进是，所述SONOS NVM还包括睡眠模式(SLEEP MODE)，在所述睡眠模式下，所述输出电压控制电路工作于第一种输出模式下，所述第一正电压和所述第二正电压都等于第四值。
进一步的改进是，所述降压电路一个采用二极管连接的NMOS管和一个采用二极管连接的PMOS管串联而成。
进一步的改进是，所述第一值为7.2V，所述第二值为3.4V，所述第三值为2.1V。
进一步的改进是，所述输出电压控制电路的两种输出模式的切换是通过两个模式控制信号的控制进行。
进一步的改进是，两个所述模式控制信号为SONOS NVM模块内部信号。
进一步的改进是，各所述MOS开关为由NMOS管组成，在各所述MOS开关的栅极连接有模式控制信号，在对应的所述模式控制信号为高电平时对应的连接路径导通，在对应的所述模式控制信号为低电平时对应的连接路径断开。
进一步的改进是，各所述MOS开关为由PMOS管组成，在各所述MOS开关的栅极连接有模式控制信号，在对应的所述模式控制信号为低电平时对应的连接路径导通，在对应的所述模式控制信号为高电平时对应的连接路径断开。
进一步的改进是，滤波电容连接在所述第二正电压的输出端和地之间。
进一步的改进是，所述降压电路由一个以上的PN结、一个以上的采用二极管连接的NMOS管或一个以上采用二极管连接的PMOS管串联而成。
进一步的改进是，所述分压电路由第一电阻串组成。
进一步的改进是，所述分压电路由多个MOS晶体管串联形成，各所述MOS晶体管的漏极和栅极连接在一起。
进一步的改进是，所述比较器的正相输入端连接所述分压、反相输入端连接参考电压。
本发明多电压输出的正压电荷泵的低正电压即第二正电压不是从而电荷泵的中间抽头输出，从而通过电荷泵输出的最大正电压即第一正电压在输出电压控制电路的控制下变换后得到，故能提高所述第二正电压驱动能力。
由于分压电路直接连接在第二正电压和地之间且分压由第二正电压和地的分压，所以本发明是直接通过较小的第二正电压来提供分压能使得的第二正电压反馈可控从而能减少第二正电压的波纹。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有多电压输出的正压电荷泵的电路图；
图2是本发明实施例多电压输出的正压电荷泵的电路图；
图3是图2中的输出电压控制电路的电路图。
具体实施方式
如图2所示，是本发明实施例多电压输出的正压电荷泵的电路图，图3是图2中的输出电压控制电路的电路图，本发明实施例多电压输出的正压电荷泵包括：分压电路1、比较器2、时钟控制电路3、电荷泵即升压模块(Boost Stage)4和输出电压控制电路6。
所述电荷泵4的输出端输出第一正电压VPOS。
所述第一正电压VPOS连接到所述输出电压控制电路6的输入端；所述输出电压控制电路6的输出端输出第二正电压VPOSW。
所述分压电路1连接在所述第二正电压VPOSW和地vgnd之间并输出所述第二正电压VPOSW和地vgnd形成的分压DIV。图2所示结构中，所述分压电路1由第一电阻串组成，图2中所述第一电阻串由多个电阻串联而成。在其它实施例中也能为：所述分压电路1由多个MOS晶体管串联形成，各所述MOS晶体管的漏极和栅极连接在一起，
所述比较器2比较所述分压DIV和参考电压VREF并输出时钟控制信号ENABLE，即本发明实施例中，时钟控制信号ENABLE为一使能信号。所述比较器2的正相输入端连接所述分压DIV、反相输入端连接参考电压VREF。
时钟信号PCLK通过所述时钟控制电路3输入到所述电荷泵4的输入端，所述时钟控制信号ENABLE输入到所述时钟控制电路3的控制端。所述时钟控制信号ENABLE调节所述时钟信号PCLK输入到所述电荷泵4的幅度，通过对所述时钟信号PCLK的幅度的调节来调节所述第一正电压VPOS和所述第二正电压VPOSW的大小；图2中所述时钟信号PCLK经过所述时钟控制电路3转换为幅度调节过的互为反相的时钟信号CLK和CLKB，其中，时钟信号CLK和时钟信号PCLK同相。
所述输出电压控制电路6包括两种以上的输出模式：
第一种输出模式下所述输出电压控制电路6的输入端和输出端短接，所述第一正电压VPOS和所述第二正电压VPOSW大小相等。
其它各种输出模式下所述第一正电压VPOS和所述第二正电压VPOSW之间连接有降压电路7，所述降压电路7设定所述第一正电压VPOS大于所述第二正电压VPOSW的值即所述第一正电压VPOS和所述第二正电压VPOSW之间的差值且所述第一正电压VPOS会更大。通过所述降压电路7来避免较小的所述第二正电压VPOSW从所述电荷泵4的中间抽头输出，从而能提高所述第二正电压VPOSW驱动能力；且直接通过较小的所述第二正电压VPOSW来提供分压DIV能使得的所述第二正电压VPOSW反馈可控从而能减少所述第二正电压VPOSW的波纹。
所述输出电压控制电路6包括两条以上的连接路径，每一种输出模式对应于一条连接路径的导通、其它连接路径的断开。第一条连接路径中仅设置有一个MOS开关；其它各条连接路径中设置有一个MOS开关和一个对应的降压电路7。所述降压电路7由一个以上的PN结、一个以上的采用二极管连接的NMOS管或一个以上采用二极管连接的PMOS管串联而成。各所述MOS开关为由PMOS管组成，在各所述MOS开关的栅极连接有模式控制信号，在对应的所述模式控制信号为低电平时对应的连接路径导通，在对应的所述模式控制信号为高电平时对应的连接路径断开。在其它实施例中，也能为：各所述MOS开关为由NMOS管组成，在各所述MOS开关的栅极连接有模式控制信号，在对应的所述模式控制信号为高电平时对应的连接路径导通，在对应的所述模式控制信号为低电平时对应的连接路径断开。
以应用于SONOV NVM中为例：所述输出电压控制电路6包括两种输出模式；所述SONOS NVM包括高压模式和读模式，所述高压模式包括编程模式和擦除模式。
在所述高压模式下，所述输出电压控制电路6工作于第一种输出模式下，所述第一正电压VPOS和所述第二正电压VPOSW都等于第一值。
在所述读模式下，所述输出电压控制电路6工作于第二种输出模式下，所述第一正电压VPOS为第二值，所述第二正电压VPOSW为第三值，第二值大于第三值。
所述SONOS NVM还包括睡眠模式，在所述睡眠模式下，所述输出电压控制电路6工作于第一种输出模式下，所述第一正电压VPOS和所述第二正电压VPOSW都等于第四值。
由上可知，由于SONOV NVM应用中所述输出电压控制电路6仅需采用两种输出模式，故仅需设置两条连接路径。可以参考图3所示，第一条连接路径中仅设置有一个MOS开关8a，第二条连接路径中设置有一个MOS开关8b和一个对应的降压电路7，图3中所述降压电路7一个采用二极管连接的NMOS管9b和一个采用二极管连接的PMOS管9a串联而成。图3中，所述MOS开关8a和8b都由PMOS管组成，图3中的所述MOS开关8a和8b、和PMOS管9a都为高压PMOS管，在图3中还特别用phv标出；NMOS管9b为高压NMOS管，在图3中还特别用nhv标出。
在所述MOS开关8a的栅极连接有模式控制信号CTR_LG_DR，在所述MOS开关8b的栅极连接有模式控制信号CTRB_LG_DR，所述输出电压控制电路6的两种输出模式的切换是通过两个模式控制信号CTR_LG_DR和CTRB_LG_DR的控制进行。在对应的所述模式控制信号为低电平时对应的连接路径导通，在对应的所述模式控制信号为高电平时对应的连接路径断开。
两个所述模式控制信号为SONOS NVM模块内部信号。图3中还显示了模式控制信号CTR_LG_DR和CTRB_LG_DR的产生电路8，该产生电路8为电平转换电路(Level Shift),输入端的包括的第一正电压VPOS，信号PE和TM_EN都为SONOS NVM内部控制电荷泵4的信号。
表一
NVM操作模式 PE TM_EN CTL_LG_DR CTLB_LG_DR VPOSW
高压模式 1 0 GNDA15 VPOS VPOS
读模式 0 1 VPOS GNDA15 VPOS-2VTH
睡眠模式 0 0 GNDA15 VPOS VPOS
表一详细显示了在NVM的各种操作模式下，信号PE和TM_EN的控制下得到的模式控制信号CTR_LG_DR和CTRB_LG_DR的值，并进而得到VPOSW的值，GNDA15表示地，可以看出，在高压模式和睡眠模式下VPOSW都等于VPOS，在读模式下VPOSW为VPOS-2VTH，VTH为MOS晶体管的阈值电压，2VTH即图3中PMOS管9a和NMOS管9b的阈值电压的和。
表二
VPOS VPOSW
高压模式 7.2V 7.2V
读模式 3.4v 2.1V
最后在高压模式和读模式下正压电荷泵输出的两个电压的值如表二所示，可知：
高压模式下，VPOS与VPOSW同等，都为7.2V，也即所述第一值为7.2V。
读模式下，VPOSW电压控制在2.1V，通过所述输出电压控制电路6，来间接控制VPOS电压在3.4V附近。即，本发明实施例中应用于SONOS NVM中的读模式时，有：所述第二值为3.4V，所述第三值为2.1V。所以，本发明实施例电路完全能够应用于SONOS NVM中。
如图2所示，滤波电容5连接在所述第二正电压VPOSW的输出端和地vgnd之间。由于在高压模式下，VPOS与VPOSW同等，故直接在所述第二正电压VPOSW的输出端设置滤波电容5即可，在第一正电压VPOS的输出端不再设置滤波电容，所以本发明实施例不需要新加滤波电容，能减少版图面积；另外，本发明实施例中比较器2的环路控制VPOSW，由于高压时VPOS与VPOSW同等，故能同样控制VPOS。而在读模式下，比较器2的环路控制VPOSW，然后通过所述输出电压控制电路6来间接控制VPOS电压在3.4V附近。另外，由于本发明实施例中，VPOSW不再是从电荷泵4的中间抽头输出，故VPOSW具有大驱动能力，同时由于比较器2的环路直接控制VPOSW，故VPOSW具有反馈可控的特点而具有小波纹。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (14)

1.一种多电压输出的正压电荷泵，其特征在于，包括：分压电路、比较器、时钟控制电路、电荷泵和输出电压控制电路；
所述电荷泵的输出端输出第一正电压；
所述第一正电压连接到所述输出电压控制电路的输入端；所述输出电压控制电路的输出端输出第二正电压；
所述分压电路连接在所述第二正电压和地之间并输出所述第二正电压和地形成的分压；
所述比较器比较所述分压和参考电压并输出时钟控制信号；
时钟信号通过所述时钟控制电路输入到所述电荷泵的输入端，所述时钟控制信号输入到所述时钟控制电路的控制端，所述时钟控制信号调节所述时钟信号输入到所述电荷泵的幅度，通过对所述时钟信号的幅度的调节来调节所述第一正电压和所述第二正电压的大小；
所述输出电压控制电路包括两种以上的输出模式：
第一种输出模式下所述输出电压控制电路的输入端和输出端短接，所述第一正电压和所述第二正电压大小相等；
其它各种输出模式下所述第一正电压和所述第二正电压之间连接有降压电路，所述降压电路由一个以上的PN结、一个以上的采用二极管连接的NMOS管或一个以上采用二极管连接的PMOS管串联而成；所述降压电路设定所述第一正电压大于所述第二正电压的值，通过所述降压电路来避免较小的所述第二正电压从所述电荷泵的中间抽头输出，从而能提高所述第二正电压驱动能力；且直接通过较小的所述第二正电压来提供分压能使得的所述第二正电压反馈可控从而能减少所述第二正电压的波纹。
2.如权利要求1所述的多电压输出的正压电荷泵，其特征在于：所述输出电压控制电路包括两条以上的连接路径，每一种输出模式对应于一条连接路径的导通、其它连接路径的断开；
第一条连接路径中仅设置有一个MOS开关；其它各条连接路径中设置有一个MOS开关和一个对应的降压电路。
3.如权利要求1或2所述的多电压输出的正压电荷泵，其特征在于：所述正压电荷泵应用于SONOS NVM中，所述SONOS NVM为SONOS非挥发性存储器，SONOS表示具有硅，氧化层，氮化层，氧化层和硅的叠层结构；所述输出电压控制电路包括两种输出模式；所述SONOS NVM包括高压模式和读模式，所述高压模式包括编程模式和擦除模式；
在所述高压模式下，所述输出电压控制电路工作于第一种输出模式下，所述第一正电压和所述第二正电压都等于第一值；
在所述读模式下，所述输出电压控制电路工作于第二种输出模式下，所述第一正电压为第二值，所述第二正电压为第三值，第二值大于第三值。
4.如权利要求3所述的多电压输出的正压电荷泵，其特征在于：所述SONOS NVM还包括睡眠模式，在所述睡眠模式下，所述输出电压控制电路工作于第一种输出模式下，所述第一正电压和所述第二正电压都等于第四值。
5.如权利要求4所述的多电压输出的正压电荷泵，其特征在于：所述降压电路由一个采用二极管连接的NMOS管和一个采用二极管连接的PMOS管串联而成。
6.如权利要求5所述的多电压输出的正压电荷泵，其特征在于：所述第一值为7.2V，所述第二值为3.4V，所述第三值为2.1V。
7.如权利要求4所述的多电压输出的正压电荷泵，其特征在于：所述输出电压控制电路的两种输出模式的切换是通过两个模式控制信号的控制进行。
8.如权利要求7所述的多电压输出的正压电荷泵，其特征在于：两个所述模式控制信号为SONOS NVM模块内部信号。
9.如权利要求2所述的多电压输出的正压电荷泵，其特征在于：各所述MOS开关为由NMOS管组成，在各所述MOS开关的栅极连接有模式控制信号，在对应的所述模式控制信号为高电平时对应的连接路径导通，在对应的所述模式控制信号为低电平时对应的连接路径断开。
10.如权利要求2所述的多电压输出的正压电荷泵，其特征在于：各所述MOS开关为由PMOS管组成，在各所述MOS开关的栅极连接有模式控制信号，在对应的所述模式控制信号为低电平时对应的连接路径导通，在对应的所述模式控制信号为高电平时对应的连接路径断开。
11.如权利要求1或2所述的多电压输出的正压电荷泵，其特征在于：滤波电容连接在所述第二正电压的输出端和地之间。
12.如权利要求1或2所述的多电压输出的正压电荷泵，其特征在于：所述分压电路由第一电阻串组成。
13.如权利要求1或2所述的多电压输出的正压电荷泵，其特征在于：所述分压电路由多个MOS晶体管串联形成，各所述MOS晶体管的漏极和栅极连接在一起。
14.如权利要求1或2所述的多电压输出的正压电荷泵，其特征在于：所述比较器的正相输入端连接所述分压、反相输入端连接参考电压。
CN201710579057.5A 2017-07-17 2017-07-17 多电压输出的正压电荷泵 Active CN107453599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710579057.5A CN107453599B (zh) 2017-07-17 2017-07-17 多电压输出的正压电荷泵

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710579057.5A CN107453599B (zh) 2017-07-17 2017-07-17 多电压输出的正压电荷泵

Publications (2)

Publication Number Publication Date
CN107453599A CN107453599A (zh) 2017-12-08
CN107453599B true CN107453599B (zh) 2020-02-07

Family

ID=60488723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710579057.5A Active CN107453599B (zh) 2017-07-17 2017-07-17 多电压输出的正压电荷泵

Country Status (1)

Country Link
CN (1) CN107453599B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109164863B (zh) * 2018-08-28 2020-06-09 上海华虹宏力半导体制造有限公司 Sonos栅端控制电压产生电路
CN110729889B (zh) * 2019-10-30 2021-08-24 上海华虹宏力半导体制造有限公司 一种nvm中的负电荷泵
CN115347769B (zh) * 2021-05-14 2024-03-22 浙江驰拓科技有限公司 一种电荷泵电路及存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142617A (ja) * 2005-11-16 2007-06-07 Mitsubishi Electric Corp 送信機
CN101119074A (zh) * 2007-09-25 2008-02-06 中国科学院电工研究所 一种电网电压跌落发生器
CN101888181A (zh) * 2010-08-02 2010-11-17 中国电子科技集团公司第二十四研究所 基于反馈的电荷泵电路
CN105468075A (zh) * 2015-12-22 2016-04-06 上海华虹宏力半导体制造有限公司 负压电荷泵反馈电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
KR101484557B1 (ko) * 2009-01-07 2015-01-21 삼성전자주식회사 전압 발생부 및 이를 포함하는 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142617A (ja) * 2005-11-16 2007-06-07 Mitsubishi Electric Corp 送信機
CN101119074A (zh) * 2007-09-25 2008-02-06 中国科学院电工研究所 一种电网电压跌落发生器
CN101888181A (zh) * 2010-08-02 2010-11-17 中国电子科技集团公司第二十四研究所 基于反馈的电荷泵电路
CN105468075A (zh) * 2015-12-22 2016-04-06 上海华虹宏力半导体制造有限公司 负压电荷泵反馈电路

Also Published As

Publication number Publication date
CN107453599A (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
US8248150B2 (en) Passive bootstrapped charge pump for NMOS power device based regulators
US8575986B2 (en) Level shift circuit and switching regulator using the same
US7586297B2 (en) Soft start circuit, power supply unit and electric equipment
US6002599A (en) Voltage regulation circuit with adaptive swing clock scheme
US8106711B2 (en) Stacked pre-driver amplifier
US7940118B1 (en) Dying gasp charge controller
US11239836B2 (en) Low resistive load switch with output current control
US20120154051A1 (en) Voltage regulator circuit
US7911261B1 (en) Substrate bias circuit and method for integrated circuit device
EP3113082A2 (en) Rfid transponder with rectifier and voltage limiter
CN107453599B (zh) 多电压输出的正压电荷泵
US6977523B2 (en) Voltage level shifting circuit
US9531259B2 (en) Power supply circuit
US9030891B2 (en) Charge pump circuit and memory
US9360877B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
US7106039B1 (en) Closed loop direct current to direct current converter that does not require voltage reference
CN114285273B (zh) 供电电源电路及电子设备
US6285242B1 (en) Reference voltage shifter
CN111953203B (zh) 负电压产生电路
TW201910958A (zh) 調節電路及其提供調節電壓至目標電路的方法
JP6421624B2 (ja) 降圧電源回路および集積回路
JP2014241019A (ja) 半導体集積回路及び情報処理装置
CN111831046A (zh) 输出级电路及其稳压器
US12046987B2 (en) Voltage regulator circuit for a switching circuit load
JP5102413B2 (ja) 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant