CN105892540B

CN105892540B - 电压钳位电路

Info

Publication number: CN105892540B
Application number: CN201410773188.3A
Authority: CN
Inventors: 王正香; 王洋
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 2014-11-04
Filing date: 2014-11-04
Publication date: 2018-11-13
Anticipated expiration: 2034-11-04
Also published as: CN105892540A; US9570906B2; US20160126727A1

Abstract

本发明涉及电压钳位电路。一种用于向要防护免受过电应力(EOS)的电路元件提供钳位电压的电压源具有参考电压模块和电压钳位模块。该参考电压模块具有第一场效应晶体管(FET)，其源极和漏极串联连接在电源两端的可编程参考电流源和第一电阻器之间。该第一FET的棚极连接到它的漏极以提供由流进该第一电阻器的参考电流所限定的参考电压。电压钳位模块具有第二FET，其棚极接收该参考电压并且其源极连接成向被保护的电路元件提供其变化受该参考电压所限制的钳位电压。

Description

电压钳位电路

技术领域

本发明涉及集成电路，更具体地涉及电压钳位电路。

背景技术

半导体器件的过电应力(EOS)故障一般是热诱导的、电迁移相关的和电场相关的。EOS可靠性问题会在电路设计尤其用于高电压电路或多功率域电路的电路设计中遇到。为了避免EOS，对于施加到诸如金属氧化物半导体场效应晶体管(MOSFET)的电路元件的端子的电压差有严格的规则。不遵守这些规则的电压能够导致半导体器件故障或使用寿命缩短。

设计者应该保证半导体器件在所有工作条件下安全。然而，工艺-电压-温度(PVT)变化和负载变化是在设计阶段难于控制或预知的。这需要将施加到敏感的半导体器件上的电压钳位在安全范围内，而不需考虑预料不到的PVT和负载变化影响，也就是说，物理地限制施加在半导体器件的敏感端子间的最大电压差。

寻求一种用于防护半导体器件免受EOS的单片电压钳位，其具有精确的钳位电压，而不管PVT和负载变化，同时可以将钳位电压编程为适合不同的电路，但不增加额外的设计成本。

附图说明

本发明，以及其目的和优点可以通过参考下面的在附图中示出的实施例的描述得到最好的理解。图中的元件出于简明和清楚的目的以图示说明，而不必按比例绘制。

图1到4是不同的常规结构的示意性电路图，其中电路元件要被防护免受过电应力(EOS)；

图5和6是根据本发明实施例的、用于向要防护免受EOS的电路元件提供钳位电压的电压源的示意性电路图；

图7到10是图5和6的电压源的示意性电路图，其根据本发明的实施例连接成在图1到4对应的结构中提供钳位电压给要防护免受EOS的电路元件。

图11是在图5到10的电压源中的参考电流源的示意电路图。

具体实施方式

图1到4说明了不同的常规结构，其中电路元件100，102要被防护免受过电应力(EOS)。在每一个情形中，上拉电阻器R_PU和下拉电阻器R_PD串联连接在正电压电源轨V_DDH和地V_SS之间以构成分压器。在这个例子中，电源轨V_DDH和地V_SS之间的电压为18V。上拉和下拉电阻器R_PU和R_PD以纯电阻示出，但也可以是复阻抗，并且另外它们可以构成带有信号输入的电路元件100，102的偏置电路的一部分。作为工艺-电压-温度(PVT)变化的结果，电阻器R_PU和R_PD施加到电路元件100，102的电压也变化。电路元件100，102的工作电压也取决于电路元件上负载106，108的变化。

要被保护的电路元件100，102是场效应晶体管(FET)，然而要被保护的电路元件100，102可以为其他类型的电路元件。每个FET 100，102具有在节点104处连接成接收分压器的输出电压V_A的栅极，节点104位于上拉电阻器R_PU和下拉电阻器R_PD之间。在这些例子中，FET 100，102归类为金属氧化物半导体场效应晶体管(MOSFET)的一类，然而它们可以使用除了金属之外适合棚极的其他材料，诸如多晶硅，以及除了纯氧化物之外的适合栅极绝缘的其他材料。

在图1的结构中，要被保护的MOSFET 100是p型MOSFET，其源极连接到电源轨V_DDH并且漏极经由负载106连接到地V_SS处于中间电压V_x。为了防护MOSFET 100免受EOS，在这个结构中，它的栅极电压V_A须不低于11V，从而其源栅电压差将小于7V。

在图2的结构中，要被保护的MOSFET 102是n型MOSFET，其源极经由负载106连接到地V_SS处于中间电压13V，并且漏极连接到电源轨V_DDH。为了防护MOSFET 102免受EOS，在这个结构中，它的栅极电压V_A须不低于6V，从而其源栅电压差将小于7V。

在图3的结构中，要被保护的MOSFET 102是n型MOSFET，其源极接地，并且漏极与负载106连接处于中间电压V_x。为了防护MOSFET 102免受EOS，在这个结构中，它的棚极电压V_A须不高于7V，从而其源栅电压差将小于7V。

在图4的结构中，要被保护的MOSFET 100是p型MOSFET，其源极与负载106连接处于中间电压13V，并且漏极接地。为了防护MOSFET 100免受EOS，在这个结构中，它的栅极电压V_A须不低于6V，从而其源栅电压差将小于7V。

图5和6说明了根据本发明实施例的电压源500和600，用于向要防护免受EOS的电路元件100，102提供钳位电压V_A，V_A′。在每个情形中，电压源500和600包括参考电压模块502，602以及电压钳位模块504，604。

参考电压模块502，602包括第一有源元件M1，其具有第一控制端子506，606以及第一载流端子508和510，608和610。第一载流端子508和510，608和610串联连接在电源V_DDH，V_SS两端的参考电流I_REF的电流源512，612和第一阻抗R_B之间。第一控制端子506，606与第一载流端子510，610中的一个连接以及与参考电流源512，612连接，以提供由参考电流I_REF流过第一阻抗R_B所限定的参考电压V_C。

电压钳位模块504，604包括第二有源元件M2，其具有第二载流端子514和516，614和616以及连接成接收参考电压V_C的第二控制端子518，618。

连接第二载流端子514和516，614和616中的一个以向被保护的电路元件100，102提供其变化由参考电压V_C限制的钳位电压V_A，V_A′。

电压源500，600能够提供精确的钳位电压V_A，V_A′，而不管PVT和负载变化，同时能够使得钳位电压可编程为适合不同的电路，并且没有增加额外的设计成本。

第一和第二有源元件M1和M2可以包括各自的相同类型和通过相同制造工艺形成的匹配晶体管。第一和第二有源元件M1和M2可以包括各自的FET。第一FET M1可以具有与参考电流源512，612相连接的第一漏极，与第一阻抗R_B相连接的第一源极，以及与第一漏极以及参考电流源512，612相连接的第一栅极，以提供由参考电流I_REF流过第一阻抗R_B所限定的参考电压V_C。连接成向被保护的电路元件100，102提供其变化由参考电压V_C限制的钳位电压V_A，V_A′的第二载流端子516，616，可以是构成第二有源元件M2的FET的源极。与电压源500，600相连接的被保护的电路元件100，102可以包括具有漏极，源极和棚极的FET，并且钳位电压V_A，V_A′可以施加到栅极以限制被保护的FET的棚极和源极之间的电压。

第二载流端子514和516，614和616可以串联连接在电源V_DDH，V_SS间的第二和第三阻抗R_PU和R_PD之间。

参考电流源512，612可以包括带隙电压源1102和电压-电流变换器1104(图11)，用于提供参考电流I_REF。第一阻抗可以包括第一电阻器R_B，并且电压-电流变换器1104可以将来自带隙电压源的电压V_BG施加到与第一电阻器R_B同类型的电阻器R_A上。电压-电流转换器1104可以包括用于提供参考电流源I_REF的可编程值的可编程电流镜。

更具体地，图5和6示出了用于向要防护免受EOS的FET提供钳位电压V_A(500)或V_A′(600)的电压源500和600。结合图7-10进一步描述电压源500和600，其中示出了使用电压源的例子。

图7示出了具有图5中连接成向要防护免受EOS的FET 102提供钳位电压V_A的电压源500的IC 700。FET 102是n型MOSFET，其具有经由负载106与地V_SS连接且处于中间电压13V的源极以及与电源轨V_DDH连接的漏极，如图2所示。FET 102的栅极电压V_A须不低于6V，从而其源栅电压差将小于7V。

参考电压模块502的第一有源元件是p型MOSFET M1并且电压钳位模块504的第二有源元件是匹配的p型MOSFET M2。经由电阻器R_B将MOSFET M1的源极508连接到电源轨V_DDH。经由参考电流源512将MOSFET M1的漏极512连接到地V_SS。MOSFET M1的棚极506连接到漏极510以及参考电流源512。

经由电阻器R_PU将MOSFET M2的源极514连接到电源轨V_DDH以及被保护的FET 102的栅极。经由电阻器R_PD将MOSFET M2的漏极516接地V_SS。MOSFET M2的栅极518连接到MOSFETM1的栅极506。

工作中，流经电阻器R_B的参考电流I_REF在MOSFET M1的源极508处建立电压V_B。它的栅极506被参考电流源512下拉到参考电压V_C。MOSFET M1具有足够的载流能力使得它的源栅电压V_GS接近它的阈值电压V_TH并且参考电压V_C接近(V_B-V_TH)。在这个例子中，选择下面的值：电源轨V_DDH相对于地V_SS为18V的电压，电阻器R_B的电阻为100kΩ，并且流经电阻器R_B的参考电流I_REF为110μA。因此，由下得到V_B：

V_B＝(V_DDH-R_B＊I_REF)＝(18-100k＊110μ)＝7V。

MOSFET M2与电源轨V_DDH和地V_SS之间的电阻器R_PU和R_PD构成分压器。在MOSFET M2的源极514处的电压V_A由下得到：

其中R_M2是MOSFET M2的源漏电阻。MOSFET M2的栅极518维持在参考电压V_C，接近(V_B-V_TH)。当在MOSFET M2的源极514处的电压比它的栅极电压V_C高出一个大于阈值电压V_TH的量时，MOSFET M2的电阻R_M2低并且源极514处的电压V_A由下得到：

由电阻器R_PU和R_PD限定的这个标称偏置电压V_A在源极电压比棚极电压高时能够是18V和7V之间的任意值，在这个例子中，典型值是14V。然而，如果MOSFET M2的源极514处的电压V_A接近于其棚极处的参考电压V_C加上其阈值电压V_TH(这对MOSFET M1也相同，这是由于它们相匹配并且由相同工艺制造)，MOSFET M2的源漏电阻增加。电阻器R_PU于是防止MOSFETM2的源极514的电压V_A从电源轨V_DDH的电压进一步下降。电压V_A的电平不能低于V_{A_CLAMP}＝(V_C+V_TH)＝V_B＝7V的钳位电平，为栅极电压V_A留出最小极限6V以上1V的裕量。钳位电平V_{A_CLAMP}由流经电阻器R_B的参考电流I_REF限定。

图8示出了具有图5中的、连接成向要防护免受EOS的FET 100提供钳位电压V_A的电压源500的IC 800。FET 100是p型MOSFET，其具有经由负载108与电源轨V_DDH连接且为中间电压13V的源极以及与地V_SS连接的漏极，如图4中所示。FET 100的栅极电压V_A须不低于6V，从而其源栅电压差将小于7V。电路800的EOS防护功能与上述电路700相似。

图9示出了另一种IC 900，其具有图5中的、连接成要防护免受EOS的FET 100提供钳位电压V_A的电压源500。FET 100是p型MOSFET，其具有与电源轨V_DDH连接的源极。MOSFET100的漏极经由负载106连接到地V_SS且为中间电压V_x，如图1中所示。MOSFET 100的栅极电压V_A须不低于11V，从而其源栅电压差将小于7V。

电路900的EOS防护功能与上述电路700相似，除了参数的值。在这个例子中，选择下面的值：电源轨V_DDH相对于地V_SS为18V，电阻器R_B的电阻为100kΩ，并且流经电阻器R_B的参考电流I_REF为60μA。因此，由下得到V_B：

V_B＝(V_DDH-R_B＊I_REF)＝(18-100k＊60μ））12V。

电压V_A的电平不能低于V_{A_CLAMP}＝(V_C+V_TH)＝V_B＝7V的钳位电平，为棚极电压V_A留出最小极限11V之上的1V的裕量。钳位电平V_{A_CLAMP}由流经电阻器R_B的参考电流I_REF限定。

图10示出了IC 1000，其具有图6中的、连接成向要防护免受EOS的FET 102提供钳位电压V_A′的电压源600。FET 102是n型MOSFET，其具有与地V_SS连接的源极。MOSFET 102的漏极经由负载108连接到电源轨V_DDH且为中间电压V_Y，如图3中所示。为了在该结构中保护MOSFET 102免于EOS，其栅极电压V_A′须不高于7V，从而其源栅电压差将小于7V。

参考电压模块602的第一有源元件是n型MOSFET M1并且电压钳位模块604的第二有源元件是匹配n型MOSFET M2。MOSFET M1的源极608经由电阻器R_B连接到地V_SS。MOSFET M1的漏极610经由参考电流源612连接到电源轨V_DDH。MOSFET M1的栅极606与漏极610和参考电流源612相连接。

MOSFET M2的漏极616经由电阻器R_PU连接到电源轨V_DDH。MOSFET M2的源极614经由电阻器R_PD连接到地V_SS和被保护的FET 100的栅极。MOSFET M2的棚极618连接到MOSFET M1的棚极606。

工作期间，流经电阻器R_B的参考电流I_REF在MOSFET M1的源极608处建立电压V_B。MOSFET M1的栅极606被参考电流源612上拉至参考电压V_C。MOSFET M1具有足够的载流能力使得它的源栅电压V_GS接近它的阈值电压V_TH并且参考电压V_C接近(V_B+V_TH)。在这个例子中，选择下面的值：电阻器R_B的电阻为100kΩ，并且流经电阻器R_B的参考电流I_REF为60μA。因此，由下得到V_B：

V_B＝(R_B＊I_REF)＝(100k＊60μ)＝6V。

MOSFET M2与在电源轨V_DDH和地V_SS之间的电阻器R_PU和R_PD再次构成分压器。当在MOSFET M2的源极614处的电压V_A′比它的栅极电压V_C小一个大于阈值电压V_TH的量时，MOSFET M2的电阻R_M2低并且在源极614处的电压V_A′由下得到：

这个由电阻器R_PU和R_PD限定的标称偏置电压V_A′在源极电压比棚极电压低时能够是7V和0V之间的任意值，在这个例子中，典型值是1V。然而，如果在MOSFET M2的源极614处的电压V_A′接近在它的棚极处的参考电压V_C减去它的阈值电压V_TH(这对MOSFET M1也相同，这是由于它们相匹配并且由相同工艺制造)，MOSFET M2的源漏电阻增加。电阻器R_PD于是防止MOSFET M2的源极614的电压V_A′从V_SS进一步上升。电压V_A′的电平不能高于V_A′_{_CLAMP＝}(V_C-V_TH)＝V_B＝6V的钳位电平，为栅极电压V_A′留出相对于7V的最大极限1V的裕量。钳位电平V_A′_{_CLAMP}由流经电阻器R_B的参考电流I_REF限定。

参考电流源512，612能够是任意合适的设计。图11示出了一个合适结构1100的例子。参考电流源1100具有带隙基准电压源1102以及电压-电流变换器1104。带隙电压源1102，例如Brokaw带隙基准，提供了限定的电压V_BG，其对工作温度的第一阶依赖被补偿，并且其相对于工艺和工作电源电压的变化稳定。

向变换器1104的运算放大器1106的负差分输入施加带隙电压V_BG，该变换器1104的输出与p型MOSFET MP1的栅极连接。MOSFET MP1的源极与电源轨V_DDH相连接并且它的漏极经由电阻器R_A与地V_SS相连接。电阻器R_A两端的电压V_R反馈给运算放大器1106的正差分输入，以维持电压V_R接近V_BG。这提供了流经MOSFET MP1和电阻器R_A等于V_R/R_A的电流I_A。

电压-电流变换器1104具有用于提供参考电流I_REF的可编程值的可编程电流镜。p型MOSFET MP2的棚极连接到MOSFET MP1的棚极。MOSFET MP2的源极连接到电源轨V_nnH并且它的漏极连接到n型MOSFET MN1的漏极。MOSFET MN1的棚极连接到它的漏极并且它的源极连接到地V_SS。MOSFET MP2与MOSFET MP1相匹配并且尺寸相似，使流经MOSFET MP2和MN1的电流等于流经MOSFET MP1和电阻器R_A的电流I_A。电阻器R_A与电阻器R_B为相同类型并且由相同制造工艺形成，这样它们的电阻随温度的变化在电压V_B中彼此相互补偿。

p型MOSFET MP3的栅极连接到MOSFET MP1和MP2的栅极。MOSFET MP3与MOSFET MP1和MP2相匹配，但是它的尺寸被编程为是MOSFET MP1和MP2的尺寸的K倍(其中K可以大于或小于1)，从而其提供的参考电流I_{REF_P}等于K＊I_A。MOSFET MP3的源极连接到电源轨V_DDH。如果在电压源600中使用，MOSFET MP3的漏极连接到MOSFET M1的漏极610，从而参考电流I_{REF_P}是来自参考电流源612的参考电流I_REF。

n型MOSFET MN2的棚极连接到MOSFET MN1的棚极。MOSFET MN2与MOSFET MN1相匹配，但是它的尺寸被编程为是MOSFET MN1的尺寸的K倍，从而其提供的参考电流I_{REF_N}等于K＊I_A。MOSFET MN2的源极连接到地V_SS。如果在电压源500中使用，MOSFET MN2的漏极连接到MOSFET M1的漏极510，从而参考电流I_{REF_N}是来自参考电流源512的参考电流I_REF。

在上述详述中，已经参考本发明的实施例的具体实例描述了本发明。然而，显然可以在本发明中进行各种修改和改变而不偏离如所附权利要求书所限定的宽泛的精神和范围。

这里论述的连接可以是适合于例如通过中间装置传送来往于各个节点、单元或装置的信号的任何类型的连接。因此，除非另有暗示或说明，连接可以是直接连接或间接连接。连接可参照单个连接、多个连接、单向连接或双向连接来进行说明或描述。然而，不同实施例可改变连接的实现。例如，可使用分开的单向连接，而不是双向连接，反之亦可。此外，多个连接可被串行地或以时间复用的方式传送多个信号的单个连接所取代。同样，承载多个信号的单个连接可以分为承载这些信号子集的各种不同连接。因此，对于传送信号，存在许多选择。

虽然在实施例中已经描述具体的导电类型或电位极性，但是应该知道导电类型和电位极性可以是相反的。

本领域技术人员将认识到，逻辑块之间的界限仅仅是说明性的，并且可替换的实施例可能合并逻辑块或电路元件或利用各种逻辑块或电路元件的可替换的功能性分解。因此，需要理解本文所述的构架仅仅是示例性的，并且事实上很多能够获得相同功能的其它构架也是可以实施的。同样，为达到相同功能的任何元件的排列是有效的“关联”，以便实现所需功能。因此，本发明中为实现特定功能的任意两个元件的结合可以被看作彼此“相关联”以便实现所需功能，而不论架构或中间元件。同样地，任意两个元件这样的关联也可以被看作是彼此“可操作性连接”或“可操作性耦合”以实现所需功能。

在权利要求中，词语“包括”或“具有”不排除除了在权利要求中列出的那些元件或步骤之外还存在其他元件或步骤。此外，这里所用的术语“a”或“an”意指一个或多个。同样，在权利要求中使用例如“至少一个”和“一个或多个”的引导短语不应该被解释为暗示通过不定冠词“a”或“an”引入另一权利要求元素来将包括这样引入的权利要求元素的任何特定权利要求限定为仅包括一个这样元素的发明，即使在相同的权利要求包括引入短语“一个或多个”或“至少一个”以及诸如“a”或“an”的不定冠词。对于使用定冠词的情况也同样适用。除非其他说明，诸如“第一”和“第二”的术语被用于在这样描述的元素之间进行任意区分。因此，这些术语不必然旨在表示这些元素的时间或其他优先。在相互不同的权利要求中引用的某些措施的无关紧要的事实不表示组合这些措施不能被有利地使用。

Claims

1.一种用于向要防护免受过电应力(EOS)的电路元件提供钳位电压的电压钳位电路，包括：

参考电压模块，其包括具有第一控制端子和第一载流端子的第一有源元件，所述第一载流端子串联连接在电源两端的参考电流的源和第一阻抗之间，并且所述第一控制端子连接到所述第一载流端子中的一个并且连接到所述参考电流的源，以提供由流经所述第一阻抗的所述参考电流所限定的参考电压；以及

电压钳位模块，其包括具有第二载流端子和第二控制端子的第二有源元件，所述第二控制端子连接成接收所述参考电压；

其中所述第二载流端子中的一个被连接成向所防护的电路元件提供所述钳位电压，所述钳位电压的变化受所述参考电压限制。

2.权利要求1所述的电压钳位电路，其中所述第二载流端子串联连接在电源两端的第二和第三阻抗之间。

3.权利要求1所述的电压钳位电路，其中所述参考电流的源包括带隙电压源和用于提供所述参考电流的电压-电流变换器。

4.权利要求3所述的电压钳位电路，其中所述第一阻抗包括第一电阻器，并且所述电压-电流变换器向与所述第一电阻器相同类型的电阻器施加来自所述带隙电压源的电压。

5.权利要求4所述的电压钳位电路，其中所述电压-电流变换器包括用于提供所述参考电流的可编程值的可编程电流镜。

6.权利要求1所述的电压钳位电路，其中所述参考电压模块和所述电压钳位模块形成在相同的半导体芯片中。

7.权利要求1所述的电压钳位电路，其中所述第一和第二有源元件包括相同类型的并且由相同制造工艺形成的匹配的晶体管。

8.权利要求7所述的电压钳位电路，其中所述第一和第二有源元件包括场效应晶体管(FET)。

9.一种集成电路(IC)，包括与所防护的电路元件连接的根据权利要求8所述的电压钳位电路，其中所防护的电路元件包括具有漏极、源极和栅极的场效应晶体管，并且所述钳位电压被施加到所述栅极以限制所防护的场效应晶体管的栅极和源极之间的电压。