JP5389828B2 - 過電圧保護付き差動電流出力ドライバ - Google Patents

Description

本発明は、外部パッドに印加される電気的な過度のストレス（electrical overstress）に対して集積回路を保護することに関し、より具体的には、過電圧保護付き差動電流出力ドライバ回路および差動電流出力ドライバ回路の過電圧保護方法に関する。

サブミクロンプロセスによって実装された、現在のＶＬＳＩ（超大規模集積回路）チップは、微小な形状寸法を有し、例えば３ボルト以下という低い電源電圧で動作する。そのようなＶＬＳＩチップは、チップの外部パッドに印加される電気的な過度のストレスを受けやすい。例えば、外部パッドに接続されたトランジスタの定格電圧を超える電圧は、これらのトランジスタを故障させることがある。電気的な過度のストレスは、例えば試験中または最終製品として使用中など、いつでも印加される可能性がある。しかしながら、いくつかの構成は、その他のものよりも電気的な過度のストレスを受けやすい。例えば、外部デバイスまたはコネクタに接続されているチップは、不注意による過電圧の印加を特に受けやすい。具体的な一例は、コンピュータ機器に一般的に使用されている、ＵＳＢ（Universal Serial Bidirectional）通信ポートである。

電源電圧が投入されている場合に、過電圧に対して出力ドライバを保護する回路が知られている。しかしながら、そのような回路は、電源電圧が停止されている場合、低電圧である場合、開放回路である場合、またはグラウンド接続されている場合には、出力ドライバを保護しない。しかし、このような条件の下でも、そのような回路に対する不注意による損傷を防止するために、過電圧保護を設けることが望ましい。過電圧は、いつでも発生する可能性があり、電源電圧が投入されている期間に限定されるものではない。例えば、製造業者によっては、電源電圧が投入されているか、停止されているかにかかわらず、ＵＳＢが５．２５Ｖの過電圧に耐えることを要求することがある。
したがって、集積回路における差動電流出力ドライバ回路の過電圧保護のための、改良式の方法および装置が必要とされている。

本発明の第１の観点によれば、出力ドライバが、集積回路に設けられる。この出力ドライバは、電源電圧によって動作可能であって、差動電流構成にされた第１および第２のドライバトランジスタ、および第１および第２の出力パッドを含む、差動電流出力ドライバ回路、ならびに第１および第２の出力パッドの少なくとも一方における電圧と電源電圧の不在とに応じて保護電圧を生成し、該保護電圧を差動電流出力ドライバ回路の少なくとも１つのトランジスタに印加するように構成された、過電圧保護回路を備える。

過電圧保護回路は、電源電圧の不在に応じて第１の部分パッド電圧を第１の保護電圧として提供するように構成された第１のドライバ電力調整器、前記電源電圧の不在に応じて第２の部分パッド電圧を第２の保護電圧として提供するように構成された第２のドライバ電力調整器、および前記第１および第２の保護電圧の最大値を選択して、前記選択された最大値を差動電流出力ドライバ回路に合成保護電圧として提供する最大値検出器を備える。

本発明の第２の観点によれば、集積回路内の差動電流出力ドライバ回路の過電圧保護のために提供される方法であって、前記差動電流出力ドライバ回路は電源電圧によって動作可能であり、差動電流構成にされた第１および第２のドライバトランジスタならびに第１および第２の出力パッドを含む。この方法は、少なくとも一つの出力パッドにおける電圧と、電源電圧の不在とに応じて保護電圧を生成すること、および前記保護電圧を前記差動電流出力ドライバ回路の少なくとも１つのトランジスタに印加することを含む。

保護電圧の生成は、第１出力パッド上の電圧に応じて第１の部分パッド電圧を生成し、電源電圧の不在に応じて前記第１の部分パッド電圧を第１の保護電圧として供給し、第２の出力パッド上の電圧に応じて第２の部分パッド電圧を生成し、前記電源電圧の不在に応じて前記第２の部分パッド電圧を第２の保護電圧として供給し、前記第１および第２の保護電圧の最大値を選択し、前記選択された最大値を差動電流出力ドライバ回路に合成保護電圧として提供することによって行うことができる。
本発明がより良く理解されるように、参照により本明細書により組み入れてある、以下の添付の図面を参照する。

図１は、従来技術型差動電流出力ドライバ回路の概略図である。 図２Ａは、本発明の一態様による出力ドライバの概略ブロック図である。 図２Ｂは、本発明の一態様による出力ドライバの概略ブロック図である。 図３は、本発明の一態様による、差動電流出力ドライバ回路の過電圧保護を示す、簡易ブロック図である。 図３Ａは、本発明の一態様による、第１のドライバ電力調整器を示す、簡易ブロック図である。

図４は、本発明の一態様による、図２の差動電流出力ドライバハーフセルの一方の実装の概略図である。 図５は、本発明の一態様による、図２の電力調整器の一方の実装の概略図である。 図６は、本発明の一態様による、図２の最大値検出器の実装の概略図である。

詳細な説明
従来技術型差動電流出力ドライバ回路１０の概略図が図１に示されている。ＰＭＯＳトランジスタ２０、２２が、差動電流構成にして接続されており、それぞれ差動入力１６、１８を受け取る。ＰＭＯＳトランジスタ２４が電流源として機能し、トランジスタ２０、２２が、出力パッド２６、２８にそれぞれ電流を供給する。抵抗器３０が、出力パッド２６とグラウンドの間に接続され、抵抗器３２が出力パッド２８とグラウンドの間に接続されている。抵抗器３０、３２は、グラウンドに接続するか、または十分な動作電圧を供給する別の基準電圧に接続してもよい。抵抗器３０、３２は、抵抗器として動作するトランジスタなどの素子、または能動素子と抵抗器の組合せで置き換えてもよい。

図１の差動電流出力ドライバ回路が３ボルトの供給電圧ＶＤＤで動作中であって、出力パッド２６、２８の一方が５．２５ボルトの電圧を受ける場合、トランジスタ２０、２２、２４には過度のストレスがかかり、大量の電流がＶＤＤ電源に注入される。供給電圧ＶＤＤがグラウンドに短絡されると共に、出力パッド２８が５．２５ボルトの電圧を受けると、トランジスタ２２が電気的な過度のストレスを受ける。したがって、改良型の差動電流出力ドライバ回路が必要である。

本発明の一態様による出力ドライバ１００のブロック図が図２に示されている。出力ドライバ１００は、以下に述べるように差動電流構成にして接続された、第１のドライバハーフセル１１０および、第２のドライバハーフセル１１２を含む。ドライバハーフセル１１０は、論理ゲート１２０を介して入力信号１１４を受け取り、出力パッド１２２に出力信号を提供する。ドライバハーフセル１１２は、論理ゲート１２４を介して入力信号１１６を受け取り、出力パッド１２６に出力信号を提供する。入力信号１１４、１１６は、反転論理状態または反対論理状態を有し、出力パッド１２２、１２６は、やはり反転論理状態または反対論理状態を有する出力信号を提供する。

ＰＭＯＳトランジスタ１３０は、ドライバハーフセル１１０、１１２の電流源入力１３２に電流を供給する。ＰＭＯＳトランジスタ１３４は、電流源トランジスタ１３０を保護する。トランジスタ１３４は、入力１３１を合成保護供給電圧１８４に近づけることによってトランジスタ１３０を無効化する。これによって、トランジスタ１３０が出力パッド１２２または１２６からの電流を電力供給ＶＤＤに流すことが防止される。トランジスタ１３０および１３４は、ドライバハーフセル１１０、１１２のための電流源を構成する。合せて、ドライバハーフセル１１０、１１２および電流源１３６は、差動電流ドライバ回路を構成する。

出力ドライバ１００は、第１のドライバ電力調整器１４０、第２のドライバ電力調整器１４２、および最大値検出器１４４をさらに含む。ドライバ電力調整器１４０および１４２は、以下に述べるように、電気的な過度のストレスに対する保護を行う。あわせて、ドライバ電力調整器１４０および１４２、ならびに最大値検出器１４４は、差動電流ドライバ回路のための過電圧保護回路１４５を構成する。

電力調整器１４０は、電源電圧ＶＤＤおよびグラウンド、ならびに出力パッド１２２に接続されている。さらに、電力調整器１４０は、電源電圧ＶＤＤの存在を示すレディ信号１４６を受け取る。電力調整器１４０は、第１の保護供給電圧１４８を最大値検出器１４４に提供する。図２の態様において、電力調整器１４０は、第１の保護ウエル電圧１５０をドライバハーフセル１１０と、最大値検出器１４４とに供給する。電力調整器１４０はまた、第１の反転レディ信号１５２を最大値検出器１４４に供給する。

同様に、電力調整器１４２は、電源電圧ＶＤＤおよびグラウンド、ならびに出力パッド１２６に接続されている。さらに、電力調整器１４２は、電源電圧ＶＤＤの存在を示すレディ信号１４６を受け取る。電力調整器１４２は、第２の保護供給電圧１５４を最大値検出器１４４に提供する。図２の態様において、電力調整器１４２は、第２の保護ウエル電圧１５６をドライバハーフセル１１２と最大値検出器１４４とに供給する。電力調整器１４２はまた、第２の反転レディ信号１５８を最大値検出器１４４に供給する。

最大値検出器１４４は、電力調整器１４０からの第１の保護供給電圧１４８と、電力調整器１４２からの第２の保護供給電圧１５４とを受け取り、合成保護供給電圧１８４をドライバハーフセル１１０および１１２に提供する。以下に述べるように、合成保護供給電圧１８４は、供給電圧ＶＤＤが存在するときには供給電圧ＶＤＤであり、供給電圧ＶＤＤが不在のときには部分パッド電圧である。部分パッド電圧は、出力パッド１２２および１２６の少なくとも一方に印加される電圧から導出される。

最大値検出器１４４は、電力調整器１４０からの第１の保護ウエル電圧１５０と、電力調整器１４２からの第２の保護ウエル電圧１５６とを受け取り、合成保護ウエル電圧１８６を、トランジスタ１３０および１３４のウエルに提供する。以下にさらに詳細に述べるように、合成保護ウエル電圧１８６は、供給電圧ＶＤＤが存在するときには供給電圧ＶＤＤであり、供給電圧が不在のときには、部分パッド電圧である。

さらに、最大値検出器１４４は、電力調整器１４０からの第１の反転レディ信号１５２と、電力調整器１４２からの第２の反転レディ信号１５８とを受け取り、合成反転レディ信号１８８をドライバハーフセル１１０および１１２に提供する。以下にさらに述べるように、合成反転レディ信号１８８は、供給電圧ＶＤＤが存在するときには、ゼロボルト付近であり、供給電圧ＶＤＤが不在のときには、ほぼ部分パッド電圧である。

すなわち、合成保護供給電圧１８４、合成保護ウエル電圧１８６および合成反転レディ信号１８８は、すべて、供給電圧ＶＤＤが不在のときには部分パッド電圧の最大に対応し、保護電圧として考えてもよい。この保護電圧が、差動電流出力ドライバ回路に印加されて、過電圧保護を行う。

合成反転レディ信号１８８に連結されたＮＭＯＳトランジスタ１９２は、反転レディ信号を有効化、または無効化する機能をもたらす。トランジスタ１９２は、電源電圧ＶＤＤが印加される場合には、反転レディ信号１８８上でほぼゼロボルトまでのハードプルダウン（hard pulldown）をもたらし、出力ドライバが有効化される。イネーブル信号１９３は、いくつかの態様においてはレディ信号１４６につないでもよい。

出力ドライバ１００の簡易ブロック図が図３に示されている。差動電流出力ドライバ回路の動作のための合成保護供給電圧の生成が図３に示されている。電力調整器１４０には、出力パッド１２２とグラウンドの間に連結された分圧器１６０を含めてもよい。分圧器１６０は、直列に接続された第１の分割素子１６２と第２の分割素子１６４を含む。ノード１６８は、第１の分割素子１６２と第２の分割素子１６４を接続する。出力パッド１２２に電圧が存在するときには、ノード１６８上に第１の部分パッド電圧１６６が存在する。

第１の部分パッド電圧の絶対値は、出力パッド１２２上の電圧と、分割素子１６２および１６４の分割比との関数である。いくつかの態様においては、部分パッド電圧は、出力パッド１２２上の電圧の約２分の１である。しかしながら、本発明はこの点において限定されるものではない。分圧器１６０の分割比は、出力パッド１２２上の所与の最大電圧のために、ドライバハーフセル１１０、１１２内のトランジスタを保護する部分パッド電圧を生成するように選択される。

電力調整器１４０は、供給電圧ＶＤＤを受け取る第１の入力と、分圧器１６０から第１の部分パッド電圧１６６を受け取る第２の入力とを有する、マルチプレクサ１７０をさらに含む。マルチプレクサ１７０は、レディ信号１４６を受け取る制御入力、および最大値検出器１４４に第１の保護供給電圧１４８を供給する出力を含む。レディ信号１４６が、供給電圧ＶＤＤが存在することを示す場合には、マルチプレクサ１７０は、供給電圧ＶＤＤを第１の保護供給電圧１４８として提供する。レディ信号１４６が、電源電圧ＶＤＤが存在しないことを示す場合には、マルチプレクサ１７０は、第１の部分パッド電圧１６６を第１の保護供給電圧１４８として提供する。非ゼロ部分パッド電圧は、出力パッド１２２上の電圧の場合にのみ存在することが理解されるであろう。

同様に、電力調整器１４２は、出力パッド１２６とグラウンドの間に連結された、分圧器１７２を含む。出力パッド１２６上に電圧が存在するときには、第２の部分パッド電圧１７６がノード１７８上に存在する。電力調整器１４２は、供給電圧ＶＤＤを受け取る第１の入力と、分圧器１７２から第２の部分パッド電圧１７６を受け取る第２の入力とを有する、マルチプレクサ１８０をさらに含む。マルチプレクサ１８０は、レディ信号１４６を受け取る制御入力と、第２の保護供給電圧１５４を最大値検出器１４４に供給する出力とを含む。レディ信号１４６が、供給電圧ＶＤＤが存在することを示すときには、マルチプレクサ１８０は、供給電圧ＶＤＤを第２の保護供給電圧１５４として提供する。レディ信号１４６が、電源電圧ＶＤＤが存在しないことを示すときには、マルチプレクサ１８０は、第２の部分パッド電圧１７６を第２の保護供給電圧１５４として提供する。

最大値検出器１４４は、第１の保護供給電圧１４８および第２の保護供給電圧１５４を受け取り、第１および第２の保護供給電圧の最大値を選択する、最大値選択器１９０を含む。最大値選択器１９０は、選択された最大値を差動電流出力ドライバ回路に合成保護供給電圧１８４として提供する。合成保護供給電圧１８４は、以下に述べるように電気的な過度のストレスによる損傷から差動電流ドライバ回路を保護する。

本発明の別の態様による電力調整器１４０のブロック図が図３Ａに示されている。図３におけるように、電力調整器１４０は、電源電圧ＶＤＤおよびグラウンド、ならびに出力パッド１２２に接続されている。さらに、電力調整器１４０は、レディ信号１４６を受け取り、保護供給電圧１４８を提供するとともに、保護ウエル電圧１５０を供給してもよい。マルチプレクサ１７０は、供給電圧ＶＤＤを受け取る第１の入力と、部分パッド電圧１６６を受け取る第２の入力とを含む。

図３Ａの態様において、電力調整器１４０は、出力パッド１２２とマルチプレクサ１７０の第２の入力の間に連結された、電圧降下素子１９４を含む。電圧降下素子１９４は電圧降下を起し、この電圧降下によって部分パッド電圧１６６が出力パッド１２２上の電圧の何分の１かになる。いくつかの態様においては、部分パッド電圧１６６は、出力パッド１２２上の電圧の約２分の１である。しかしながら、本発明にはこの点において限定はされない。例として、電圧降下素子１９４は、ダイオード、直列に接続された２つ以上のダイオード、抵抗器、バッテリ、またはこれらの要素の組合せとすることができる。それぞれの場合に、電圧降下素子は、出力パッド１２２上の指定された最大電圧と部分パッド電圧１６６の差分が、差動電流ドライバ回路内のトランジスタに過度のストレスを与えないように、選択される。

ドライバハーフセル１１０の実装の概略図が図４に示されている。ドライバハーフセル１１２を同一回路によって実装してもよい。ドライバハーフセル１１０において、ＰＭＯＳドライバトランジスタ２００および抵抗器２０２が、電流源入力１３２とグラウンドまたは十分な動作電圧を供給する別の基準電圧との間に、直列で連結されている。抵抗器２０２は、抵抗器として動作するトランジスタなどの素子、または能動素子と抵抗器の組合せで置き換えてもよい。ドライバトランジスタ２００と抵抗器２０２を接続するノード２０４は、出力パッド１２２に連結されている。

ＰＭＯＳトランジスタ２１０は、出力パッド１２２とノード２１２の間に連結されており、このノード２１２は、ドライバトランジスタ２００のゲートに連結されている。出力パッド１２２が供給電圧ＶＤＤよりも高く上昇したときには、トランジスタ２１０は、ノード２１２を同一電圧まで上昇させる。ＮＭＯＳトランジスタ２２０、２２２と、ＰＭＯＳトランジスタ２２４、２２６によって形成されたトランスミッションゲートは、正常動作において入力信号１１４をドライバトランジスタ２００のゲートに連結する。ＰＭＯＳトランジスタ２３０とＮＭＯＳトランジスタ２３２によって形成されたトランスミッションゲートは、ノード２３４に出力パッド１２２を監視させる。

ドライバ回路１１０は、最大値検出器１４４から合成保護供給電圧１８４を受け取る。ＮＭＯＳトランジスタ２２２、２３２、２４２のゲートと、ＰＭＯＳトランジスタ２１０、２３０のゲートは、合成保護供給電圧１８４に接続されている。ＮＭＯＳトランジスタ２２０のゲートは、供給電圧ＶＤＤに接続されており、合成反転レディ信号１８８は、ＰＭＯＳトランジスタ２２４のゲートと、ＮＭＯＳトランジスタ２４０、２４４のゲートおよびドレインとに接続されている。さらに、合成保護供給電圧１８４は、ＰＭＯＳトランジスタ２２４のウエルに接続されている。

正常動作において、供給電圧ＶＤＤが存在するときに、合成保護供給電圧１８４は、供給電圧ＶＤＤと等しく、合成反転レディ信号１８８はグラウンドに近い。電気的な過電圧を出力パッド１２２に印加すると、ノード２１２にも過電圧がかかる。トランジスタ２４２は、この過電圧からトランジスタ２４０を保護する。供給電圧ＶＤＤが存在しないときには、合成保護供給電圧１８４および合成反転レディ信号１８８は、保護電圧のレベルにある。過電圧が反対側のドライバハーフセル上である場合には、トランジスタ２４４は入力１３２を保護電圧に近づけ、トランジスタ２４０、２４２はノード２１２を保護電圧に近づける。これは、両方のハーフセルにおいてトランジスタ２００を過電圧から保護し、反対側のドライバハーフセルからのシュートスルー電流の可能性を回避する。

ＭＵＸ２５０は、ＰＭＯＳトランジスタ２５２および２５４を含む。トランジスタ２５２は、電力調整器１４０から保護ウエル電圧１５０を受け取り、トランジスタ２５４は出力パッド１２２に連結されている。ＭＵＸ２５０の出力は、ＰＭＯＳトランジスタ２００、２１０、２２６、２３０のウエルに連結されている。
供給電圧ＶＤＤが存在すると共に、パッド電源がＶＤＤより低いときには、ＭＵＸ２５０は供給電圧ＶＤＤをトランジスタ２００のバックゲートに提供する。パッド電圧が供給電圧ＶＤＤを超える場合には、大きな電流が、トランジスタ２００の寄生ダイオードを介して、供給電圧ＶＤＤに流れる可能性がある。ＭＵＸ２５０は、ＶＤＤまたはパッド電圧の最大値をトランジスタ２００のウエルに印加する。供給電圧ＶＤＤが不在のときには、パッド電圧は、トランジスタ２５２、２５４の最大動作電圧を超える可能性がある。保護ウエル電圧１５０をトランジスタ２５２、２５４に印加することによって、この問題が回避される。

電力調整器１４０の実装の概略図が図５に示されている。電力調整器１４２を同じ回路で実装してもよい。電力調整器１４０は、電源電圧ＶＤＤの状態および出力パッド１２２の電圧に基づいて、第１の保護供給電圧１４８および第１の保護ウエル電圧１５０を生成する。レディ信号１４６は、供給電圧ＶＤＤへの直接接続によるか、供給電圧ＶＤＤの遅延バージョンへの接続によるか、または供給電圧ＶＤＤの部分バージョンへの接続によって、供給電圧ＶＤＤを監視する。

供給電圧ＶＤＤが存在する場合には、レディ信号１４６はハイであり、ノード３０６（ＲＤＹＢ）は、ＮＭＯＳトランジスタ３００によってローに引き下げられる。ＰＭＯＳトランジスタ３０２は、ノード３０６をノード１６８から絶縁し、ＮＭＯＳトランジスタ３０４を通る電流を無効化する。このような条件下で、ノード１６８上の電圧は、供給電圧ＶＤＤに近い。これによって、出力パッド１２２上の高周波信号が、動作中に、トランジスタ３４０を介して保護供給電圧に連結されるのが防止される。ノード３０６がローのとき、トランジスタ３１２がオンになり、供給電圧ＶＤＤが、トランジスタ３１２を介して第１の保護供給電圧１４８を提供する。さらに、ノード３０６がローのときには、トランジスタ３１０がオンとなり、供給電圧ＶＤＤがトランジスタ３１０を通過して、第１の保護ウエル電圧１５０を提供する。

ダイオード接続ＮＭＯＳトランジスタ３２０、３２２、３２４、３２６および抵抗器３４２は、分圧器として作用し、どのデバイスも電気的な過度のストレスを受けない。トランジスタ３２２および抵抗器３４２に接続されたノード３２８は、分割パッド電圧３３２を提供する。トランジスタ３２０、３２２、３２４、３２６は、出力パッド１２２上の電圧がプロセス電圧限界に達するまでは、重要ではない小電流を流す。ＮＭＯＳトランジスタ３３０は、この低電流をミラーリングして、ＮＭＯＳトランジスタ３０４と一緒に、ノード１６８上の部分パッド電圧を、出力パッド１２２上の電圧の約２分の１となるように設定する。電流ミラートランジスタ３３０は、トランジスタ３０２を介して電流を流す。

レディ信号１４６がローレベルである状態で、トランジスタ３０２を通る電流は、トランジスタ３０２上のゲート・ソース電圧Ｖｇｓを発生させる。トランジスタ３３０および３０２を通る電流はまた、トランジスタ３０４および３４４も通過して流れる。したがって、トランジスタ３０４およびトランジスタ３２４における電流はマッチングされている。この態様において、電流比は１．０であるが、この比は違ってもよい。すなわち、トランジスタ３０４に渡るゲート・ソース電圧は、トランジスタ３２４に渡るゲート・ソース電圧と同じであり、ノード１６８およびノード３２８上の電圧はほぼ等しい。出力パッド１２２が５．２ボルトまで上昇すると、ノード１６８上の部分パッド電圧は、約２．６ボルトまで上昇する。

供給電圧ＶＤＤが存在しない場合には、レディ信号１４６はローであり、ノード３０６はノード１６８上の部分パッド電圧にほぼ等しい。ノード３０６上の電圧は、反転レディ信号１５２として出力される。トランジスタ３４０のゲートは、ローレディ信号１４６を受け取り、部分パッド電圧がトランジスタ３４０を通過して保護供給電圧１４８を提供する。トランジスタ３１２のゲートは、ノード３０６上でハイレベルを受け取り、オフとなる。

ＰＭＯＳトランジスタ３１０、３１２、３４０は、保護供給電圧１４８に接続された共通ウエルを共有する。供給電圧ＶＤＤが存在しない場合には、トランジスタ３１０は、ノード３０６上のハイレベルによってオフとなる。結果として、保護供給電圧１４８は、トランジスタ３１０のウエルおよび寄生ダイオードを介して、高インピーダンスで保護ウエル電圧１５０に連結される。すなわち、供給電圧が存在しないときには、保護供給電圧１４８および保護ウエル電圧１５０は、両方とも出力パッド電圧の約２分の１である。その他の態様においては、別個の保護ウエル電圧を使用するのではなく、保護供給電圧１４８は、保護を必要とするドライバハーフセル１１０内のトランジスタのウエルに連結される。

望ましい場合には、抵抗器３４２および３４４は追加の電圧を低下させるように選択してもよい。その他の態様においては、抵抗器３４２および３４４は、追加の電圧降下のための代替デバイスで置き換えるか、または省略してもよい。ＮＭＯＳトランジスタ３５０は、出力パッド１２２が迅速にローに駆動される場合に、分圧器を迅速に放電させるために使用される。トランジスタ３５０は、回路の動作には必要ではないが、応用によっては有用である。

最大値検出器１４４の実装の概略図が図６に示されている。最大値検出器１４４は、保護供給電圧１４８および１５４から合成保護供給電圧１８４を生成し、保護ウエル電圧１５０および１５６から合成保護ウエル電圧１８６を生成し、反転レディ信号１５２および１５８から合成反転レディ信号１８８を生成する。最大値検出器１４４は、電圧値のそれぞれの対のための最大値選択器を含む。各最大値選択器は、ＰＭＯＳトランジスタの対として実装してもよい。すなわち、最大値選択器１９０は、そのドレインにおいて第２の保護供給電圧１５４を受け取り、そのゲートにおいて第１の保護供給電圧１４８を受け取る、ＰＭＯＳトランジスタ４００を含む。

ＰＭＯＳトランジスタ４０２は、そのドレインにおいて第１の保護供給電圧１４８を受け取り、そのゲートにおいて第２の保護供給電圧１５４を受け取る。トランジスタ４００、４０２のソースは、互いに連結されて、合成保護供給電圧１８４を提供する。合成保護ウエル電圧１８６を供給する最大値選択器４１０、および合成反転レディ信号１８８を提供する最大値選択器４１２は、それぞれ、同一回路を最大値選択器１９０として使用してもよい。

合成保護供給電圧１８４は、ドライバハーフセル１１０および１１２内のトランジスタのゲートに供給され、そうでなければこれらのトランジスタには、供給電圧ＶＤＤが存在しないときに、出力パッド１２２または１２６上に電圧が存在することによって過度のストレスがかかることになる。図４におけるＰＭＯＳドライバトランジスタ２００を考えて、３．３ボルトの最大電圧定格を仮定する。５．２ボルトの電圧が出力パッド１２２に印加されて、供給電圧ＶＤＤがオフにされているために、トランジスタ２００のゲートがグラウンドの状態にある場合に、トランジスタ２００は過度のストレスを受けることになる。過電圧は、トランジスタ２１０を介して、トランジスタ２００のゲートに印加される。トランジスタ２４４は、合成反転レディ信号１８８を電流源入力１３２に、そしてそれによってドライバトランジスタ２００のドレインに流す。

合成反転レディ信号１８８は、これらの条件下では部分パッド電圧である。部分パッド電圧は、出力パッド１２２上の電圧のほぼ２分の１、または出力パッド１２２上の５．２ボルトの電圧のための約２．６ボルトである。これらの条件下では、トランジスタ２００は、出力パッド１２２上の電圧と部分パッド電圧との差分、または上記の例においては約２．６ボルトを受ける。すなわち、トランジスタ２００には過度のストレスがかかっていない。同様にして、ドライバハーフセル１１０、１１２内のその他のトランジスタを、これらのトランジスタの１つまたは２つ以上の端子に部分パッド電圧を印加することによって保護することができる。分圧器１６０および１７０の分割比は、出力パッド１２２および１２６上の指定された最大電圧と部分パッド電圧との差分がドライバハーフセル内のトランジスタに過度のストレスをかけないように選択される。

本発明の少なくとも１つの態様のいくつかの観点について説明したが、当業者であれば様々な変更、修正および改良を容易に思いつくことを理解されたい。これらの変更、修正および改良は本開示の一部として、本発明の趣旨と範囲に含めることを意図するものである。したがって、前述の説明および図面は例示のためだけのものである。

Claims (18)

1. 電源電圧によって動作可能であって、差動電流構成にされた第１および第２のドライバトランジスタ、および第１および第２の出力パッドを含む、差動電流出力ドライバ回路；および 前記第１および第２の出力パッドの少なくとも一方における電圧と電源電圧の不在とに応じて保護電圧を生成し、該保護電圧を前記差動電流出力ドライバ回路の少なくとも１つのトランジスタに印加するように構成された、過電圧保護回路を備え、該過電圧保護回路は、電源電圧の不在に応じて第１の部分パッド電圧を第１の保護電圧として提供するように構成された第１のドライバ電力調整器；前記電源電圧の不在に応じて第２の部分パッド電圧を第２の保護電圧として提供するように構成された第２のドライバ電力調整器；および
   前記第１および第２の保護電圧の最大値を選択して、前記選択された最大値を差動電流出力ドライバ回路に合成保護電圧として提供するように構成された最大値検出器を備えるものである、集積回路における出力ドライバ。
2. 第１のドライバ電力調整器が、第１の出力パッド上の電圧に応じて第１の部分パッド電圧を生成するように構成され、第２のドライバ電力調整器が、第２の出力パッド上の電圧に応じて第２の部分パッド電圧を生成するように構成されている、請求項１に記載の出力ドライバ。
3. それぞれのドライバ電力調整器が、出力パッド上の電圧から部分パッド電圧を生成する分圧器回路、および電源電圧の不在に応じて前記部分パッド電圧を保護電圧として供給するスイッチング回路を含む、請求項１に記載の出力ドライバ。
4. それぞれのドライバ電力調整器が、出力パッド上の電圧から部分パッド電圧を生成する電圧降下素子、および電源電圧の不在に応じて前記部分パッド電圧を保護電圧として供給するスイッチング回路を含む、請求項１に記載の出力ドライバ。
5. それぞれのドライバ電力調整器が、出力パッド上の指定された最大電圧と部分パッド電圧との差分が差動電流出力ドライバ回路内のトランジスタに過度のストレスをかけないように、前記部分パッド電圧を生成するように構成されている、請求項１に記載の出力ドライバ。
6. 第１のドライバ電力調整器が、前記電源電圧の存在に応じて前記電源電圧を前記第１の保護電圧として提供するように構成されており、
   第２のドライバ電力調整器が、前記電源電圧の存在に応じて前記電源電圧を前記第２の保護電圧として提供するように構成されている、請求項１に記載の出力ドライバ。
7. 第１のドライバ電力調整器が、電源電圧の不在に応じて第１の部分パッド電圧を第１の反転レディ信号として提供し、前記電源電圧の存在に応じてゼロボルトを前記第１の反転レディ信号として提供するように構成されており、
   第２のドライバ電力調整器が、前記電源電圧の不在に応じて第２の部分パッド電圧を第２の反転レディ信号として提供し、前記電源電圧の存在に応じてゼロボルトを前記第２の反転レディ信号として提供するように構成されており、
   最大値検出器が、前記第１および第２の反転レディ信号の最大値を選択して、該選択された最大反転レディ値を差動電流出力ドライバ回路に合成反転レディ信号として提供するように構成されている、請求項１に記載の出力ドライバ。
8. 第１のドライバ電力調整器が、電源電圧が不在の場合に第１の部分パッド電圧を第１の保護ウエル電圧として提供し、前記電源電圧が存在する場合に前記電源電圧を前記第１の保護ウエル電圧として提供するように構成されており、
   第２のドライバ電力調整器が、前記電源電圧が不在の場合に第２の部分パッド電圧を第２の保護ウエル電圧として提供し、前記電源電圧の存在に応じて前記電源電圧を前記第２の保護ウエル電圧として提供するように構成されており、
   最大値検出器が、前記第１および第２の保護ウエル電圧の最大値を選択して、該選択された最大値を差動電流出力ドライバ回路に合成保護ウエル電圧として提供するように構成されている、請求項１に記載の出力ドライバ。
9. 差動電流出力ドライバ回路が、１つまたは２つ以上の保護対象トランジスタを含み、合成保護供給電圧が、前記保護対象トランジスタの１つまたは２つ以上の端子に連結されている、請求項１に記載の出力ドライバ。
10. 電源電圧によって動作可能であり、第１および第２の出力パッドを含む、集積回路内の差動電流出力ドライバ回路の過電圧保護方法であって、
    第１の出力パッド上の電圧に応じて第１の部分パッド電圧を生成すること、
    電源電圧の不在に応じて前記第１の部分パッド電圧を第１の保護電圧として提供すること、
    第２の出力パッド上の電圧に応じて第２の部分パッド電圧を生成すること、 電源電圧の不在に応じて前記第２の部分パッド電圧を第２の保護電圧として提供すること、
    前記第１および第２の保護電圧の最大値を選択すること、および前記選択された最大値を差動電流出力ドライバ回路に合成保護電圧として提供することを含む、前記方法。
11. 第１の部分パッド電圧を生成すること、および第２の部分パッド電圧を生成することが、それぞれ、出力パッド上の指定された最大電圧と部分パッド電圧との差分が差動電流ドライバ回路内のトランジスタに過度のストレスを与えないように部分パッド電圧を生成することを含む、請求項１０に記載の方法。
12. 差動電流出力ドライバ回路が、１つまたは２つ以上の保護対象トランジスタを含み、合成保護供給電圧が、前記保護対象トランジスタの１つまたは２つ以上の端子に印加される、請求項１０に記載の方法。
13. 保護電圧を生成することが、電源電圧の存在に応じて前記電源電圧を前記第１の保護電圧として提供すること、前記電源電圧の存在に応じて前記電源電圧を前記第２の保護供給電圧として提供することを含む、請求項１０に記載の方法。
14. 第１の部分パッド電圧を生成することが、第１の出力パッド上の電圧を分割して、前記第１の部分パッド電圧を提供することを含み、第２の部分出力パッド電圧を生成することが、第２の出力パッド上の電圧を分割して前記第２の部分パッド電圧を供給することを含む、請求項１０に記載の方法。
15. 第１の部分パッド電圧を生成することが、第１の出力パッド上の電圧を降下させて前記第１の部分パッド電圧を提供することを含み、第２の部分パッド電圧を生成することが、第２の出力パッド上の電圧を降下させて前記第２の部分パッド電圧を提供することを含む、請求項１０に記載の方法。
16. 出力パッドの一つにおける指定された最大電圧と部分パッド保護電圧との差分が差動電流出力ドライバ回路におけるトランジスタに過度のストレスをかけない、請求項１０に記載の方法。
17. 電源電圧の不在に応じて前記第１の部分パッド電圧を第１の反転レディ信号として提供すること、
    前記電源電圧の存在に応じてゼロボルトを前記第１の反転レディ信号として提供すること、
    電源電圧の不在に応じて前記第２の部分パッド電圧を第２の反転レディ信号として提供すること、前記電源電圧の存在に応じてゼロボルトを前記第２の反転レディ信号として提供すること、
    前記第１および第２の反転レディ信号の最大値を選択すること、および
    前記選択された最大反転レディ値を差動電流出力ドライバ回路に合成反転レディ信号として提供することをさらに含む、請求項１０に記載の方法。
18. 電源電圧の不在に応じて前記第１の部分パッド電圧を第１の保護ウエル電圧として提供すること、
    前記電源電圧の存在に応じて電源電圧を前記第１の保護ウエル電圧として提供すること、
    電源電圧の不在に応じて前記第２の部分パッド電圧を第２の保護ウエル電圧として提供すること、
    前記電源電圧の存在に応じて前記電源電圧を前記第２の保護ウエル電圧として提供すること、
    前記第１および第２の保護ウエル電圧の最大値を選択すること、および
    前記選択された最大ウエル電圧値を差動電流出力ドライバ回路に合成保護ウエル電圧として提供すること
    をさらに含む、請求項１０に記載の方法。