JPS62114323A - 出力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明は、主として、アナログ的に変化する電源電圧を
基にして、電磁リレーやソリッドステートリレー（ＳＳ
Ｒ）などの被駆動素子を０Ｎ−ＯＦＦ制御する出力制御
回路に関する。

（従来技術とその問題点） 従来においては、電磁リレーやソリッドステートリレー
をアナログ的に変化する電源電圧で直接的に０Ｎ−ＯＦ
Ｆ制御するように構成している。

しかしながら、このような構成を有する従来例には、次
のような問題点がある。

（イ）電磁リレーの場合、その動作電圧の付近において
、電源電圧が緩やかに上昇すると、電磁リレーの緩慢な
動作により溶着などの不具合が生じる。また、復帰電圧
付近において、電源電圧が緩やかに降下すると、電磁リ
レーの遮断速度が遅くなり（特に直流負荷の場合）、ア
ークの持続時間が長くなって電磁リレーに異常損耗が生
じるという問題がある。

（ロ）ソリッドステートリレーの場合、前記同様に電源
電圧が緩やかに上昇すると、ソリッドステートリレーを
構成するフォトダイオードに十分な電流が流れないため
、点弧が不十分となる。特に、モータなどの交流誘導負
荷の場合には、全位相でＯＮさせることができないため
、交流誘導負荷が異常音を発し、場合によっては、破壊
に至ることがある。

（ハ）電磁リレーやソリッドステートリレーなどの被駆
動素子に印加される電圧が変動するため、被駆動素子の
動作が不安定になる。

（発明の目的） 本発明は、このような事情に鑑みてなされたものであっ
て、アナログ的に変化する電ａＴＬ圧の上昇、降下が緩
やかなものであっても、電磁リレーやソリッドステート
リレーなどの被駆動素子の動作をデジタル的（瞬間的）
に行えるようにするとともに、被駆動素子に印加される
電圧を一定に保持することにより、被駆動素子の動作を
安定性のあるものにして、前記のような問題点を解消す
ることを目的とする。

（発明の構成と効果） （構成〕 本発明は、このような目的を達成するために、次のよう
な構成をとる。

即ち、本発明の出力制御回路は、 電源入力端子に接続され、電源電圧が所定値以上のとき
に導通する電源電圧検出素子と、この電源電圧検出素子
とともに非反転直流増幅回路を構成するもので、前記電
源電圧検出素子の導通時に遮断し、前記’Ｋｉ＃電圧検
出素子の遮断時に導通する出力制御用スイッチング素子
と、この出力制御用スイッチング素子の遮断時に一定電
圧を出力し、前記出力制御用スイッチング素子の導通時
に出力を停止する定電圧回路と、この定電圧回路と前記
出力制御用スイッチング素子とのうちいずれか一方と前
記電源電圧検出素子との間に接続された正帰還用インピ
ーダンス素子 とを備えたものである。

〔作用〕

この構成による作用は、次の通りである。

（１）緩やかに上昇する電＃電圧が前記の所定値よりも
低いときには、非反転直流増幅回路における電源電圧検
出素子が遮断しているので、出力制御用スイッチング素
子が導通するため、定電圧回路からの出力はなく、被駆
動素子は動作しない。

電源電圧がさらに上昇して前記の所定値以上となったと
き、電源電圧検出素子が導通し、出力側１１１１用スイ
ッチング素子が遮断するため、定電圧回路から一定電圧
が被駆動素子に対して出力され、被駆動素子が動作する
。

この場合、定電圧回路と出力制御用スイッチング素子と
のうちいずれか一方と電源電圧検出素子との間に正帰還
用インピーダンス素子が接続されているため、電源電圧
検出素子の導通が瞬間的かつ安定的に行われ、従って、
出力制御用スイッチング素子の遮断、ひいては定電圧回
路の出力停止状態から出力状態への変化も瞬間的かつ安
定的に行われる。即ち、被駆動素子に対する出力が瞬間
的かつ安定的（デジタル的）に行われる。

（１１）逆に、緩やかに降下する電ＦＡ電圧が前記の所
定値以上のときには、電′ｔＡＴＬ圧検出素子が導通し
ているので、出力制御用スイッチング素子は遮断してお
り、定電圧回路が出力状態にあるため、被駆動素子に対
する一定電圧の出力を継続する。

電Ｊ！Ａ電圧がさらに降下して（１）で電ａ電圧検出素
子が”−ＳＪした電圧となっても、前記の正帰還用イン
ピーダンス素子の存在のために、電源電圧検出素子が検
出する電圧が前記の所定値までは降下しない。従って、
電源電圧検出素子の専通、出力制御用スイッチング素子
の遮断の状態、定電圧回路の出力状態、つまりは被駆動
素子に対する一定電圧の出力状態が維持される。

さらに電源電圧が降下して前記の所定値よりも低くなっ
たとき、電源電圧検出素子が遮断し、出力制御用スイ・
７チング素子が導通し、定電圧回路の出力が停止するた
−め、被駆動素子は不動作状態に復帰する。

この場合も、正帰還用インピーダンス素子の存在のため
に、被駆動素子に対する出力停止がデジタル的に行われ
る。

また、電源電圧の上昇時において電源電圧検出素子が導
通ずる電源電圧値と、電源電圧の降下時において電源電
圧検出素子が遮断する電源電圧値との間に差（ヒステリ
シス）が存在するため、外来ノイズがあったり、交流を
整流平滑したものを電源電圧とする場合など、電源電圧
にリップル電圧が重畳していても、前述した出力制御用
スイッチング素子のデジタル的な導通、遮断の動作は維
持される。

〔効果〕

以上のことから、本発明によれば、次のような効果が発
揮される。

（ａ）定電圧回路と出力制御用スイッチング素子とのう
ちいずれか一方から電源電圧検出素子に正帰還をかけて
いるため、電源電圧検出素子の導通・遮断、出力制御用
スイッチング素子の遮断・導通、および定電圧回路の出
力と出力停止との切り換えが瞬間的かつ安定的に行われ
、その結果、被駆動素子に対する出力およびその停止を
デジタル的に行うことができる。

（ｂ）前記正帰還があることから、電源電圧検出素子の
導通電圧と遮断電圧との間にヒステリシスが存在するこ
ととなり、その結果、リップル電圧が電ａ電圧に重畳し
ていたとしても、被駆動素子のデジタル的な動作、不動
作の制御を所期どおり正確に行うことができる。即ち、
被駆動素子の耐ノイズ性を向上することができる。

（Ｃ）従って、被駆動素子が例えば電磁リレーの場合、
電磁リレーの緩慢な動作による溶着やアークなどの不具
合を防止できる。また、被駆動素子がソリッドステート
リレーの場合、例えば、ソリッドステートリレーを構成
するフォトダイオードに十分な電流を流してその点弧を
確実なものとすることができる。特に、モータなどの交
流誘尋負荷の場合には、全位相でオンさせることができ
・異常音の発生や破壊を防止することができる。

（ｄ）アナログ入力をデジタル出力に変化するものにシ
ュミット回路があるが、このシュミット回路は、素子数
が多くて回路構成が複雑であり、ノイズが発生しやすい
上に、温度バランスの調整が困難である。これに対して
、本発明の構成によれば、シュミット回路よりも素子数
が少なくて回路構成が簡単であり、耐ノイズ性に優れ、
しかも温度バランスの調整が容易である。

（８）ことに、本発明の独自的な効果として、被駆動素
子に電圧を印加している状態では、常に、その電圧を一
定に保持することができるということが挙げられる。

即ち、被駆動素子の動作を十分に安定性のあるものにで
きるため、電磁リレーやソリッドステートリレーなどの
被駆動素子の動作を非常に安定性の高いものにすること
ができる。

（実施例の説明） 以下、本発明の実施例を図面に基づいて詳細に説明する
。

構−底 第１図は本発明の一実施例に係る出力制御回路の回路図
である。

分圧用の抵抗器Ｒ１、Ｒ２の直列回路の両端が正負の電
源入力端子ａ、ｂに接続されており、抵抗器Ｒ１，Ｒ２
の接続点が電源電圧検出素子としての第１トランジスタ
Ｔ　ｒ　ｌ　のヘースに接続されている。第１トランジ
スタＴｒ、のエミッタは電源入力端子の負極すに接続さ
れ、コレクタは抵抗器Ｒ３を介して電源入力端子の正極
ａに接続されている。

第１トランジスタＴｒ＋　のコレクタには、出力制御用
スイッチング素子としての第２トランジスタＴｒ、のヘ
ースが接続され、そのエミッタは電源入力端子の負極す
に接続されているとともに、コレクタは抵抗器Ｒ５を介
して電源入力端子の正極ａに接続されている。

第２トランジスタＴｒｚは、第１トランジスタＴ　ｒ　
＋　の導通時に遮断し、第１トランジスタＴｒ。

の遮断時に導通ずるように構成されている・第２トラン
ジスタＴｒ、のコレクタには、第３トランジスタＴｒ＝
のベースが接続されているとともに、定電圧素子として
のツェナーダイオードＺＤ、のカソードが接続されてい
る。ツェナーダイオードＺＤ＋のアノードは電源入力端
子の負極すに接続されている。第３トランジスタＴ　ｒ
　ｓのコレクタは電源入力端子の正極ａに接続され、エ
ミッタは出力端子の正極Ｃに接続されているとともに、
正帰還用インピーダンス素子としての抵抗器Ｒ４を介し
て第１トランジスタＴ　ｒ　＋のベースに接続されてい
る。

第３トランジスタＴｒｌのベース・エミッタ間には、第
３トランジスタＴｒ＝を保護するためのダイオードＤ、
が接続されている。

電源入力端子の負極すに接続された出力端子の負極ｄと
前記の出力端子の正極Ｃとの間に、電磁リレーやソリッ
ドステートリレーなどの被駆動素子Ｚが接続されている
。

第１トランジスタＴｒｌ　と第２トランジスタＴｒ２と
は、コレクタフォロワの２段接続となり、非反転直流増
幅回路Ａを構成している。

また、第３トランジスタＴｒ＝とツェナーダイオードＺ
Ｄ、とは、エミッタフォロワを構成する定電圧回路Ｂを
構成している。

仇−作 次に、上記実施例の動作を、第２図に示すタイムチャー
トに基づいて説明する。

■　電源電圧Ｅｉｎが０〔■〕からアナログ的に上昇す
る場合（時刻ｔ０〜ｔｓ） 電ａ′ｒＨ，圧ＥＩ、、が０〔ｖ〕から緩やかに上昇す
る場合に、電源電圧Ｅ１．が非反転直流増幅回路Ａにお
ける第１トランジスタＴｒ１のベース・エミッタ間電圧
。＋　　（＝０．６　　（Ｖ）　）よりも低い時刻ｔ０
〜１．の期間では、第１トランジスタＴ　ｒ　＋　、第
２トランジスタＴｒ、および第３トランジスタＴ「３が
ともにＯＦＦしている。従って、第１トランジスタＴｒ
、のベース電圧ｅｌ＋　第２トランジスタＴｒ２のベー
ス電圧ｅ２および定電圧回路Ｂにおける第３トランジス
タＴｒｚのベース電圧ｅ２が次第に上昇する。

しかしながら、第３トランジスタＴ「３がＯＦＦしてい
るため、出力端子ｃ、ｄ間に現れる出力電圧’Ｅ（ＩＩ
ＩＬは、０　〔■］であり、被駆動素子Ｚは動作しない
。

このとき、第１トランジスタＴｒ、のベース電圧ｅ１は
、電源電圧Ｅ　ｉ　Ｒが抵抗器Ｒ１，Ｒ２，Ｒ４で分圧
されるため、 Ｒ１−Ｒ２＋Ｒ４・Ｒ１＋Ｒ２・Ｒ４ ・・・・・・・・・・・・・・・・・・（１）となる。

ただし、この式（１）は、途中の計算において省略があ
り、Ｅ、、＃０．６　（Ｖ）のときに成立する。

この分圧の結果、第１トランジスタＴｒ、のベース電圧
ｅ１の上昇率は、第２トランジスタＴｒｚのベース電圧
ｅｔの上昇率よりも小さい。

時刻１．において、第２トランジスタＴｒ２のベース電
圧ｅ２がベース・エミッタ間電圧ＢＥ２に達すると、第
２トランジスタＴ　ｒ　ｚがＯＮＬ、第３トランジスタ
Ｔｒ、のベース電圧ｅ３を０　〔ｖ〕にするため、第３
トランジスタＴ　ｒ　ｘのＯＦＦ状態が維持される。従
って、出力端子ｃ、ｄ間に現れる出力電圧Ｅ出力電圧Ｅ
。ｕｔは、０〔■］を維持し、被駆動素子Ｚは動作しな
い。

このとき、第１トランジスタＴ　ｒ　＋　のベース電圧
ｅ１は、まだそのベース・エミッタ間電圧ｓｔ＋よりも
低いため、第１トランジスタＴ　ｒ　＋　もＯＦＦ状態
を維持している。

さらに電ａ電圧Ｅ、７が上昇し、時刻Ｌ２において、第
１トランジスタＴｒ、のベース電圧ｅ１がベース・エミ
ッタ間電圧、、に達すると、第１トランジスタＴｒ＋が
ＯＮする。その結果、第２トランジスタＴｒ、のベース
電圧ｅ２がほぼ０〔Ｖ〕となり、第２トランジスタＴｒ
、がＯＦＦする。

第２トランジスタＴ　ｒ　２がＯＦＦすると、第３トラ
ンジスタＴｒ＋のベースに抵抗器Ｒ５を介して電圧が印
加され、第３トランジスタＴｒ＝がＯＮして被駆動素子
Ｚに電圧が印加される。

しかし、ツェナーダイオードＺＤ、の存在のために、第
３トランジスタＴ　ｒ　ｚのベース電圧ｅ３が一定に保
たれるので、出力端子ｃ、ｄ間には、（第３トランジス
タＴｒｓのベース電圧ｅｓ）−〔第３トランジスタＴｒ
＝のベース・エミッタ間電圧、、〕で決定される一定の
出力電圧Ｅ０１．が出力される。

以上のようにして、一定の出力電圧Ｅ０゜、が被駆動素
子Ｚに印加され、被駆動素子Ｚが動作する。

通常、トランジスタは、ＯＦＦからＯＮ（飽和領域）に
達する間に非飽和領域が存在するが、定電圧回路Ｂにお
ける第３トランジスタＴｒ、のエミッタから第１トラン
ジスタＴｒ、のベースに正帰還用抵抗器Ｒ４を介して正
帰還がかけられているため、電源電圧Ｅｉｅの微増にも
かかわらず、シュミット回路のように第１トランジスタ
Ｔｒ＋　は、瞬間的かつ安定的にＯＦＦ状態からＯＮに
なる。

このため、第２トランジスタＴｒ、もＯＮ状態から瞬間
的かつ安定的にＯＦＦとなり、同様に第３トランジスタ
Ｔ「、もＯＦＦ状態から瞬間的かつ安定的にＯＮとなる
。その結果、被駆動素子Ｚには、瞬間的かつ安定的に出
力電圧Ｅ０゜ｔが印加される。即ち、被駆動素子Ｚに対
する出力がデジタル的に行われる。

このときの出力電圧Ｅ　（ｌ　ＩＩ　Ｌが、被駆動素子
Ｚを動作させるのに十分な電圧となるように、抵抗器Ｒ
１，Ｒ２，Ｒ４の抵抗値を決めであることはいうまでも
ない。

第３トランジスタＴｒ＝がＯＮした状態での出力電圧Ｅ
　ｏｕｔは、定電圧回路Ｂの働きにより、電源電圧Ｅ　
ｉ　ａがそれ以上上昇しても一定に保持される。即ち、
時刻ｔ２から、電源電圧Ｅ、７が最大値に達する時刻ｔ
、〜ｔ４を経て、第３トランジスタＴｒ、がＯＦＦする
時刻ｔ、まで一定に保持される。

■　電源電圧Ｅ！＊が最大値からアナログ的に降下する
場合（時刻ｔ４〜ｔｓ） 電源電圧Ｅ１．．が緩やかに降下して、■で第１トラン
ジスタＴ　ｒ　ｌがＯＮした電圧と等しい電圧となった
時刻ｔ５においても、第１トランジスタＴｒ、はＯＮ状
態を維持する。即ち、正帰還用抵抗器Ｒ４の存在のため
に、時刻ｔ、においては、第１トランジスタＴｒ＋　の
ベース電圧ｅ１がベース・エミッタ間電圧、、１よりも
高い状態になっているためである。従って、被駆動素子
Ｚに対する一定電圧の出力状態が維持される。

さらに電源電圧Ｅ　ｉ　＋１が降下して第１トランジス
タＴｒ、のベース電圧ｅ１がベース・エミッタ間電圧、
１よりも低くなった時刻ｔ、において、第１トランジス
タＴｒ＋がＯＦＦする。その結果、第２トランジスタＴ
ｒｔのベース電圧ｅ２が瞬間的かつ安定的にベース・エ
ミッタ間電圧、２よりも高くなり、第２トランジスタＴ
ｒ、がＯＮする。

その結果、第３トランジスタＴｒ＝のベース電圧ｅ３が
ほぼ０　（Ｖ）となり、第３トランジスタＴｒ、が瞬間
的かつ安定的にＯＦＦする。

従って、被駆動素子Ｚに対する出力が停止されるため、
被駆動素子Ｚは不動作状態に復帰する。

この場合も正帰還用抵抗器Ｒ４の存在のために、被駆動
素子Ｚに対する出力停止がデジタル的に行われる。

また、電源電圧Ｅ、、ｌの上昇時において第１トランジ
スタＴｒ、がＯＮする電源電圧値と、電源電圧Ｅ、、ｌ
の降下時において第１トランジスタＴｒ＋がＯＦＦする
電源電圧値との間に差（ヒステリシスｅ４）が存在する
ため、外来ノイズがあったり、交流を整流平滑したもの
を電源電圧Ｅ　＝　ｎとする場合など、電源電圧Ｅ１，
１にリップル電圧が重畳していても、前述した第２トラ
ンジスタＴｒ、および第３トランジスタ’ｌ’ｒ２のデ
ジタル的なＯＮ、ＯＦＦの動作は保持される。従って、
被駆動素子Ｚの耐ノイズ性が高い。

さらに電源電圧Ｅ　ｉ　ｎが降下すると、時刻ｔ、にお
いて、第２トランジスタＴｒ２のベース電圧ｅ２がベー
ス・エミッタ間電圧Ｍｔ２よりも低くなり、第２トラン
ジスタＴｒ、もＯＦＦする。この間、第３トランジスタ
Ｔｒ＝のＯＦＦ状態が続いているため、被駆動素子Ｚに
対する出力がなく、被駆動素子Ｚは不動作状態を維持す
る。

第３トランジスタ’ｌ’ｒ３のベース゛エミッタ間に接
続したダイオードＤ１は、第３トランジスタＴｒ、のエ
ミッタ・ベース間に逆バイアス電圧がかかるのを防止し
て第３トランジスタＴ　ｒ　ｚを保護する。

即ち、被駆動素子Ｚとして、例えば、−巻線キープリレ
ーとコンデンサとを直列接続した回路でシングルスティ
プル動作（実公昭５２−４８７０２号公報参照）をさせ
るときの放電回路を形成する。

土生血至ｌ施± 本発明は、次のような構成のものも実施例として含む。

（１）第１図の実施例では、第１トランジスタＴ「、お
よび第２トランジスタ”ｌ”ｒ２としてＮＰＮ型のもの
を用いたが、これに代えてＰＮＰ型のトランジスタ、電
界効果トランジスタ、あるいはこれらの組み合わせとか
、複数の素子をダーリントン接続したものなどを用いて
もよい。

（■）第１図の実施例では、電源電圧検出素子として第
１トランジスタＴｒ、を用い、分圧用の抵抗器Ｒ１，Ｒ
２による分圧電圧ｅ１と第１トランジスタＴ　ｒ　、の
ベース・エミノク間電圧、、との大小比較で電源電圧を
検出しているが、このような構成に加えて、ツェナーダ
イオードなどの定電圧素子を組み合わせることにより、
ＯＮ、ＯＦＦ電圧を調整するように構成したものであっ
てもよい。

（［［Ｉ）第１図の実施例において、被駆動素子Ｚの温
度特性を補正するために、抵抗Ｒ３ＲＩ、Ｒ２に適当な
温度係数のものを用いたり、これら抵抗器Ｒ１，Ｒ２と
直列あるいは並列にサーミスタやダイオードなどを接続
して温度特性を補正してもよい。

（ＴＶ）第１図の実施例では、定電圧素子としてツェナ
ーダイオードＺ　Ｄ　＋　を用いたが、これに代えて、
ツェナーダイオードとダイオードとの直列回路を用いて
もよい。

また、正帰還用抵抗器Ｒ４の一端が第３トランジスタＴ
ｒ、のエミッタに接続されているが、これは、第１図で
鎖線で示すように、第２トランジスタＴｒ、のコレクタ
に接続してもよいし、あるいは、抵抗器などによる分圧
回路を第３トランジスタＴｒ３のエミッタまたは第２ト
ランジスタＴｒ２のコレクタに接続して、その分圧点に
正帰還用抵抗器Ｒ４の一端を接続してもよい。

さらに、第１図の実施例では、正帰還用抵抗器Ｒ４の他
端が抵抗器Ｒ１，Ｒ２の接続点に接続されているが、抵
抗器Ｒ１を分割してその分割点に接続したり、抵抗器Ｒ
２を分割してその接続点に接続してもよい。あるいは、
（ｎ）で述べた定電圧素子に接続してもよい。

（Ｖ）第１図の実施例では、非反転直流増幅回路Ａとし
てコレクタフォロワ２段の直列接続としたが、本発明は
、これに限定されるものでもない。

なお、本発明の出力制御回路は、電磁リレー。

ソレノイド、ソリッドステートリレー、フナ１−ダイオ
ードなどの駆動、−Ｓ線キープリレーとコンデンサとの
直列回路の駆動（キープリレーをシングルスティプルタ
イプ（実公昭５２−４８７０２号公報参照）にするため
）とか、コンデンサおよび抵抗器からなり、充電を利用
して計時するクィマ（第１図の＃ｌ（抗３Ｒ２と並列に
コンデンサを接続したもの）の駆動などに使用すること
ができる。

また、出力制御回路自体を被駆動素子Ｚとともに一体的
にパッケージ化してもよい。

【図面の簡単な説明】

第１図は本発明の一実施例に係る出力制御回路の回路図
、第２図はそのタイムチャートである。 ａ・・・電源入力端子の正極 ｂ・・・電源入力端子の負極 ｃ、　　ｄ・・・出力端子 Ａ・・・非反転直流増幅回路 Ｂ・・・定電圧回路 Ｚ　Ｄ　＋・・・ツェナーダイオード（定電圧素子）Ｄ
、・・・ダイオード Ｔｒ、・・・第１トランジスタ（電源電圧検出素子）Ｔ
ｒ２・・・第２トランジスタ（出力制御用スイッチング
素子） Ｔｒ３・・・第３トランジスタ Ｒ４・・・正帰還用抵抗器（正帰還用インピーダンス素
子） Ｚ・・・被駆動素子

Claims (2)

【特許請求の範囲】
1. （１）電源入力端子に接続され、電源電圧が所定値以上
   のときに導通する電源電圧検出素子と、この電源電圧検
   出素子とともに非反転直流増幅回路を構成するもので、
   前記電源電圧検出素子の導通時に遮断し、前記電源電圧
   検出素子の遮断時に導通する出力制御用スイッチング素
   子と、この出力制御用スイッチング素子の遮断時に一定
   電圧を出力し、前記出力制御用スイッチング素子の導通
   時に出力を停止する定電圧回路と、この定電圧回路と前
   記出力制御用スイッチング素子とのうちいずれか一方と
   前記電源電圧検出素子との間に接続された正帰還用イン
   ピーダンス素子 とを備えた出力制御回路。
2. （２）前記定電圧回路が、 前記出力制御用スイッチング素子の出力両端間に接続さ
   れた定電圧素子と、 この定電圧素子の出力端にベースが接続され、コレクタ
   が電源入力端子の正極に、エミッタが出力端子に接続さ
   れたトランジスタと、 このトランジスタのエミッタにアノードが接続され、ベ
   ースにカソードが接続されたダイオードとから構成され
   ている特許請求の範囲第（１）項記載の出力制御回路。