JPH0422519Y2 - - Google Patents
Info
- Publication number
- JPH0422519Y2 JPH0422519Y2 JP1984106182U JP10618284U JPH0422519Y2 JP H0422519 Y2 JPH0422519 Y2 JP H0422519Y2 JP 1984106182 U JP1984106182 U JP 1984106182U JP 10618284 U JP10618284 U JP 10618284U JP H0422519 Y2 JPH0422519 Y2 JP H0422519Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch
- terminal
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
Landscapes
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、電源オン／オフ時におけるラツチン
グリレーを一方の安定状態および他の安定状態に
動作させる駆動回路に関する。
グリレーを一方の安定状態および他の安定状態に
動作させる駆動回路に関する。
従来技術
従来のICリレー、すなわちリレースイツチを
動作させる集積回路化された駆動回路を有するリ
レーは、電源電圧を供給した状態でさらにリレー
スイツチを駆動させる入力信号を与えなければ駆
動しない。またこのようなリレーは、動作させる
ための信号出力回路や制御回路などが必要であつ
た。また従来の単安定動作のシングルステーブル
リレーは、電源のオン／オフで動作を行うが、た
とえばセツト状態を保持するのにリレーコイルに
常に電流を流してやらねばならないため、消費電
流が大きかつた。
動作させる集積回路化された駆動回路を有するリ
レーは、電源電圧を供給した状態でさらにリレー
スイツチを駆動させる入力信号を与えなければ駆
動しない。またこのようなリレーは、動作させる
ための信号出力回路や制御回路などが必要であつ
た。また従来の単安定動作のシングルステーブル
リレーは、電源のオン／オフで動作を行うが、た
とえばセツト状態を保持するのにリレーコイルに
常に電流を流してやらねばならないため、消費電
流が大きかつた。
考案が解決しようとする問題点
考案の目的は、消費電力の少ない集積回路化さ
れたラツチングリレーを用い、電源オン／オフ時
において一方の安定状態および他の安定状態に設
定する動作を行い、消費電力をできるだけ少なく
することである。
れたラツチングリレーを用い、電源オン／オフ時
において一方の安定状態および他の安定状態に設
定する動作を行い、消費電力をできるだけ少なく
することである。
問題点を解決するための手段
本考案は、直流電源Ｅと、
直流電源Ｅの一方の出力端に直列に接続される
スイツチSWと、 スイツチSWに直列に、かつ順方向に、スイツ
チSWに関して直流電源Ｅとは反対側で接続され
るダイオードＤ１と、 ２つの第１および第２抵抗Ｒ１，Ｒ２から成る
直列回路であつて、一方端が、スイツチSWとダ
イオードＤ１との接続点に接続され、他方端が、
直流電源Ｅの他方の出力端に接続される、そのよ
うな直列回路と、 ダイオードＤ１のスイツチとは反対側の端子に
一方端が接続される第３抵抗Ｒ３と、 第３抵抗Ｒ３の他方端と、直流電源Ｅの前記他
方の出力端との間に接続される第１トランジスタ
Ｑ１であつて、そのベースは、第１および第２抵
抗Ｒ１，Ｒ２の接続点に接続される、そのような
第１トランジスタＱ１と、 ダイオードＤ１のスイツチとは反対側の前記端
子と、直流電源Ｅの前記他方の出力端との間に接
続されるコンデンサＣ１と、 ラツチングリレー回路RYであつて、コンデン
サＣ１の両端子にそれぞれ接続される２つの電源
供給端子Vcc，GNDを有し、これら２つの電源
供給端子Vcc，GNDに与えられる電力によつて
動作し、リレースイツチを有し、さらにこのリレ
ースイツチの２つの各安定状態にそれぞれ対応す
る入力端子Ｒ，Ｓを有し、一方の入力端子Ｒが直
流電源Ｅの前記他方の出力端の電位となつたと
き、一方の安定状態となり、その後、オープン状
態となつたとき、その一方の安定状態を保ち、他
方の入力端子Ｓが直流電源Ｅの前記他方の出力端
の電位となつたとき、他方の安定状態となり、そ
の後、オープン状態となつたとき、その他方の安
定状態を保つ、そのような集積回路化されたラツ
チングリレー回路RYと、 ラツチングリレー回路RYの前記一方の入力端
子Ｒと、直流電源Ｅの前記他方の出力端との間に
接続される第２トランジスタＱ２であつて、その
ベースは、第３抵抗Ｒ３と第１トランジスタＱ１
との接続点に接続される、そのような第２トラン
ジスタＱ２とを含み、 ラツチングリレー回路RYの前記他方の入力端
子Ｓは、第３抵抗Ｒ３と第１トランジスタＱ１と
の接続点に接続されることを特徴とするラツチン
グリレーの駆動回路である。
スイツチSWと、 スイツチSWに直列に、かつ順方向に、スイツ
チSWに関して直流電源Ｅとは反対側で接続され
るダイオードＤ１と、 ２つの第１および第２抵抗Ｒ１，Ｒ２から成る
直列回路であつて、一方端が、スイツチSWとダ
イオードＤ１との接続点に接続され、他方端が、
直流電源Ｅの他方の出力端に接続される、そのよ
うな直列回路と、 ダイオードＤ１のスイツチとは反対側の端子に
一方端が接続される第３抵抗Ｒ３と、 第３抵抗Ｒ３の他方端と、直流電源Ｅの前記他
方の出力端との間に接続される第１トランジスタ
Ｑ１であつて、そのベースは、第１および第２抵
抗Ｒ１，Ｒ２の接続点に接続される、そのような
第１トランジスタＱ１と、 ダイオードＤ１のスイツチとは反対側の前記端
子と、直流電源Ｅの前記他方の出力端との間に接
続されるコンデンサＣ１と、 ラツチングリレー回路RYであつて、コンデン
サＣ１の両端子にそれぞれ接続される２つの電源
供給端子Vcc，GNDを有し、これら２つの電源
供給端子Vcc，GNDに与えられる電力によつて
動作し、リレースイツチを有し、さらにこのリレ
ースイツチの２つの各安定状態にそれぞれ対応す
る入力端子Ｒ，Ｓを有し、一方の入力端子Ｒが直
流電源Ｅの前記他方の出力端の電位となつたと
き、一方の安定状態となり、その後、オープン状
態となつたとき、その一方の安定状態を保ち、他
方の入力端子Ｓが直流電源Ｅの前記他方の出力端
の電位となつたとき、他方の安定状態となり、そ
の後、オープン状態となつたとき、その他方の安
定状態を保つ、そのような集積回路化されたラツ
チングリレー回路RYと、 ラツチングリレー回路RYの前記一方の入力端
子Ｒと、直流電源Ｅの前記他方の出力端との間に
接続される第２トランジスタＱ２であつて、その
ベースは、第３抵抗Ｒ３と第１トランジスタＱ１
との接続点に接続される、そのような第２トラン
ジスタＱ２とを含み、 ラツチングリレー回路RYの前記他方の入力端
子Ｓは、第３抵抗Ｒ３と第１トランジスタＱ１と
の接続点に接続されることを特徴とするラツチン
グリレーの駆動回路である。
作 用
前記直流電源ＥがスイツチSWによつてオンさ
れたとき、前記ラツチングリレーのリレースイツ
チが一方の安定状態に動作し、前記直流電源がオ
フされたとき前記コンデンサからの放電電流によ
り前記ラツチングリレーのリレースイツチが他方
の安定状態に動作する。
れたとき、前記ラツチングリレーのリレースイツ
チが一方の安定状態に動作し、前記直流電源がオ
フされたとき前記コンデンサからの放電電流によ
り前記ラツチングリレーのリレースイツチが他方
の安定状態に動作する。
実施例
第１図は、本考案の一実施例の電気回路図であ
る。直流電源Ｅの正極は、スイツチSWを介して
ダイオードＤ１のアノードに接続される。ダイオ
ードＤ１のアノードは、抵抗Ｒ１を介してトラン
ジスタＱ１のベースに接続される。ダイオードＤ
１のカソードは、抵抗Ｒ３を介してトランジスタ
Ｑ１のコレクタ、トランジスタＱ２のベース、お
よび集積回路を含み構成されるラツチングリレー
回路RYのセツト端子Ｓに接続される。トランジ
スタＱ２のコレクタは、ラツチングリレー回路
RYのリセツト端子Ｒに接続される。ライン１
は、直流電源Ｅの負極に接続され、また抵抗Ｒ２
を介してトランジスタＱ１のベースに接続され
る。またライン１は、トランジスタＱ１のエミ
ツタ、トランジスタＱ２のエミツタ、およびラツ
チングリレー回路RYの接地端子GNDに接続され
る。ラツチングリレー回路RYの電源端子Vccは、
ダイオードＤ１のカソードに接続される。ラツチ
ングリレー回路RYの電源端子Vccの接地端子
GNDとには、コンデンサＣ１が接続される。
る。直流電源Ｅの正極は、スイツチSWを介して
ダイオードＤ１のアノードに接続される。ダイオ
ードＤ１のアノードは、抵抗Ｒ１を介してトラン
ジスタＱ１のベースに接続される。ダイオードＤ
１のカソードは、抵抗Ｒ３を介してトランジスタ
Ｑ１のコレクタ、トランジスタＱ２のベース、お
よび集積回路を含み構成されるラツチングリレー
回路RYのセツト端子Ｓに接続される。トランジ
スタＱ２のコレクタは、ラツチングリレー回路
RYのリセツト端子Ｒに接続される。ライン１
は、直流電源Ｅの負極に接続され、また抵抗Ｒ２
を介してトランジスタＱ１のベースに接続され
る。またライン１は、トランジスタＱ１のエミ
ツタ、トランジスタＱ２のエミツタ、およびラツ
チングリレー回路RYの接地端子GNDに接続され
る。ラツチングリレー回路RYの電源端子Vccは、
ダイオードＤ１のカソードに接続される。ラツチ
ングリレー回路RYの電源端子Vccの接地端子
GNDとには、コンデンサＣ１が接続される。
まず、ラツチングリレー回路RYの各入力端子
Ｒ，Ｓの説明をしておく。セツト端子Ｓには、ラ
ツチングリレー回路RYに含まれるラツチングリ
レーのリレースイツチを一方の安定状態にセツト
する信号が与えられ、このセツト端子Ｓを接地に
落とすと、リレースイツチはセツトされ、その後
セツト信号を切つてもそのままセツト保持する。
リセツト端子Ｒには、リレースイツチを他の安定
状態にリセツトするリセツト信号が与えられ、こ
のリセツト端子Ｒを接地に落とすと、リレースイ
ツチはリセツトされ、その後リセツト信号を切つ
てもそのままリセツト保持する。
Ｒ，Ｓの説明をしておく。セツト端子Ｓには、ラ
ツチングリレー回路RYに含まれるラツチングリ
レーのリレースイツチを一方の安定状態にセツト
する信号が与えられ、このセツト端子Ｓを接地に
落とすと、リレースイツチはセツトされ、その後
セツト信号を切つてもそのままセツト保持する。
リセツト端子Ｒには、リレースイツチを他の安定
状態にリセツトするリセツト信号が与えられ、こ
のリセツト端子Ｒを接地に落とすと、リレースイ
ツチはリセツトされ、その後リセツト信号を切つ
てもそのままリセツト保持する。
スイツチSWは、直流電源Ｅの一方の出力端
（この実施例では正極）に直列に接続される。ダ
イオードＤ１は、スイツチSWに直列に、かつ順
方向に、しかもスイツチSWに関して直流電源Ｅ
とは反対側（第１図の右方）で接続される。２つ
の抵抗Ｒ１，Ｒ２によつて直列回路が構成され、
この直列回路の一方端は、スイツチSWとダイオ
ードＤ１との接続点に接続され、直列回路の他方
端は、直流電源Ｅの他方の出力端（この実施例で
は負極）に接続される。抵抗Ｒ３の一方端は、ダ
イオードＤ１のスイツチSWとは反対側の端子に
接続される。トランジスタＱ１は、抵抗Ｒ３の他
方端と、直流電源Ｅの前記他方の出力端との間に
接続されており、そのベースは、抵抗Ｒ１，Ｒ２
の接続点に接続される。コンデンサＣ１は、ダイ
オードＤ１のスイツチSWとは反対側の前記端子
と、直流電源Ｅの前記他方の出力端との間に接続
される。
（この実施例では正極）に直列に接続される。ダ
イオードＤ１は、スイツチSWに直列に、かつ順
方向に、しかもスイツチSWに関して直流電源Ｅ
とは反対側（第１図の右方）で接続される。２つ
の抵抗Ｒ１，Ｒ２によつて直列回路が構成され、
この直列回路の一方端は、スイツチSWとダイオ
ードＤ１との接続点に接続され、直列回路の他方
端は、直流電源Ｅの他方の出力端（この実施例で
は負極）に接続される。抵抗Ｒ３の一方端は、ダ
イオードＤ１のスイツチSWとは反対側の端子に
接続される。トランジスタＱ１は、抵抗Ｒ３の他
方端と、直流電源Ｅの前記他方の出力端との間に
接続されており、そのベースは、抵抗Ｒ１，Ｒ２
の接続点に接続される。コンデンサＣ１は、ダイ
オードＤ１のスイツチSWとは反対側の前記端子
と、直流電源Ｅの前記他方の出力端との間に接続
される。
ラツチングリレー回路RYは、コンデンサＣ１
の両端子にそれぞれ接続される２つの電源供給端
子である前述の各端子Vcc，GNDを有し、これ
らの２つの電源供給端子Vcc，GNDに与えられ
る電力によつて動作する。このラツチングリレー
回路RYは、リレースイツチを有し、さらにこの
リレースイツチの２つの各安定状態にそれぞれ対
応する入力端子Ｒ，Ｓを有する。一方の入力端子
Ｒは直流電源Ｅの前記他方の出力端の電位となつ
たとき、一方の安定状態となり、その後、オープ
ン状態となつたとき、その一方の安定状態を保
つ。他方の入力端子Ｓが直流電源Ｅの前記他方の
出力端の電位となつたとき、他方の安定状態とな
り、その後、オープン状態をなつたとき、その他
方の安定状態を保つ。このラツチングリレー回路
RYは、集積回路化される。
の両端子にそれぞれ接続される２つの電源供給端
子である前述の各端子Vcc，GNDを有し、これ
らの２つの電源供給端子Vcc，GNDに与えられ
る電力によつて動作する。このラツチングリレー
回路RYは、リレースイツチを有し、さらにこの
リレースイツチの２つの各安定状態にそれぞれ対
応する入力端子Ｒ，Ｓを有する。一方の入力端子
Ｒは直流電源Ｅの前記他方の出力端の電位となつ
たとき、一方の安定状態となり、その後、オープ
ン状態となつたとき、その一方の安定状態を保
つ。他方の入力端子Ｓが直流電源Ｅの前記他方の
出力端の電位となつたとき、他方の安定状態とな
り、その後、オープン状態をなつたとき、その他
方の安定状態を保つ。このラツチングリレー回路
RYは、集積回路化される。
トランジスタＱ２は、ラツチングリレー回路
RYの前記一方の入力端子Ｒと、直流電源Ｅの前
記他方の出力端との間に接続され、そのベース
は、抵抗Ｒ３と第１トランジスタＱ１との接続点
に接続される。ラツチングリレー回路RYの前記
他方の入力端子Ｓは、前記直流電源Ｅの他方の出
力端に接続される。
RYの前記一方の入力端子Ｒと、直流電源Ｅの前
記他方の出力端との間に接続され、そのベース
は、抵抗Ｒ３と第１トランジスタＱ１との接続点
に接続される。ラツチングリレー回路RYの前記
他方の入力端子Ｓは、前記直流電源Ｅの他方の出
力端に接続される。
以下、第１図に戻つて回路の動作を説明する。
スイツチSWがオンされると、NPN型のトラン
ジスタＱ１に抵抗Ｒ１，Ｒ２によりバイアスされ
たベース電流が流れ、トランジスタＱ１はオンす
る。そのときNPN型のトランジスタＱ２のベー
ス電流は、トランジスタＱ１に吸収され、トラン
ジスタＱ２はオフとなる。トランジスタＱ２がオ
フであるとき、トランジスタＱ２のコレクタに接
続されているラツチングリレー回路RYのリセツ
ト端子Ｒの電位は接地電圧でないため、リセツト
端子Ｒはオープン状態と同じである。つまりリセ
ツト端子Ｒには、リセツト信号が与えられていな
い。
スイツチSWがオンされると、NPN型のトラン
ジスタＱ１に抵抗Ｒ１，Ｒ２によりバイアスされ
たベース電流が流れ、トランジスタＱ１はオンす
る。そのときNPN型のトランジスタＱ２のベー
ス電流は、トランジスタＱ１に吸収され、トラン
ジスタＱ２はオフとなる。トランジスタＱ２がオ
フであるとき、トランジスタＱ２のコレクタに接
続されているラツチングリレー回路RYのリセツ
ト端子Ｒの電位は接地電圧でないため、リセツト
端子Ｒはオープン状態と同じである。つまりリセ
ツト端子Ｒには、リセツト信号が与えられていな
い。
一方、トランジスタＱ１がオンしているため、
トランジスタＱ１のコレクタ電位は接地電位とな
り、ラツチングリレー回路RYのセツト端子Ｓに
はローレベルのセツト信号が与えられ、ラツチン
グリレー回路RYのリレースイツチはセツト動作
を行う。
トランジスタＱ１のコレクタ電位は接地電位とな
り、ラツチングリレー回路RYのセツト端子Ｓに
はローレベルのセツト信号が与えられ、ラツチン
グリレー回路RYのリレースイツチはセツト動作
を行う。
次にスイツチSWをオフすると、コンデンサＣ
１から放電電流がダイオードＤ１のカソードの方
に流れる。その放電電流はダイオードＤ１により
抵抗Ｒ１の方へ流れず、トランジスタＱ１のベー
ス電流が遮断され、トランジスタＱ１はオフす
る。したがつてラツチングリレー回路RYのセツ
ト端子Ｓの電位は、接地電位ではなくなり、ハイ
レベルとなる。このとき抵抗Ｒ３を介して流れる
コンデンサＣ１からの放電電流によりトランジス
タＱ２のベース電流が流れ、トランジスタＱ２が
オンする。トランジスタＱ２がオンすることによ
り、ラツチングリレー回路RYのリセツト端子Ｒ
の電位は接地電位になり、それをリセツト信号と
してラツチングリレー回路RYのリレースイツチ
をリセツトさせる。つまりリセツト端子Ｒにロー
レベルの信号を与えると、ラツチングリレー回路
RYのリレースイツチはリセツト動作する。
１から放電電流がダイオードＤ１のカソードの方
に流れる。その放電電流はダイオードＤ１により
抵抗Ｒ１の方へ流れず、トランジスタＱ１のベー
ス電流が遮断され、トランジスタＱ１はオフす
る。したがつてラツチングリレー回路RYのセツ
ト端子Ｓの電位は、接地電位ではなくなり、ハイ
レベルとなる。このとき抵抗Ｒ３を介して流れる
コンデンサＣ１からの放電電流によりトランジス
タＱ２のベース電流が流れ、トランジスタＱ２が
オンする。トランジスタＱ２がオンすることによ
り、ラツチングリレー回路RYのリセツト端子Ｒ
の電位は接地電位になり、それをリセツト信号と
してラツチングリレー回路RYのリレースイツチ
をリセツトさせる。つまりリセツト端子Ｒにロー
レベルの信号を与えると、ラツチングリレー回路
RYのリレースイツチはリセツト動作する。
以上のように電源をオンするとラツチングリレ
ー回路RYのリレースイツチはセツトし、電源を
オフするとラツチングリレー回路RYのリレース
イツチはリセツトする。
ー回路RYのリレースイツチはセツトし、電源を
オフするとラツチングリレー回路RYのリレース
イツチはリセツトする。
なおラツチングリレー回路RYの集積回路内部
には、第２図に示すようなカレントソース回路が
含まれ、入力端子Ａがオープン状態では抵抗Ｒを
流れる電流ｉ１はダイオードｄ４およびｄ５を介
してトランジスタＴに流れ、トランジスタＴはオ
ンになる。また入力端子Ａが接地されているとき
は抵抗Ｒを流れる電流ｉ２はダイオードｄ３を介
して接地に流れ、トランジスタＴはオフになる。
したがつて入力端子Ａがオープン状態のときトラ
ンジスタＴのコレクタからの出力Ｂはローレベル
となり、入力端子Ａが接地状態のときトランジス
タＴのコレクタからの出力Ｂはハイレベルとな
り、このような出力Ｂはハイレベルとなり、この
ような出力Ｂはラツチングリレー回路RYの入力
信号となる。
には、第２図に示すようなカレントソース回路が
含まれ、入力端子Ａがオープン状態では抵抗Ｒを
流れる電流ｉ１はダイオードｄ４およびｄ５を介
してトランジスタＴに流れ、トランジスタＴはオ
ンになる。また入力端子Ａが接地されているとき
は抵抗Ｒを流れる電流ｉ２はダイオードｄ３を介
して接地に流れ、トランジスタＴはオフになる。
したがつて入力端子Ａがオープン状態のときトラ
ンジスタＴのコレクタからの出力Ｂはローレベル
となり、入力端子Ａが接地状態のときトランジス
タＴのコレクタからの出力Ｂはハイレベルとな
り、このような出力Ｂはハイレベルとなり、この
ような出力Ｂはラツチングリレー回路RYの入力
信号となる。
出力Ａは、前述のリセツトのための入力端子Ｒ
に対応しており、出力Ｂは、リレースイツチのリ
レーコイルＬに接続されるとともに、抵抗Ｒ４を
介して電源供給のための端子Vccに接続される。
ラツチングリレーは、リセツトのためのリレーコ
イルＬと、セツトのためのもう１つのコイルを有
しているものであり、いわゆる２巻線形であり、
もう１つのセツトのための入力端子Ｓとセツトの
ためのリレーコイルとに関してもまた同様な構成
となつている。他の実施例として、ラツチングリ
レーは１巻線形であつて、そのリレーコイルに流
れる電流の向きに応じてリレースイツチのスイツ
チング状態が変化する構成であつてもよく、その
ときにはラツチングリレー回路RYの構成は第２
図の構成とは異なる構成に変更され、このような
構成は、当業者に容易である。
に対応しており、出力Ｂは、リレースイツチのリ
レーコイルＬに接続されるとともに、抵抗Ｒ４を
介して電源供給のための端子Vccに接続される。
ラツチングリレーは、リセツトのためのリレーコ
イルＬと、セツトのためのもう１つのコイルを有
しているものであり、いわゆる２巻線形であり、
もう１つのセツトのための入力端子Ｓとセツトの
ためのリレーコイルとに関してもまた同様な構成
となつている。他の実施例として、ラツチングリ
レーは１巻線形であつて、そのリレーコイルに流
れる電流の向きに応じてリレースイツチのスイツ
チング状態が変化する構成であつてもよく、その
ときにはラツチングリレー回路RYの構成は第２
図の構成とは異なる構成に変更され、このような
構成は、当業者に容易である。
考案の効果
以上のように本考案によればラツチングリレー
を電源オン／オフ時で一方の安定状態および他の
安定状態にそれぞれ動作し、消費電力を小さくす
ることができる。
を電源オン／オフ時で一方の安定状態および他の
安定状態にそれぞれ動作し、消費電力を小さくす
ることができる。
さらに本考案によれば、スイツチSWが導通し
た状態において、直流電源Ｅの電圧が、もしも、
ゆつくりと上昇していつたときにおいても、ラツ
チングリレー回路RYに含まれているリレースイ
ツチのスイツチング状態を確実に変化させること
ができる。またスイツチSWが導通している状態
で、電流電源Ｅの電圧がゆつくりと低下したとき
においても、第１トランジスタＱ１が遮断するこ
とによつて、リレースイツチのスイツチング状態
を変化させることができる。このように直流電源
Ｅの電圧がゆつくりと上昇し、またゆつくりと低
下したときにおいても、リレースイツチのスイツ
チング状態を確実に変化させることができるとい
う優れた効果が達成される。
た状態において、直流電源Ｅの電圧が、もしも、
ゆつくりと上昇していつたときにおいても、ラツ
チングリレー回路RYに含まれているリレースイ
ツチのスイツチング状態を確実に変化させること
ができる。またスイツチSWが導通している状態
で、電流電源Ｅの電圧がゆつくりと低下したとき
においても、第１トランジスタＱ１が遮断するこ
とによつて、リレースイツチのスイツチング状態
を変化させることができる。このように直流電源
Ｅの電圧がゆつくりと上昇し、またゆつくりと低
下したときにおいても、リレースイツチのスイツ
チング状態を確実に変化させることができるとい
う優れた効果が達成される。
第１図は本考案の一実施例の電気回路図、第２
図はラツチングリレー回路RYの集積回路に含ま
れるカレントソース回路の電気回路図である。 Ｃ１……コンデンサ、Ｄ１……ダイオード、Ｅ
……直流電源、Ｒ１〜Ｒ３……抵抗、Ｑ１，Ｑ２
……トランジスタ、RY……ラツチングリレー回
路、SW……スイツチ。
図はラツチングリレー回路RYの集積回路に含ま
れるカレントソース回路の電気回路図である。 Ｃ１……コンデンサ、Ｄ１……ダイオード、Ｅ
……直流電源、Ｒ１〜Ｒ３……抵抗、Ｑ１，Ｑ２
……トランジスタ、RY……ラツチングリレー回
路、SW……スイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 直流電源Ｅと、 直流電源Ｅの一方の出力端に直列に接続される
スイツチSWと、 スイツチSWに直列に、かつ順方向に、スイツ
チSWに関して直流電源Ｅとは反対側で接続され
るダイオードＤ１と、 ２つの第１および第２抵抗Ｒ１，Ｒ２から成る
直列回路であつて、一方端が、スイツチSWとダ
イオードＤ１との接続点に接続され、他方端が、
直流電源Ｅの他方の出力端に接続される、そのよ
うな直列回路と、 ダイオードＤ１のスイツチとは反対側の端子に
一方端が接続される第３抵抗Ｒ３と、 第３抵抗Ｒ３の他方端と、直流電源Ｅの前記他
方の出力端との間に接続される第１トランジスタ
Ｑ１であつて、そのベースは、第１および第２抵
抗Ｒ１，Ｒ２の接続点に接続される、そのような
第１トランジスタＱ１と、 ダイオードＤ１のスイツチとは反対側の前記端
子と、直流電源Ｅの前記他方の出力端との間に接
続されるコンデンサＣ１と、 ラツチングリレー回路RYであつて、コンデン
サＣ１の両端子にそれぞれ接続される２つの電源
供給端子Vcc，GNDを有し、これら２つの電源
供給端子Vcc，GNDに与えられる電力によつて
動作し、リレースイツチを有し、さらにこのリレ
ースイツチの２つの各安定状態にそれぞれ対応す
る入力端子Ｒ，Ｓを有し、一方の入力端子Ｒが直
流電源Ｅの前記他方の出力端の電位となつたと
き、一方の安定状態となり、その後、オープン状
態となつたとき、その一方の安定状態を保ち、他
方の入力端子Ｓが直流電源Ｅの前記他方の出力端
の電位となつたとき、他方の安定状態となり、そ
の後、オープン状態となつたとき、その他方の安
定状態を保つ、そのような集積回路化されたラツ
チングリレー回路RYと、 ラツチングリレー回路RYの前記一方の入力端
子Ｒと、直流電源Ｅの前記他方の出力端との間に
接続される第２トランジスタＱ２であつて、その
ベースは、第３抵抗Ｒ３と第１トランジスタＱ１
との接続点に接続される、そのような第２トラン
ジスタＱ２とを含み、 ラツチングリレー回路RYの前記他方の入力端
子Ｓは、第３抵抗Ｒ３と第１トランジスタＱ１と
の接続点に接続されることを特徴とするラツチン
グリレーの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10618284U JPS6123166U (ja) | 1984-07-12 | 1984-07-12 | ラツチングリレ−の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10618284U JPS6123166U (ja) | 1984-07-12 | 1984-07-12 | ラツチングリレ−の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123166U JPS6123166U (ja) | 1986-02-10 |
| JPH0422519Y2 true JPH0422519Y2 (ja) | 1992-05-22 |
Family
ID=30665479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10618284U Granted JPS6123166U (ja) | 1984-07-12 | 1984-07-12 | ラツチングリレ−の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123166U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130872A (en) * | 1978-04-03 | 1979-10-11 | Matsushita Electric Works Ltd | Bistable relay driving circuit |
-
1984
- 1984-07-12 JP JP10618284U patent/JPS6123166U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130872A (en) * | 1978-04-03 | 1979-10-11 | Matsushita Electric Works Ltd | Bistable relay driving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6123166U (ja) | 1986-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0422519Y2 (ja) | ||
| JPH0475613B2 (ja) | ||
| US5936390A (en) | Control circuit | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| JPH0413696Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS6031312Y2 (ja) | スイツチング回路 | |
| JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH0545079Y2 (ja) | ||
| JP2909125B2 (ja) | スイッチ回路 | |
| JP2828761B2 (ja) | 電流ミラー回路 | |
| JPS6126966Y2 (ja) | ||
| JP2531826Y2 (ja) | パワーセーブ回路 | |
| JPS6114317Y2 (ja) | ||
| JPH0332111Y2 (ja) | ||
| JPH0229441Y2 (ja) | ||
| JPH07288074A (ja) | リレー駆動回路 | |
| JPH0528950Y2 (ja) | ||
| JPS602679Y2 (ja) | 電源スイッチング装置 | |
| JPH0435935Y2 (ja) | ||
| JPH034136B2 (ja) | ||
| JPH0243436B2 (ja) | ||
| JPH03103631U (ja) | ||
| JPH0559972U (ja) | ダイオードスイッチ |