JPH0435935Y2 - - Google Patents
Info
- Publication number
- JPH0435935Y2 JPH0435935Y2 JP1982127016U JP12701682U JPH0435935Y2 JP H0435935 Y2 JPH0435935 Y2 JP H0435935Y2 JP 1982127016 U JP1982127016 U JP 1982127016U JP 12701682 U JP12701682 U JP 12701682U JP H0435935 Y2 JPH0435935 Y2 JP H0435935Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- voltage
- resistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
本考案は、スイツチをオフにしてから一定時間
経過後電源が切れるタイマ機能を有する安定化電
源回路に関するもので、効率の良い安定化電源回
路を提供することを目的としたものである。
経過後電源が切れるタイマ機能を有する安定化電
源回路に関するもので、効率の良い安定化電源回
路を提供することを目的としたものである。
第１図は本考案に係る電源回路の一実施例の回
路図である。第１図において、Vinは電池のよう
な非安定電源、OUTは安定化電圧Voを取り出す
出力端子である。Q1，Q2はNPN形トランジス
タ、Q3はPNP形トランジスタ、SWはスイツチ、
Ｃはキヤパシタ、R1〜R6は抵抗素子、Dzはツエ
ナーダイオードである。
路図である。第１図において、Vinは電池のよう
な非安定電源、OUTは安定化電圧Voを取り出す
出力端子である。Q1，Q2はNPN形トランジス
タ、Q3はPNP形トランジスタ、SWはスイツチ、
Ｃはキヤパシタ、R1〜R6は抵抗素子、Dzはツエ
ナーダイオードである。
電源Vinは抵抗R1とトランジスタQ1およびツエ
ナーダイオードDZの直列回路を介してコモンに
接続されるとともに、スイツチSWと抵抗R2の直
列回路を介してトランジスタQ1，Q2のベース電
極に接続され、かつ抵抗R3を介してトランジス
タQ2のコレクタ電極に接続され、更にトランジ
スタQ3と分圧抵抗を構成する抵抗R4とR5の直列
回路を介してコモンに接続されている。トランジ
スタQ3のベース電極はトランジスタQ2のコレク
タ電極に接続され、トランジスタQ2のベース電
極は抵抗R4とR5の接続点に接続されている。ト
ランジスタQ3のコレクタ電極は出力端子OUTに
接続されるとともに、抵抗R6とキヤパシタＣの
直列回路を介してスイツチSWと抵抗R2の接続点
に接続されている。
ナーダイオードDZの直列回路を介してコモンに
接続されるとともに、スイツチSWと抵抗R2の直
列回路を介してトランジスタQ1，Q2のベース電
極に接続され、かつ抵抗R3を介してトランジス
タQ2のコレクタ電極に接続され、更にトランジ
スタQ3と分圧抵抗を構成する抵抗R4とR5の直列
回路を介してコモンに接続されている。トランジ
スタQ3のベース電極はトランジスタQ2のコレク
タ電極に接続され、トランジスタQ2のベース電
極は抵抗R4とR5の接続点に接続されている。ト
ランジスタQ3のコレクタ電極は出力端子OUTに
接続されるとともに、抵抗R6とキヤパシタＣの
直列回路を介してスイツチSWと抵抗R2の接続点
に接続されている。
このような構成に係る本考案の装置においては
スイツチSWがオフになつているとき、トランジ
スタQ1，Q2は共にオフで、これによりトランジ
スタQ3もオフである。したがつて、電源Vinは遮
断され、出力端子OUTに電圧は表われない。こ
こで、スイツチSWをオンにすると、電源電圧
Vinにより、抵抗R2を介してトランジスタQ1，
Q2にベース電流が流れ、Q1，Q2は共にオンにな
る。トランジスタQ1がオンになると、このトラ
ンジスタQ1を介して電源Vinによりツエナーダイ
オードDZに電流が流れ、その結果トランジスタ
Q1のエミツタの電位はツエナーダイオードDZの
ツエナー電圧で規制された一定電圧Vzとなる。
スイツチSWがオフになつているとき、トランジ
スタQ1，Q2は共にオフで、これによりトランジ
スタQ3もオフである。したがつて、電源Vinは遮
断され、出力端子OUTに電圧は表われない。こ
こで、スイツチSWをオンにすると、電源電圧
Vinにより、抵抗R2を介してトランジスタQ1，
Q2にベース電流が流れ、Q1，Q2は共にオンにな
る。トランジスタQ1がオンになると、このトラ
ンジスタQ1を介して電源Vinによりツエナーダイ
オードDZに電流が流れ、その結果トランジスタ
Q1のエミツタの電位はツエナーダイオードDZの
ツエナー電圧で規制された一定電圧Vzとなる。
一方、トランジスタQ2がオンになることによ
り、トランジスタQ3もオンになる。トランジス
タQ2，Q3および抵抗R4，R5よりなる回路は、抵
抗R4とR5の分圧点にトランジスタQ2のエミツタ
電極が接続されていることによる帰還作用によ
り、ゲインが（R4＋R5／R5）で規制された増幅器と して作用する。そのため、ツエナー電圧Vzに対
応した一定電圧が増幅され、出力端子OUTから
安定化された電圧Voが取り出される。
り、トランジスタQ3もオンになる。トランジス
タQ2，Q3および抵抗R4，R5よりなる回路は、抵
抗R4とR5の分圧点にトランジスタQ2のエミツタ
電極が接続されていることによる帰還作用によ
り、ゲインが（R4＋R5／R5）で規制された増幅器と して作用する。そのため、ツエナー電圧Vzに対
応した一定電圧が増幅され、出力端子OUTから
安定化された電圧Voが取り出される。
ここで、電源Vinと出力電圧Voの電位差はト
ランジスタQ3のVCE飽和電圧のみなので非常に小
さく、その為極めて効率良く非安定の電圧Vinを
安定化した電圧Voに変換することができる。電
源Vinの値が小さくなつてもトランジスタQ1，
Q2，Q3がオンになつている限り出力端子OUTに
はVo≒Vinの出力電圧が出ている。このような
特性を第３図のイ曲線で示す。電源電圧Vinが小
さくなつても出力電圧Voが出ているので、電源
Vinとして電池を使用した場合、その電池を有効
に利用することができる。
ランジスタQ3のVCE飽和電圧のみなので非常に小
さく、その為極めて効率良く非安定の電圧Vinを
安定化した電圧Voに変換することができる。電
源Vinの値が小さくなつてもトランジスタQ1，
Q2，Q3がオンになつている限り出力端子OUTに
はVo≒Vinの出力電圧が出ている。このような
特性を第３図のイ曲線で示す。電源電圧Vinが小
さくなつても出力電圧Voが出ているので、電源
Vinとして電池を使用した場合、その電池を有効
に利用することができる。
一方、スイツチSWがオンになり、出力端子
OUTに電圧Voが出ている間、キヤパシタＣは
VinとVoの差で充電される。そしてスイツチSW
をオフにさせた場合、キヤパシタＣの電荷が抵抗
R6を介し放電するが、Ｃの端子電圧が所定値に
下るまで、トランジスタQ1，Q2，Q3はオンにな
り、出力端子OUTからは所定の電圧Voが出力し
ている。キヤパシタＣの端子電圧がトランジスタ
Q1，Q2のオン状態を維持することができなくな
るまで下ると、トランジスタQ1，Q2がオフにな
り、出力電圧Voは急激に零ボルトに落ちる。ス
イツチSWをオフにしてから出力電圧Voが零にな
るまでの時間はC1とR6の値で定まり、一定値と
なるものである。
OUTに電圧Voが出ている間、キヤパシタＣは
VinとVoの差で充電される。そしてスイツチSW
をオフにさせた場合、キヤパシタＣの電荷が抵抗
R6を介し放電するが、Ｃの端子電圧が所定値に
下るまで、トランジスタQ1，Q2，Q3はオンにな
り、出力端子OUTからは所定の電圧Voが出力し
ている。キヤパシタＣの端子電圧がトランジスタ
Q1，Q2のオン状態を維持することができなくな
るまで下ると、トランジスタQ1，Q2がオフにな
り、出力電圧Voは急激に零ボルトに落ちる。ス
イツチSWをオフにしてから出力電圧Voが零にな
るまでの時間はC1とR6の値で定まり、一定値と
なるものである。
例えば携帯用の回転計のような場合、電源をオ
ンにして被測定回転体の回転数を計り、計り終た
のちスイツチをオフにして電源を遮断する。電源
遮換後、被測定回転体の回転数を読みとる等の
為、一定時間その値が保持されていることが望ま
しい。前記のようにタイマ機能を有する本考案は
例えばこのような特性を有する回転計の電源回路
に用いて好適である。
ンにして被測定回転体の回転数を計り、計り終た
のちスイツチをオフにして電源を遮断する。電源
遮換後、被測定回転体の回転数を読みとる等の
為、一定時間その値が保持されていることが望ま
しい。前記のようにタイマ機能を有する本考案は
例えばこのような特性を有する回転計の電源回路
に用いて好適である。
第２図は第１図回路のトランジスタQ3に更に
トランジスタを従属的に接続し、これにより警報
機能を持たせたものである。第２図において、
Q4はトランジスタQ3に従属して接続したトラン
ジスタで、このトランジスタに抵抗R4とR5が接
続されている。R7は抵抗、VALは警報信号出力端
子で、トランジスタQ3のコレクタ電極は抵抗R7
を介してコモンに接続されると共に、端子VALに
接続されている。
トランジスタを従属的に接続し、これにより警報
機能を持たせたものである。第２図において、
Q4はトランジスタQ3に従属して接続したトラン
ジスタで、このトランジスタに抵抗R4とR5が接
続されている。R7は抵抗、VALは警報信号出力端
子で、トランジスタQ3のコレクタ電極は抵抗R7
を介してコモンに接続されると共に、端子VALに
接続されている。
このような構成の第２図の回路においては、出
力端子OUTより得られる安定化電圧Voの特性は
第１図の回路と同じで、第３図のイの如く示され
る。この場合、第２図の回路は第１図の回路に比
して出力端子OUTより得られる電流を大きくと
れ、またキヤパシタＣの容量を小さくとることが
できる。電源Vinの値が大きく、上記のような安
定化動作が行われている時、トランジスタQ4，
Q3のコレクタには殆んど電流が流れない。しか
し、電源Vinが低下し、安定化動作領域から外れ
ようとすると、トランジスタQ2のエミツタ電圧
V2を一定値に保持しようとして、トランジスタ
Q3のコレクタ電極には急激に電流が流れる。そ
の電流は抵抗R7により検出され、その検出電圧
は端子VALより取り出される。端子VALより取り
出される電圧の特性を第３図ロに示す。この特性
より明らかな如く、端子VALより得られる電圧
は、電源Vinとして電池を使用したような場合、
その下限値を知らせる警報信号として利用するこ
とができる。
力端子OUTより得られる安定化電圧Voの特性は
第１図の回路と同じで、第３図のイの如く示され
る。この場合、第２図の回路は第１図の回路に比
して出力端子OUTより得られる電流を大きくと
れ、またキヤパシタＣの容量を小さくとることが
できる。電源Vinの値が大きく、上記のような安
定化動作が行われている時、トランジスタQ4，
Q3のコレクタには殆んど電流が流れない。しか
し、電源Vinが低下し、安定化動作領域から外れ
ようとすると、トランジスタQ2のエミツタ電圧
V2を一定値に保持しようとして、トランジスタ
Q3のコレクタ電極には急激に電流が流れる。そ
の電流は抵抗R7により検出され、その検出電圧
は端子VALより取り出される。端子VALより取り
出される電圧の特性を第３図ロに示す。この特性
より明らかな如く、端子VALより得られる電圧
は、電源Vinとして電池を使用したような場合、
その下限値を知らせる警報信号として利用するこ
とができる。
以上、本考案によればタイマ機能を有し、かつ
必要に応じて警報機能も持ち合せた効率の良い安
定化電源回路を簡単な構成により得ることができ
る。
必要に応じて警報機能も持ち合せた効率の良い安
定化電源回路を簡単な構成により得ることができ
る。
第１図および第２図はそれぞれ本考案の実施例
の回路図、第３図は第１図、第２図回路の動作を
説明するための図である。 Vin……非定化電源、Vo……安定化電圧、R1
〜R7……抵抗、DZ……ツエナーダイオード、Q1
〜Q3……トランジスタ。
の回路図、第３図は第１図、第２図回路の動作を
説明するための図である。 Vin……非定化電源、Vo……安定化電圧、R1
〜R7……抵抗、DZ……ツエナーダイオード、Q1
〜Q3……トランジスタ。
Claims (1)
- ベース電極同志が接続され夫々のコレクタ電極
が抵抗を介して非安定電源Vioに接続された一対
のトランジスタQ1，Q2、非安定電源Vioと両トラ
ンジスタQ1，Q2のベース電極との間に抵抗を介
して接続されたスイツチSW、トランジスタQ1の
エミツタ電極とコモン間に接続されたツナーダイ
オードDZ、ベース電極はトランジスタQ2のコレ
クタ電極にエミツタ電極が非安定電源Vioにかつ
コレクタ電極が出力端子OUTに接続されたトラ
ンジスタQ3、一端が出力端子OUTに接続され他
端が前記スイツチSWを介して非安定電源Vioに接
続されたコンデンサＣと抵抗よりなる直列回路、
及び前記出力端子OUTとコモン間に接続されそ
の分圧点に前記トランジスタQ2のエミツタ電極
が接続された抵抗を具備した安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12701682U JPS5933523U (ja) | 1982-08-23 | 1982-08-23 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12701682U JPS5933523U (ja) | 1982-08-23 | 1982-08-23 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933523U JPS5933523U (ja) | 1984-03-01 |
| JPH0435935Y2 true JPH0435935Y2 (ja) | 1992-08-25 |
Family
ID=30288620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12701682U Granted JPS5933523U (ja) | 1982-08-23 | 1982-08-23 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933523U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52146160A (en) * | 1976-05-29 | 1977-12-05 | Fujitsu Ltd | Timing circuit |
-
1982
- 1982-08-23 JP JP12701682U patent/JPS5933523U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52146160A (en) * | 1976-05-29 | 1977-12-05 | Fujitsu Ltd | Timing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5933523U (ja) | 1984-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0435935Y2 (ja) | ||
| JPS6138650B2 (ja) | ||
| JPH0431612Y2 (ja) | ||
| JPS635296Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPH0422519Y2 (ja) | ||
| JPH062345Y2 (ja) | 近接スイツチ | |
| JPH0229782Y2 (ja) | ||
| JPH019243Y2 (ja) | ||
| JPH0241954Y2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPH021608Y2 (ja) | ||
| JPS605757Y2 (ja) | 直流電動機の速度制御装置 | |
| JPS6236146Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPH0244174B2 (ja) | ||
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPS645384Y2 (ja) | ||
| JPS62159125U (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0510421Y2 (ja) | ||
| JPH0316111Y2 (ja) | ||
| JPH0559441B2 (ja) | ||
| JPS58183043U (ja) | 表示回路 | |
| JPH0482712U (ja) |